一種防止倒灌電流的升壓電路的制作方法
【專利摘要】本發(fā)明涉及升壓領(lǐng)域，尤其涉及一種防止倒灌電流的升壓電路。升壓電路具有開關(guān)端、輸入端和輸出端，升壓電路包括：第一晶體管，藕接于輸入端和輸出端之間；第二晶體管，第二晶體管的漏極與第一晶體管的襯底端連接，第二晶體管的襯底端與第一晶體管的襯底端連接，第二晶體管的源極與開關(guān)端連接，第二晶體管的柵極接入一控制信號；防倒灌電流二極管，陽極與開關(guān)端連接，陰極與第一晶體管的襯底端連接；第三晶體管，第三晶體管的漏極與第一晶體管的襯底端連接，第三晶體管的襯底端與第一晶體管的襯底端連接，第三晶體管的源極與輸出端連接，第三晶體管的柵極接入一控制信號。
【專利說明】
一種防止倒灌電流的升壓電路
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及升壓領(lǐng)域，尤其涉及一種防止倒灌電流的升壓電路。
【背景技術(shù)】
[0002]現(xiàn)有技術(shù)中，升壓轉(zhuǎn)換電路(BOOST)通常需要采用一個PMOS管連接在電路的輸入端和輸出端之間，如圖1所示，如果采用這種電路進行升壓，需要對該晶體管PMOS的襯底端Bulk加以控制，例如通過一襯底控制電路進行控制，以使襯底端電壓為輸入端或輸出端中較高的電壓，例如開關(guān)端SW或輸出端，圖1中，匪OS管和PMOS管需要由一驅(qū)動電路驅(qū)動導(dǎo)通或截止。
[0003]圖1中，采用襯底控制的升壓轉(zhuǎn)換電路在關(guān)機后，驅(qū)動電路會控制第四晶體管NMOS和第一晶體管PMOS都關(guān)斷，而襯底控制電路(Body Control)會控制第二晶體管PSl導(dǎo)通，第三晶體管PS2關(guān)斷，則PMOS整流管的襯底接到開關(guān)端SW。
[0004]如圖2所示，這種情形下，第一晶體管PMOS的襯底端Bulk和輸出端之間寄生有一體二極管D0。由于是升壓電路，在斷電之后顯然輸出端電壓Vout會高于輸入端電壓Vin+0.7V，此時會有較大的倒灌電流(幾十毫安到幾百毫安(mA))，流經(jīng)體二極管DO從輸出端流入到輸入端，這會嚴重降低升壓轉(zhuǎn)換電路在系統(tǒng)應(yīng)用中的效率。

【發(fā)明內(nèi)容】

[0005]針對現(xiàn)有技術(shù)存在的問題呢，本發(fā)明提供了一種防止倒灌電流的升壓電路，能夠極大的提高升壓轉(zhuǎn)換電路在實際應(yīng)用中的效率。
[0006]本發(fā)明采用如下技術(shù)方案:
[0007]—種防止倒灌電流的升壓電路，所述升壓電路具有開關(guān)端、輸入端和輸出端，所述升壓電路包括:
[0008]第一晶體管，所述第一晶體管的漏極與所述輸入端連接，所述第一晶體管的源極與所述輸出端連接，所述第一晶體管的柵極接入一使能信號，所述使能信號控制所述第一晶體管的導(dǎo)通與截止；
[0009]第二晶體管，所述第二晶體管的漏極與所述第一晶體管的襯底端連接，所述第二晶體管的襯底端與所述第一晶體管的襯底端連接，所述第二晶體管的源極與所述開關(guān)端連接，所述第二晶體管的柵極接入一控制信號；
[0010]防倒灌電流二極管，陽極與所述開關(guān)端連接，陰極與所述第一晶體管的襯底端連接；
[0011]第三晶體管，所述第三晶體管的漏極與所述第一晶體管的襯底端連接，所述第三晶體管的襯底端與所述第一晶體管的襯底端連接，所述第三晶體管的源極與所述輸出端連接，所述第三晶體管的柵極接入一控制信號;其中，
[0012]所述第二晶體管與所述第三晶體管根據(jù)所述控制信號的控制導(dǎo)通與截止，以使所述第一晶體管的襯底端連接于所述開關(guān)端和所述輸出端中電壓較大的一端；以及
[0013]當(dāng)所述輸出端的電壓大于所述輸入端的電壓時，所述防倒灌電流二極管利用其單向?qū)щ娦宰柚顾鲚敵龆说碾娏髁魅胨鲚斎攵恕?br>[0014]優(yōu)選的，所述升壓電路還包括:
[0015]襯底控制電路，分別與所述第二晶體管的柵極、所述第三晶體管的柵極連接，產(chǎn)生所述控制信號。
[0016]優(yōu)選的，所述升壓電路還包括:
[0017]比較單元，具有第一端、第二端和第三端，所述第一端與所述輸入端連接，所述第二端與所述輸出端連接，所述第三端與所述襯底控制電路連接，比較所述輸入端的電壓和所述輸出端的電壓，產(chǎn)生高電平或低電平；以及
[0018]所述襯底控制電路根據(jù)所述高電平或所述低電平產(chǎn)生所述控制信號。
[0019]優(yōu)選的，所述第一晶體管為PMOS管，和/或所述第二晶體管為PMOS管，和/或所述第三晶體管為PMOS管。
[0020]優(yōu)選的，所述第一晶體管的漏極通過一電感與所述輸入端連接。
[0021]優(yōu)選的，所述輸出端與一接地端之間藕接有一輸出電容。
[0022]優(yōu)選的，所述開關(guān)端與一接地端之間藕接有一第四晶體管，以及
[0023]所述第四晶體管為NMOS管。
[0024]優(yōu)選的，所述升壓電路還包括:
[0025]驅(qū)動電路，分別與所述第一晶體管的柵極、所述第四晶體管的柵極連接，產(chǎn)生使能信號；以及
[0026]所述第一晶體管和所述第四晶體管根據(jù)所述驅(qū)動電路產(chǎn)生的使能信號導(dǎo)通與截止。
[0027]優(yōu)選的，所述比較單元包括:
[0028]第一PMOS管，所述第一PMOS管的漏極與所述第一端連接，所述第一PMOS管的源極與所述第一 PMOS管的柵極連接；
[0029]第二PMOS管，所述第二PMOS管的柵極與所述第一PMOS管的柵極連接，所述第二PMOS管的漏極與所述第二端連接，所述第二 PMOS管的源極通過一非門與所述第三端連接。
[0030]優(yōu)選的，所述比較單元還包括:
[0031]第一NMOS管，所述第一匪OS管的源極通過一電阻與所述第一端連接，所述第一NMOS管的柵極與所述第二端連接；
[0032]第二匪OS管，所述匪OS管的源極與所述第一WOS管的漏極連接，所述第二匪OS管的柵極與所述第二 NMOS管的源極連接；
[0033]第三匪OS管，所述第三匪OS管的源極與所述第一PMOS管的源極連接，所述第三NMOS管的柵極與所述第二 NMOS管的柵極連接，所述第三NMOS管的漏極與所述第二 NMOS管的漏極連接；
[0034]第四匪OS管，所述第四匪OS管的柵極與所述第三NMOS管的柵極連接，所述第四NMOS管的源極分別與所述第二 PMOS管的源極連接，所述第四NMOS管的漏極分別與所述第三NMOS管的漏極、所述第二 NMOS管的漏極連接；
[0035]第五匪OS管，所述第五匪OS管的源極分別與所述第二匪OS管的漏極、所述第三NMOS管的漏極、所述第四NMOS管的漏極連接，所述第五NMOS管的漏極接地;以及
[0036]所述使能信號通過一非門接入所述第五NMOS管的柵極。
[0037]本發(fā)明的有益效果是:
[0038]本發(fā)明通過增加一比較單元比較輸入電壓和輸出電壓的值，從而產(chǎn)生控制信號控制第二、第三晶體管的導(dǎo)通與截止，并且與第二晶體管連接的防倒灌電流二極管，利用防倒灌電流二極管的單向?qū)щ娦苑乐沟构嚯娏髁飨蜉斎攵?，本發(fā)明的電路設(shè)計較為簡單，便于實施，并且能夠極大的提高升壓轉(zhuǎn)換電路在應(yīng)用中的效率。
【附圖說明】
[0039]通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發(fā)明及其特征、夕卜形和優(yōu)點將會變得更加明顯。在全部附圖中相同的標(biāo)記指示相同的部分。并未可以按照比例繪制附圖，重點在于示出本發(fā)明的主旨。
[0040]圖1-圖2為現(xiàn)有技術(shù)升壓轉(zhuǎn)換電路的連接示意圖；
[0041 ]圖3為本發(fā)明基于比較單元的升壓轉(zhuǎn)換電路的連接示意圖；
[0042]圖4為本發(fā)明比較單元的電路原理圖；
[0043]圖5為本發(fā)明一種防止倒灌電流的電路連接圖。
【具體實施方式】
[0044]需要說明的是，在不沖突的情況下，下述技術(shù)方案，技術(shù)特征之間可以相互組合。
[0045]在一些低功耗模式(Low Power Mode)應(yīng)用下，會出現(xiàn)輸出端到輸入端的倒灌電流，例如:要求升壓在關(guān)機后，輸出電壓必須緩慢下降，即不允許存在由輸出端Vout到地的快速放電通路。所以在關(guān)機后較長的一段時間內(nèi)(幾毫秒到幾百毫秒)，輸出端的電壓Vout會高于輸入端的電壓Vin+0.7V，這會導(dǎo)致輸出端到輸入端出現(xiàn)較大的倒灌電流，直到輸出端電壓Vout下降到低于輸入端電壓Vin+0.7V。
[0046]在一些便攜式應(yīng)用中，系統(tǒng)要求升壓轉(zhuǎn)換電路和充電栗交替給手機的顯示芯片供電以提高整個系統(tǒng)的效率，如在供電電壓較高時采用升壓轉(zhuǎn)換電路供電而關(guān)斷充電栗;在供電電壓較低時(輸出端電壓Vout仍然會大于輸入端電壓Vin+0.7V)會采用充電栗供電而關(guān)斷升壓轉(zhuǎn)換電路，這個時候升壓轉(zhuǎn)換電路的輸出端到輸入端也會出現(xiàn)較大的倒灌電流。
[0047]下面結(jié)合附圖和具體的實施例對本發(fā)明作進一步的說明，但是不作為本發(fā)明的限定。
[0048]針對上述問題，本實施例提供了一種防止倒灌電流的升壓轉(zhuǎn)換電路(可以簡稱為升壓電路)，如圖3所示，本實施例中的升壓轉(zhuǎn)換電路包括第一電感L0、輸出電容Cout、第一晶體管PM0S、第二晶體管PS1、第三晶體管PS2和第四晶體管NM0S。第一電感L0，親接于輸入端VIN和開關(guān)端SW之間，輸出電容Cout耦接于輸出端VOUT和接地端GND之間，第四晶體管WOS，耦接于與開關(guān)端SW和接地端GND之間。第二晶體管PSI和第三晶體管PS2，均為PMOS晶體管，串聯(lián)耦接于開關(guān)端SW和輸出端VOUT之間，其中，第二晶體管PSl的襯底耦接至襯底端Bulk0
[0049]具體的，第二晶體管PSl的漏極與襯底端Bulk連接，第二晶體管PSl的源極與開關(guān)端SW連接，第三晶體管PS2的漏極與襯底端Bulk端連接，第三晶體管PS2的源極與輸出端VOUT連接，第二晶體管PSI與第三晶體管PS2的柵極與一襯底控制電路連接，該襯底控制電路的具體工作過程本實施例將在后文進行詳述。
[0050]如圖5所示，本實施例中，第二晶體管PSl的防倒灌電流二極管Dl(簡稱二極管Dl)的陰極耦接至襯底端Bulk，陽極耦接至開關(guān)端SW;第三晶體管PS2的襯底耦接至襯底端Bulk，而現(xiàn)有技術(shù)中采用的技術(shù)方案是:如圖2所示，二極管DO的陰極耦接至襯底端Bulk，陽極耦接至輸出端V0UT，采用這種連接方式不能夠在斷電之后防止倒灌電流，由于二極管的單向?qū)щ娦?，電流還是能夠從輸出端VOUT通過二極管DO留入輸入端VIN的。
[0051]本實施例中，該升壓轉(zhuǎn)換電路的輸入端VIN和輸出端VOUT之間還藕接有一第一晶體管PM0S，第一晶體管PMOS的漏極藕接于開關(guān)端SW，第一晶體管PMOS的源極藕接于輸出端V0UT，需要說明的是第一晶體管PMOS和第四晶體管匪OS的柵極均與一驅(qū)動電路(DriverCircuit)連接，驅(qū)動電路產(chǎn)生使能信號，以控制第一晶體管PMOS和第四晶體管NMOS的導(dǎo)通與截止。
[0052]升壓轉(zhuǎn)換電路不使能或者斷電時，驅(qū)動電路產(chǎn)生使能信號驅(qū)動第一晶體管PMOS和第四晶體管NMOS關(guān)斷，開關(guān)端電壓VSW小于輸出端電壓Vout，第二晶體管PSl并聯(lián)的二極管(防倒灌電流二極管)D1由于其單向?qū)щ娦?，能夠阻止輸出端VOUT至開關(guān)端SW的電流。
[0053]圖3所示的升壓電路進一步包括比較單元DLP，具有第一端、第二端和第三端(DLP-OUT)，其第一端接收輸出端電壓VREF，其第二端親接至輸入端Vout，第二端用于接收輸入端Vout的輸入電壓VOUT，其第三端耦接至襯底控制電路。在一個實施例中，可以使用輸入電壓VIN作為參考信號VREF。在其他實施例中，可以將加上或者減小一定失調(diào)VOS后的輸入電壓VIN(例如VIN+1.6V)配置為參考信號VREF。
[0054]本發(fā)明的一個實施例中，比較單元DLP可以為比較器，比較器具有第一端和第二端、第三端，如上所述，其第一端接收參考信號VREF，其第二端耦接至輸出端，第三端與襯底控制電路連接。襯底控制電路，具有輸入端與輸出端，其輸入端耦接至比較器的輸出端，其輸出端分別耦接至第二晶體管PSl和第三晶體管PS2的柵極，襯底控制電路可以接入輸入電壓Vin和輸出電壓Vout為襯底控制電路供電。
[0055]在一個實施例中，在升壓電路關(guān)機后，驅(qū)動電路并不驅(qū)動第一晶體管PMOS和第四晶體管匪OS使能，第一晶體管PMOS和第四晶體管WOS處于關(guān)斷狀態(tài)，比較單元開始偵測并且比較輸出端電壓VOUT和輸入端電壓VIN，例如，當(dāng)偵測到輸出電壓VOU小于1.6V時，第一晶體管PMOS的閾值電壓Vth+第一晶體管PMOS柵極和源極之間的電壓Vgs = 0.6V+1V = 1.6V，第四晶體管NMOS截止，第二晶體管PSl和第三晶體管PS2均截止，本實施例的升壓電路對關(guān)機后的倒灌電流沒有影響。
[0056]若輸出電壓VOUT的值大于1.6V，第四晶體管NI導(dǎo)通，若輸出電壓VOU小于輸入電壓VIN，比較單元輸出高電平，襯底控制電路根據(jù)比較單元輸出的高電平控制第二晶體管PSI導(dǎo)通，第三晶體管PS2截止，PMOS的襯底端會連接在開關(guān)端SW;反之，若輸出電壓VOU大于輸入電壓VIN，比較單元輸出低電平，襯底控制電路根據(jù)比較單元輸出的低電平產(chǎn)生控制信號，控制第二晶體管PSl截止，第三晶體管PS2導(dǎo)通，第一晶體管PMOS的襯底端連接在輸出端Vout，如圖5所示，二極管Dl處于反向偏置狀態(tài)，倒灌電流不會從輸出端流入至輸入端。本實施例的電路簡單，便于實現(xiàn)。
[0057]圖4為本實施例比較單元DLP的電路連接圖，本實施例中，比較單元DLP包括第一PMOS管Pl、第二 PMOS管P2、第一匪OS管N1、第二 NMOS管N2、第三匪OS管N3、第四NMOS管N4、第五NMOS管N5，其中，第一PMOS管Pl的漏極與輸入電壓連接，第二PMOS管P2的漏極與輸出電壓連接，第一 PMOS管Pl和第二 PMOS管P2的柵極連接，并且第一 PMOS管Pl的柵極連接在第一PMOS管Pl的源極上，輸出端Vout還與第一 NMOS管NI的柵極連接，第一匪OS管NI的源極與輸入端Vin之間連接有一電阻RO。
[0058]第一NMOS管NI的漏極與第二 NMOS管N2的源極連接，并且第二 NMOS管N2的柵極與第二匪OS管N2的源極連接，第三WOS管N3的柵極與第二WOS管N2的柵極連接，并且第三匪OS管N3的柵極還與第四NMOS管N4的柵極連接，第三NMOS管N3的源極與第一 PMOS管Pl的源極連接，第三NMOS管N3的漏極與第二 NMOS管N2的漏極連接。
[0059]進一步的，第二NMOS管N2的源極與第二NMOS管N2的漏極(第三NMOS管N3的漏極)連接，第五NMOS管N5的漏極接地，此外，一使能信號通過一非門與第五NMOS管N5的柵極連接，當(dāng)升壓電路處于關(guān)機狀態(tài)時，使能信號為0，第五NMOS管N5處于導(dǎo)通狀態(tài)。
[0060]第四匪OS管N4的漏極與第五匪OS管N5的源極連接，第四匪OS管N4的源極(第二PMOS的源極)通過一非門與比較單元DLP的輸出端連接。
[0061]進一步的，為了控制升壓電路在低功耗模式下的靜態(tài)電流，可以電阻RO的電阻值做大，以使比較單元DLP的靜態(tài)電流小于luA。
[0062 ]綜上所述，本發(fā)明通過增加一比較單元比較輸入電壓和輸出電壓的值，從而產(chǎn)生控制信號控制第二、第三晶體管的導(dǎo)通與截止，并且在第二晶體管上并聯(lián)一二極管，利用還二極管的單向?qū)щ娦苑乐沟构嚯娏髁飨蜉斎攵耍景l(fā)明的電路設(shè)計較為簡單，便于實施，并且能夠極大的提高升壓轉(zhuǎn)換電路在應(yīng)用中的效率。
[0063]以上對本發(fā)明的較佳實施例進行了描述。需要理解的是，本發(fā)明并不局限于上述特定實施方式，其中未盡詳細描述的設(shè)備和結(jié)構(gòu)應(yīng)該理解為用本領(lǐng)域中的普通方式予以實施;任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出許多可能的變動和修飾，或修改為等同變化的等效實施例，這并不影響本發(fā)明的實質(zhì)內(nèi)容。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。
【主權(quán)項】
1.一種防止倒灌電流的升壓電路，其特征在于，所述升壓電路具有開關(guān)端、輸入端和輸出端，所述升壓電路包括: 第一晶體管，所述第一晶體管的漏極與所述輸入端連接，所述第一晶體管的源極與所述輸出端連接，所述第一晶體管的柵極接入一使能信號，所述使能信號控制所述第一晶體管的導(dǎo)通與截止； 第二晶體管，所述第二晶體管的漏極與所述第一晶體管的襯底端連接，所述第二晶體管的襯底端與所述第一晶體管的襯底端連接，所述第二晶體管的源極與所述開關(guān)端連接，所述第二晶體管的柵極接入一控制信號； 防倒灌電流二極管，陽極與所述開關(guān)端連接，陰極與所述第一晶體管的襯底端連接；第三晶體管，所述第三晶體管的漏極與所述第一晶體管的襯底端連接，所述第三晶體管的襯底端與所述第一晶體管的襯底端連接，所述第三晶體管的源極與所述輸出端連接，所述第三晶體管的柵極接入一控制信號;其中， 所述第二晶體管與所述第三晶體管根據(jù)所述控制信號的控制導(dǎo)通與截止，以使所述第一晶體管的襯底端連接于所述開關(guān)端和所述輸出端中電壓較大的一端；以及 當(dāng)所述輸出端的電壓大于所述輸入端的電壓時，所述防倒灌電流二極管利用其單向?qū)щ娦宰柚顾鲚敵龆说碾娏髁魅胨鲚斎攵恕?.根據(jù)權(quán)利要求1所述的防止倒灌電流的升壓電路，其特征在于，所述升壓電路還包括: 襯底控制電路，分別與所述第二晶體管的柵極、所述第三晶體管的柵極連接，產(chǎn)生所述控制信號。3.根據(jù)權(quán)利要求2所述的防止倒灌電流的升壓電路，其特征在于，所述升壓電路還包括: 比較單元，具有第一端、第二端和第三端，所述第一端與所述輸入端連接，所述第二端與所述輸出端連接，所述第三端與所述襯底控制電路連接，比較所述輸入端的電壓和所述輸出端的電壓，產(chǎn)生高電平或低電平；以及 所述襯底控制電路根據(jù)所述高電平或所述低電平產(chǎn)生所述控制信號。4.根據(jù)權(quán)利要求1所述的防止倒灌電流的升壓電路，其特征在于，所述第一晶體管為PMOS管，和/或所述第二晶體管為PMOS管，和/或所述第三晶體管為PMOS管。5.根據(jù)權(quán)利要求1所述的防止倒灌電流的升壓電路，其特征在于，所述第一晶體管的漏極通過一電感與所述輸入端連接。6.根據(jù)權(quán)利要求1所述的防止倒灌電流的升壓電路，其特征在于，所述輸出端與一接地端之間藕接有一輸出電容。7.根據(jù)權(quán)利要求1所述的防止倒灌電流的升壓電路，其特征在于，所述開關(guān)端與一接地端之間藕接有一第四晶體管，以及 所述第四晶體管為NMOS管。8.根據(jù)權(quán)利要求7所述的防止倒灌電流的升壓電路，其特征在于，所述升壓電路還包括: 驅(qū)動電路，分別與所述第一晶體管的柵極、所述第四晶體管的柵極連接，產(chǎn)生使能信號；以及 所述第一晶體管和所述第四晶體管根據(jù)所述驅(qū)動電路產(chǎn)生的使能信號導(dǎo)通與截止。9.根據(jù)權(quán)利要求3所述的防止倒灌電流的升壓電路，其特征在于，所述比較單元包括: 第一 PMOS管，所述第一 PMOS管的漏極與所述第一端連接，所述第一 PMOS管的源極與所述第一 PMOS管的柵極連接； 第二 PMOS管，所述第二 PMOS管的柵極與所述第一 PMOS管的柵極連接，所述第二 PMOS管的漏極與所述第二端連接，所述第二 PMOS管的源極通過一非門與所述第三端連接。10.根據(jù)權(quán)利要求9所述的防止倒灌電流的升壓電路，其特征在于，所述比較單元還包括: 第一匪OS管，所述第一匪OS管的源極通過一電阻與所述第一端連接，所述第一匪OS管的柵極與所述第二端連接； 第二匪OS管，所述匪OS管的源極與所述第一匪OS管的漏極連接，所述第二匪OS管的柵極與所述第二 NMOS管的源極連接； 第三匪OS管，所述第三匪OS管的源極與所述第一 PMOS管的源極連接，所述第三匪OS管的柵極與所述第二 NMOS管的柵極連接，所述第三NMOS管的漏極與所述第二 NMOS管的漏極連接； 第四匪OS管，所述第四匪OS管的柵極與所述第三匪OS管的柵極連接，所述第四匪OS管的源極分別與所述第二 PMOS管的源極連接，所述第四NMOS管的漏極分別與所述第三NMOS管的漏極、所述第二 NMOS管的漏極連接； 第五匪OS管，所述第五匪OS管的源極分別與所述第二匪OS管的漏極、所述第三匪OS管的漏極、所述第四NMOS管的漏極連接，所述第五NMOS管的漏極接地;以及所述使能信號通過一非門接入所述第五NMOS管的柵極。
【文檔編號】H02M3/158GK105915056SQ201610371490
【公開日】2016年8月31日
【申請日】2016年5月30日
【發(fā)明人】曾子玉
【申請人】武漢新芯集成電路制造有限公司