專利名稱:直流－直流變換器和直流－直流變換器控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及DC-DC變換器，尤其涉及用于DC-DC變換器的控制電路。
背景技術(shù)：
在現(xiàn)有技術(shù)中，諸如個(gè)人計(jì)算機(jī)之類的電子設(shè)備使用DC-DC變換器作為電源。需要電子設(shè)備降低功耗。因此，需要DC-DC變換器降低功耗。
在現(xiàn)有技術(shù)的開關(guān)式DC-DC變換器當(dāng)中，接通第一輸出MOS晶體管，以使能量從其輸入端供應(yīng)到其輸出端。關(guān)斷第一MOS晶體管，以使積累在電感器中的能量被釋放。當(dāng)能量被釋放時(shí)，整流二極管的正向電壓降落。結(jié)果，積累在電感器中的一些能量損失了。
為了防止這種情況的發(fā)生，DC-DC變換器包括第二MOS晶體管來代替整流二極管，還包括比較器，該比較器連接到所述第二MOS晶體管的源極和漏極。比較器基于第二MOS晶體管的兩個(gè)端子之間的電位差來檢測(cè)流經(jīng)電感器的電流，并基于該檢測(cè)結(jié)果來接通或關(guān)斷第二MOS晶體管。當(dāng)電流經(jīng)由電感器從負(fù)載流向地的時(shí)候，第二MOS晶體管響應(yīng)于比較器的輸出信號(hào)而關(guān)斷。這防止了低負(fù)載狀態(tài)下DC-DC變換器的效率降低。
美國(guó)專利第4,349,776號(hào)、日本實(shí)用新型公開第4-101286號(hào)、日本專利申請(qǐng)公開第6-303766號(hào)、美國(guó)專利第5,912,552號(hào)和日本專利申請(qǐng)公開第10-225105號(hào)描述了以上結(jié)構(gòu)。
以上結(jié)構(gòu)也可在如下文獻(xiàn)中找到Leo Francis Cassy所著的“CircuitDesign for 1-10MHz DC-DC Conversion”(用于1到10兆赫直流-直流變換的電路設(shè)計(jì))，麻省理工學(xué)院1989，1989年1月；“PFM and PWMsynchronous recitification step-down regulator”(脈頻調(diào)制和脈寬調(diào)制同步整流降壓型穩(wěn)壓器)，F(xiàn)IND，富士通株式會(huì)社，2003年，Vol.21，No.5，第45-47頁(yè)；“1-channel PFM and PWM synchronous recitification step-down DC-DC converter IC”(單通道脈頻調(diào)制和脈寬調(diào)制同步整流降壓型直流-直流變換器集成電路)，F(xiàn)IND，富士通株式會(huì)社，2004年，Vol.22，No.6，第28-31頁(yè)。

發(fā)明內(nèi)容當(dāng)?shù)谝籑OS晶體管導(dǎo)通時(shí)，比較器基于第二MOS晶體管的兩個(gè)端子之間的電位差來生成用于控制第二MOS晶體管的信號(hào)。如果該信號(hào)被延遲，則第一MOS晶體管和第二MOS晶體管可能同時(shí)導(dǎo)通。如果這種情況發(fā)生，則晶體管中流過很大的直通電流，增加了功耗。
本發(fā)明提供了防止輸出晶體管中流過直通電流的DC-DC變換器，還提供了用于這種DC-DC變換器的控制電路。
本發(fā)明的一個(gè)技術(shù)方案是一種用于從輸入電壓生成輸出電壓的DC-DC變換器。該DC-DC變換器包括用于接收輸入電壓的第一晶體管。第二晶體管連接到第一晶體管。扼流線圈連接到第一晶體管和第二晶體管之間的節(jié)點(diǎn)。連接到第二晶體管的比較器用于檢測(cè)流經(jīng)扼流線圈的電流，以生成用于控制第二晶體管導(dǎo)通和關(guān)斷的開關(guān)控制信號(hào)。連接到第一晶體管的控制電路用于控制第一晶體管導(dǎo)通和關(guān)斷，以保持輸出電壓恒定。連接到控制電路的脈沖生成電路用于生成脈沖信號(hào)，以在從第一晶體管導(dǎo)通之前開始到第一晶體管導(dǎo)通之后為止的預(yù)定時(shí)段期間使第二晶體管關(guān)斷。
本發(fā)明的另一技術(shù)方案是一種用于DC-DC變換器的控制電路，所述DC-DC變換器從輸入電壓生成輸出電壓。DC-DC變換器包括用于接收輸入電壓的第一晶體管、連接到第一晶體管的第二晶體管、連接到第一晶體管和第二晶體管之間的節(jié)點(diǎn)的扼流線圈，以及連接到第二晶體管，用于檢測(cè)流經(jīng)扼流線圈的電流以生成用于控制第二晶體管的導(dǎo)通和關(guān)斷的開關(guān)控制信號(hào)的比較器?？刂齐娐房刂频谝痪w管的導(dǎo)通和關(guān)斷以將輸出電壓保持恒定，控制電路包括用于生成脈沖信號(hào)的脈沖生成電路，所述脈沖信號(hào)用于在從第一晶體管導(dǎo)通之前開始到第一晶體管導(dǎo)通之后為止的預(yù)定時(shí)段期間關(guān)斷第二晶體管。
本發(fā)明的又一技術(shù)方案是一種用于控制DC-DC變換器的方法，所述DC-DC變換器從輸入電壓生成輸出電壓。DC-DC變換器包括用于接收輸入電壓的第一晶體管、連接到第一晶體管的第二晶體管、連接到第一晶體管和第二晶體管之間的節(jié)點(diǎn)的扼流線圈，以及連接到第二晶體管，用于檢測(cè)流經(jīng)扼流線圈的電流以生成用于控制第二晶體管的導(dǎo)通和關(guān)斷的開關(guān)控制信號(hào)的比較器。所述方法包括控制第一晶體管的導(dǎo)通和關(guān)斷以將輸出電壓保持恒定，檢測(cè)流經(jīng)扼流線圈的電流，以及基于所檢測(cè)的電流來控制第二晶體管的導(dǎo)通和關(guān)斷。對(duì)第二晶體管的控制包括在從第一晶體管導(dǎo)通之前開始到第一晶體管導(dǎo)通之后為止的預(yù)定時(shí)段期間關(guān)斷第二晶體管。
結(jié)合附圖，從以下示例性地說明本發(fā)明原理的描述中，本發(fā)明的其它技術(shù)方案和優(yōu)點(diǎn)將變得清楚。
參照以下對(duì)當(dāng)前優(yōu)選實(shí)施例的描述以及附圖，可以最好地理解本發(fā)明及其目的和優(yōu)點(diǎn)，在附圖中圖1是本發(fā)明第一實(shí)施例的DC-DC變換器的示意性電路框圖；圖2是本發(fā)明第二實(shí)施例的DC-DC變換器的電路示意圖；圖3是圖2的DC-DC變換器在連續(xù)模式下的工作波形圖；圖4是圖2的DC-DC變換器在不連續(xù)模式下的工作波形圖；圖5(a)是示出理想二極管的電壓-電流特性的曲線圖；圖5(b)是示出半導(dǎo)體二極管的電壓-電流特性的曲線圖；圖6是示出圖2的DC-DC變換器的操作仿真結(jié)果的波形圖；圖7(a)是示出傳統(tǒng)DC-DC變換器的操作仿真結(jié)果的波形圖；圖7(b)是示出圖7(a)的操作波形中虛線包圍部分的放大示圖；圖8是本發(fā)明第三實(shí)施例的DC-DC變換器的電路示意圖；圖9是輸出電壓低時(shí)PFM模式下圖8的DC-DC變換器的操作波形 圖10是輸出電壓高時(shí)PFM模式下圖8的DC-DC變換器的操作波形圖；圖11是本發(fā)明第四實(shí)施例的DC-DC變換器的電路示意圖；圖12是本發(fā)明第五實(shí)施例的DC-DC變換器的電路示意圖；圖13是本發(fā)明第六實(shí)施例的DC-DC變換器的電路示意圖；圖14是本發(fā)明第七實(shí)施例的DC-DC變換器的電路示意圖；圖15是本發(fā)明第八實(shí)施例的DC-DC變換器的電路示意圖；圖16是本發(fā)明第九實(shí)施例的DC-DC變換器的電路示意圖；圖17是本發(fā)明第十實(shí)施例的DC-DC變換器的電路示意圖；圖18是本發(fā)明第十一實(shí)施例的DC-DC變換器的電路示意圖；圖19是本發(fā)明第十二實(shí)施例的DC-DC變換器的電路示意圖；圖20是圖19的DC-DC變換器的操作波形圖；圖21是本發(fā)明第十三實(shí)施例的DC-DC變換器的電路示意圖；圖22是本發(fā)明第十四實(shí)施例的DC-DC變換器的電路示意圖；圖23是本發(fā)明第十五實(shí)施例的DC-DC變換器的電路示意圖；圖24是圖23的DC-DC變換器中包括的比較器的電路示意圖；圖25是本發(fā)明第十六實(shí)施例的DC-DC變換器的電路示意圖；圖26是傳統(tǒng)的壓控降壓型DC-DC變換器的電路示意圖；圖27是圖26的DC-DC變換器的操作波形圖；圖28是本發(fā)明第十七實(shí)施例的DC-DC變換器的電路示意圖；圖29是圖28的DC-DC變換器的操作波形圖；圖30是本發(fā)明第十八實(shí)施例的DC-DC變換器的電路示意圖；圖31是圖30的DC-DC變換器的操作波形圖；圖32是本發(fā)明第十九實(shí)施例的DC-DC變換器的電路示意圖；圖33是本發(fā)明第二十實(shí)施例的DC-DC變換器的電路示意圖；圖34是本發(fā)明第二十一實(shí)施例的DC-DC變換器的電路示意圖；圖35是本發(fā)明第二十二實(shí)施例的DC-DC變換器的電路示意圖。
具體實(shí)施方式現(xiàn)在參照?qǐng)D1來描述本發(fā)明第一實(shí)施例的DC-DC變換器1。
圖1是第一實(shí)施例的DC-DC變換器1的示意性框圖。DC-DC變換器1包括第一晶體管T1和第二晶體管T2。向第一晶體管T1提供第一電壓Vi。第二晶體管T2連接到第一晶體管T1。扼流線圈L1連接到第一晶體管T1和第二晶體管T2之間的節(jié)點(diǎn)N1。
比較器2連接到第二晶體管T2。比較器2基于第二晶體管T2兩個(gè)端子之間的電位差來檢測(cè)流經(jīng)扼流線圈L1的電流，以生成用于接通和關(guān)斷第二晶體管T2的信號(hào)S51(開關(guān)控制信號(hào))。另外，邏輯電路3連接到第二晶體管T2的控制端。向邏輯電路3提供來自比較器2的信號(hào)S51和來自直通電流防止脈沖生成電路4的脈沖信號(hào)S54。邏輯電路3基于信號(hào)S51和脈沖信號(hào)S54來生成用于控制第二晶體管T2的信號(hào)S55。在第一實(shí)施例中，第二晶體管T2、比較器2和邏輯電路3形成了理想二極管ID。
控制電路5基于脈沖信號(hào)S52來生成用于接通和關(guān)斷第一晶體管T1的信號(hào)S53?；谛盘?hào)S53來控制第一晶體管T1，以將第一電壓Vi變換成輸出電壓Vo。變換得到的輸出電壓Vo被經(jīng)由扼流線圈L1供應(yīng)到負(fù)載?？刂齐娐?接通和關(guān)斷第一晶體管T1，以保持輸出電壓Vo恒定。在從第一晶體管T1被接通之前開始到第一晶體管T1被接通之后為止的預(yù)定時(shí)間內(nèi)，直通電流防止脈沖生成電路4基于脈沖信號(hào)S52來生成用于關(guān)斷第二晶體管T2的脈沖信號(hào)S54。更具體而言，將脈沖信號(hào)S54提供到邏輯電路3。邏輯電路3響應(yīng)于脈沖信號(hào)S54的上升沿(或下降沿)將信號(hào)S55設(shè)置為低(L)電平。這確保了第二晶體管T2基于信號(hào)S55而至少在對(duì)應(yīng)于脈沖信號(hào)S54的脈寬的時(shí)間期間保持關(guān)斷。與正向電壓降落的半導(dǎo)體二極管不同，理想二極管ID的正向電壓不降落。而且，理想二極管ID的阻抗在反向上是無限大。因此，二極管ID具有理想的整流特性。
現(xiàn)在描述圖1所示的DC-DC變換器1的操作。在第一晶體管T1導(dǎo)通且第二晶體管T2關(guān)斷的狀態(tài)下，控制電路5關(guān)斷第一晶體管T1。然后，積累在扼流線圈L1中的能量被釋放，并且電流經(jīng)由第二晶體管T2的體二極管從地流向輸出端。結(jié)果，比較器2生成高(H)電平的信號(hào)S51。邏輯電路3基于信號(hào)S51和信號(hào)S54生成處于高電平的信號(hào)S55，所述信號(hào)S54是從直通電流防止脈沖生成電路4提供的。第二晶體管T2響應(yīng)于高電平信號(hào)S55而導(dǎo)通。在此情況下，第二晶體管T2中產(chǎn)生的電壓降落較之二極管的正向電壓降落降低了。結(jié)果，提高了DC-DC變換器1的效率。
在第一晶體管T1關(guān)斷且第二晶體管T2導(dǎo)通的狀態(tài)下，控制電路5接通第一晶體管T1。結(jié)果，直通電流防止脈沖生成電路4在略超前于第一晶體管T1的接通時(shí)刻的一個(gè)時(shí)刻生成單穩(wěn)(one-shot)脈沖信號(hào)S54。邏輯電路3響應(yīng)于信號(hào)S54生成處于低(L)電平的信號(hào)S55。第二晶體管T2響應(yīng)于低電平信號(hào)S55而被關(guān)斷。這防止了第一晶體管T1導(dǎo)通時(shí)直通電流流經(jīng)第一晶體管T1和第二晶體管T2。當(dāng)?shù)谝痪w管T1導(dǎo)通時(shí)，輸出節(jié)點(diǎn)N1處的電位升高，并且比較器2的輸出降至低電平。因此，即使在單穩(wěn)脈沖信號(hào)S54的脈沖周期結(jié)束之后，第二晶體管T2也保持關(guān)斷，直到第一晶體管T1導(dǎo)通。
在圖1所示的DC-DC變換器1中，由第二晶體管T2、比較器2和邏輯電路3形成的理想二極管ID防止了整流器所引起的電壓降落。另外，基于直通電流防止脈沖生成電路4所生成的單穩(wěn)脈沖信號(hào)S54，根據(jù)第一晶體管T1的導(dǎo)通時(shí)刻來關(guān)斷第二晶體管T2。這防止了直通電流流經(jīng)第一和第二晶體管T1和T2。
現(xiàn)在參照?qǐng)D2來描述本發(fā)明第二實(shí)施例的DC-DC變換器10。
第二實(shí)施例的DC-DC變換器10降低作為第一電壓而供應(yīng)的輸入電壓Vi，并基于輸入電壓Vi來生成輸出電壓Vo。
DC-DC變換器10是流控DC-DC變換器，其包括控制電路11、扼流線圈L1和平波電容器C1。DC-DC變換器10通過執(zhí)行電流模式操作來穩(wěn)定輸出電壓Vo。在電流模式操作中，誤差放大器放大參考電壓和輸出電壓Vo之間的差，并且電流比較器將放大后的電壓與一個(gè)跟流經(jīng)扼流線圈L1的電流成比例的電壓相比較?；谠摫容^結(jié)果來控制扼流線圈L1的峰值電流，以穩(wěn)定輸出電壓Vo。
扼流線圈L1的第一端子連接到控制電路11的輸出端。扼流線圈L1的第二端子連接到半導(dǎo)體集成電路器件(未示出)，該器件作為負(fù)載?？刂齐娐?1經(jīng)由扼流線圈L1將輸出電壓Vo供應(yīng)到負(fù)載。平波電容器C1連接到扼流線圈L1的第二端子。平波電容器C1對(duì)輸出電壓Vo進(jìn)行平波。將輸出電壓Vo作為反饋信號(hào)FB供應(yīng)到控制電路11。
將反饋信號(hào)FB提供到誤差放大器21的反相輸入端。向誤差放大器21的同相輸入端供應(yīng)參考電源e1的參考電壓Vr1。誤差放大器21放大反饋信號(hào)FB的電壓，即輸出電壓Vo與參考電壓Vr1之間的差，并向電流比較器22提供具有該放大后的電壓的信號(hào)S1。
向電流比較器22提供誤差放大器21的輸出信號(hào)S1，以及電流檢測(cè)電路32的輸出信號(hào)S8。電流比較器22比較信號(hào)S1和S8，并向觸發(fā)器(FF)電路23提供信號(hào)S2，該信號(hào)S2根據(jù)比較結(jié)果而具有高電平或低電平。
觸發(fā)器電路23是RS觸發(fā)器電路，向其置位端S提供信號(hào)S2，向其復(fù)位端R提供具有預(yù)定周期的時(shí)鐘信號(hào)CK。時(shí)鐘信號(hào)CK是由振蕩器(OSC)24生成的。向OSC 24提供操作控制信號(hào)CT2。OSC 24基于操作控制信號(hào)CT2而開始操作或停止操作。觸發(fā)器電路23響應(yīng)于被提供到置位端S的高電平信號(hào)S2而將信號(hào)(激活信號(hào))S3置位。觸發(fā)器電路23將高電平的信號(hào)S3從其輸出端Q提供到或(OR)電路25。而且，觸發(fā)器電路23響應(yīng)于被提供到復(fù)位端R的高電平時(shí)鐘信號(hào)CK而將信號(hào)S3復(fù)位，或?qū)⑿盘?hào)S3設(shè)置為低電平。將低電平信號(hào)S3提供到或電路25。向或電路25提供所述信號(hào)S3和操作控制信號(hào)CT2?；螂娐?5對(duì)信號(hào)S3和CT2執(zhí)行邏輯或運(yùn)算，并向驅(qū)動(dòng)電路26提供表示運(yùn)算結(jié)果的信號(hào)S4。
向驅(qū)動(dòng)電路26提供或電路25的輸出信號(hào)S4，以及后面將要描述的直通電流防止脈沖生成電路27的第一脈沖信號(hào)S5。驅(qū)動(dòng)電路26對(duì)信號(hào)S4和S5執(zhí)行邏輯或運(yùn)算，并生成表示運(yùn)算結(jié)果的第一控制信號(hào)DH。
直通電流防止脈沖生成電路27包括第一單穩(wěn)電路28和第二單穩(wěn)電路29。向第一單穩(wěn)電路28和第二單穩(wěn)電路29提供來自O(shè)SC 24的時(shí)鐘信號(hào)CK。第一單穩(wěn)電路28響應(yīng)于時(shí)鐘信號(hào)CK的上升沿而生成具有預(yù)定脈寬的第一脈沖信號(hào)S5。第二單穩(wěn)電路29響應(yīng)于時(shí)鐘信號(hào)CK的上升沿而生成具有預(yù)定脈寬的第二脈沖信號(hào)S6。第一脈沖信號(hào)S5的脈寬和第二脈沖信號(hào)S6的脈寬都是根據(jù)控制電路11中的信號(hào)延遲時(shí)間來設(shè)置的。第二脈沖信號(hào)S6的脈寬大于第一脈沖信號(hào)S5的脈寬。
將第一控制信號(hào)DH提供到作為第一開關(guān)元件的第一輸出MOS晶體管T1。第一MOS晶體管T1例如是由P溝道MOS晶體管形成的，向其柵極(控制端)提供第一控制信號(hào)DH，向其源極提供輸入電壓Vi，并且其漏極連接到扼流線圈L1。第一MOS晶體管T1被響應(yīng)于低電平第一控制信號(hào)DH而接通，響應(yīng)于高電平第一控制信號(hào)DH而關(guān)斷。
作為第二開關(guān)元件的第二MOS晶體管T2連接到第一MOS晶體管T1和扼流線圈L1之間的輸出節(jié)點(diǎn)N1。第二MOS晶體管T2例如是由N溝道MOS晶體管形成的，其漏極連接到第一MOS晶體管T1，源極連接到作為第二電壓的地，柵極連接到作為信號(hào)合成電路的與(AND)電路30。而且，第二MOS晶體管T2的源極和漏極連接到比較器31。更具體而言，第二MOS晶體管T2的漏極連接到比較器31的反相輸入端，第二MOS晶體管T2的源極連接到比較器31的同相輸入端。比較器31基于第二MOS晶體管T2的源極和漏極之間的電位差來檢測(cè)流經(jīng)扼流線圈L1的電流。比較器31根據(jù)該檢測(cè)結(jié)果生成高電平或低電平的信號(hào)S7(開關(guān)控制信號(hào))。將信號(hào)S7提供到與電路30。還向與電路30提供第二脈沖信號(hào)S6。與電路30對(duì)第二脈沖信號(hào)S6的反相信號(hào)和信號(hào)S7執(zhí)行邏輯與運(yùn)算，并生成表示運(yùn)算結(jié)果的第二控制信號(hào)DL。將第二控制信號(hào)DL提供到第二MOS晶體管T2的柵極(控制端)。第二MOS晶體管T2被在第二控制信號(hào)DL為高電平時(shí)接通，在第二控制信號(hào)DL為低電平時(shí)關(guān)斷。
在以上結(jié)構(gòu)中，第二MOS晶體管T2、與電路30和比較器31形成了理想二極管ID。圖5(a)示出了理想二極管ID的電壓一電流特性。圖5(b)示出了典型半導(dǎo)體二極管的電壓—電流特性。當(dāng)理想二極管ID的正向電壓VF為零時(shí)電流流經(jīng)其中。因?yàn)槔硐攵O管ID的阻抗在反向上是無限大，所以在反向上沒有電流流經(jīng)理想二極管ID。因此，理想二極管ID具有理想的整流特性。理想二極管ID的正向電壓不降落。這減少了發(fā)生在第一MOS晶體管T1關(guān)斷時(shí)的扼流線圈L1中積累的能量的損耗。結(jié)果，防止了DC-DC變換器10在輸出電壓低時(shí)的效率降低。
輸出節(jié)點(diǎn)N1連接到電流檢測(cè)電路32。電流檢測(cè)電路32基于輸出節(jié)點(diǎn)N1處的電位檢測(cè)流經(jīng)扼流線圈L1的電流，以生成信號(hào)S8，該信號(hào)S8所具有的電壓與檢測(cè)到的電流成比例。
將操作控制信號(hào)CT2從或電路34提供到OSC 24。向或電路34提供緩沖電路35的輸出信號(hào)CT1和錯(cuò)誤操作防止電路36的輸出信號(hào)S10。向緩沖電路35提供外部控制信號(hào)CTL。外部控制信號(hào)CTL是用于控制DC-DC變換器10的信號(hào)。即，外部控制信號(hào)CTL是用于控制DC-DC變換器10的所謂的功率降低(power down)信號(hào)。緩沖電路35的輸出信號(hào)CT1也被提供到錯(cuò)誤操作防止電路36。錯(cuò)誤操作防止電路36防止在作為電源電壓的輸入電壓Vi瞬間降落時(shí)可能發(fā)生的DC-DC變換器10的錯(cuò)誤操作。錯(cuò)誤操作防止電路36檢測(cè)輸入電壓Vi的電壓降落。當(dāng)檢測(cè)到電壓降落時(shí)，錯(cuò)誤操作防止電路36生成用于將輸出節(jié)點(diǎn)N1設(shè)置到預(yù)定電平(例如低電平)或高阻態(tài)的信號(hào)S10?；螂娐?4對(duì)信號(hào)CT1的反相信號(hào)和信號(hào)S10執(zhí)行邏輯或運(yùn)算，以生成表示運(yùn)算結(jié)果的操作控制信號(hào)CT2，作為功率降低信號(hào)。
現(xiàn)在描述具有上述結(jié)構(gòu)的DC-DC變換器10的操作。
第一MOS晶體管T1被響應(yīng)于低電平的第一控制信號(hào)DH而接通，響應(yīng)于高電平的第一控制信號(hào)DH而關(guān)斷。第一控制信號(hào)DH的下降被相對(duì)于時(shí)鐘信號(hào)CK的上升延遲了對(duì)應(yīng)于第一脈寬(信號(hào)S5的脈寬)的時(shí)間。因此，第一MOS晶體管T1在從時(shí)鐘信號(hào)CK的上升開始延遲了對(duì)應(yīng)于第一脈寬的時(shí)間的時(shí)刻導(dǎo)通。換言之，控制電路11基于OSC 24的輸出時(shí)鐘信號(hào)CK的頻率，以預(yù)定周期接通第一MOS晶體管T1。然后，控制電路11根據(jù)輸出電壓Vo，在預(yù)定時(shí)間過去時(shí)關(guān)斷第一MOS晶體管T1。
當(dāng)?shù)谝籑OS晶體管T1導(dǎo)通時(shí)，流經(jīng)扼流線圈L1的電流增加，并且電流檢測(cè)電路32的輸出電壓增加。當(dāng)電流檢測(cè)電路32的輸出電壓變得高于誤差放大器21的輸出電壓時(shí)，向觸發(fā)器電路23的置位端S提供高電平信號(hào)S2，并且觸發(fā)器電路23的輸出信號(hào)S3被設(shè)置為高電平。結(jié)果，第一輸出MOS晶體管T1關(guān)斷，并且積累在扼流線圈L1中的能量被釋放。
當(dāng)輸出電壓Vo在第一MOS晶體管T1的導(dǎo)通或關(guān)斷操作期間降低時(shí)，誤差放大器21的輸出電壓升高。這延長(zhǎng)了電流比較器22的輸出信號(hào)S2從低電平變?yōu)楦唠娖剿ǖ臅r(shí)間。結(jié)果，第一MOS晶體管T1的導(dǎo)通時(shí)間相對(duì)增加了。當(dāng)輸出電壓Vo升高時(shí)，誤差放大器21的輸出電壓降低。這縮短了電流比較器22的輸出信號(hào)S2從低電平變?yōu)楦唠娖剿ǖ臅r(shí)間。結(jié)果，第一MOS晶體管T1的導(dǎo)通時(shí)間相對(duì)縮短了。利用此操作，已以預(yù)定周期被接通的第一MOS晶體管T1在基于輸出電流IL而確定的時(shí)刻關(guān)斷。第一MOS晶體管T1的關(guān)斷時(shí)刻基于輸出電壓Vo而改變，以保持輸出電壓Vo恒定。
如圖3和4所示，第一單穩(wěn)電路28響應(yīng)于時(shí)鐘信號(hào)CK的上升沿生成具有第一脈寬的第一脈沖信號(hào)S5。第二單穩(wěn)電路29響應(yīng)于時(shí)鐘信號(hào)CK的上升沿生成具有第二脈寬的第二脈沖信號(hào)S6。圖3是DC-DC變換器10在連續(xù)模式下的操作波形圖。在連續(xù)模式下，第一MOS晶體管T1連續(xù)地導(dǎo)通和關(guān)斷。圖4是DC-DC變換器10在不連續(xù)模式下的操作波形圖。
觸發(fā)器電路23響應(yīng)于時(shí)鐘信號(hào)CK的上升沿生成低電平的信號(hào)S3，響應(yīng)于對(duì)應(yīng)于輸出電壓Vo的信號(hào)S2(在圖3和圖4中未示出)生成高電平的信號(hào)S3?；螂娐?5響應(yīng)于低電平的操作控制信號(hào)CT2而生成與信號(hào)S3電平相同的信號(hào)S4(在圖3和圖4中未示出)。結(jié)果，低電平的信號(hào)S3(S4)的脈寬和高電平的信號(hào)S3(S4)的脈寬根據(jù)輸出電壓Vo而改變。
驅(qū)動(dòng)電路26通過對(duì)第一脈沖信號(hào)S5和信號(hào)S4執(zhí)行邏輯或運(yùn)算來生成第一控制信號(hào)DH。信號(hào)S4或信號(hào)S3響應(yīng)于時(shí)鐘信號(hào)CK的上升而降到低電平。在脈沖信號(hào)S5的上升之后對(duì)應(yīng)于第一脈寬的時(shí)間期間，將第一脈沖信號(hào)S5保持在高電平。結(jié)果，在相對(duì)于信號(hào)S3延遲了對(duì)應(yīng)于第一脈寬的時(shí)間的時(shí)刻，第一控制信號(hào)DH下降。換言之，第一單穩(wěn)電路28和驅(qū)動(dòng)電路26將觸發(fā)器電路23的輸出信號(hào)S3的下降延遲了對(duì)應(yīng)于第一脈寬的時(shí)間。
第二單穩(wěn)電路29響應(yīng)于時(shí)鐘信號(hào)CK的上升沿而生成具有第二脈寬的第二脈沖信號(hào)S6。向與電路30提供第二脈沖信號(hào)S6的反相信號(hào)。因此，與電路30至少在第二脈沖信號(hào)S6具有高電平期間生成低電平的控制信號(hào)DL。響應(yīng)于低電平的控制信號(hào)DL關(guān)斷第二MOS晶體管T2。換言之，第二MOS晶體管T2至少在時(shí)鐘信號(hào)CK上升之后對(duì)應(yīng)于第二脈寬的時(shí)間期間保持關(guān)斷。結(jié)果，第一MOS晶體管T1和第二MOS晶體管T2在時(shí)鐘信號(hào)CK上升之后對(duì)應(yīng)于第一脈寬的時(shí)間期間都關(guān)斷。第二脈寬大于第一脈寬。因此，即使在第一MOS晶體管T1導(dǎo)通之后，由于低電平的控制信號(hào)DL，第二MOS晶體管T2仍處于關(guān)斷狀態(tài)。
當(dāng)?shù)谝籑OS晶體管T1導(dǎo)通時(shí)，輸入電壓Vi使得輸出節(jié)點(diǎn)N1處的電位升高。在此情況下，比較器31在第一MOS晶體管T1導(dǎo)通期間生成低電平信號(hào)S7。因此，即使在第二脈沖信號(hào)S6降到低電平之后，由于從比較器31提供的低電平的輸出信號(hào)S7，第二MOS晶體管T2仍處于關(guān)斷狀態(tài)。
圖6是示出圖2的DC-DC變換器10的操作仿真結(jié)果的波形圖。圖7(a)是示出不包括直通電流防止脈沖生成電路27的傳統(tǒng)DC-DC變換器的操作仿真結(jié)果的波形圖。圖7(b)是圖7(a)中虛線包圍部分的放大圖。
在不包括直通電流防止脈沖生成電路27的傳統(tǒng)電路中，如圖7(a)所示，當(dāng)?shù)谝籑OS晶體管T1導(dǎo)通時(shí)，直通電流導(dǎo)致極大的電流Ih流經(jīng)第一MOS晶體管T1。如圖7(b)所示，電流Ih延遲了輸出節(jié)點(diǎn)N1處電位的升高(上升)，并延遲了被提供到第二MOS晶體管T2的柵極的控制信號(hào)DL降到低電平的時(shí)間。結(jié)果，電流Ih流動(dòng)直到第二MOS晶體管T2關(guān)斷。在圖2的DC-DC變換器10中，在如圖6所示，確保第二MOS晶體管T2響應(yīng)于第二脈沖信號(hào)S6而關(guān)斷之后，接通第一MOS晶體管T1。這防止了直通電流的流動(dòng)。結(jié)果，沒有大的電流流經(jīng)第一MOS晶體管T1。
例如，輸入電壓Vi是5.0V，輸出電壓Vo是1.2V，操作頻率是2.0MHz，要供應(yīng)給負(fù)載的電流是600mA。在這種情況下，當(dāng)直通電流流動(dòng)了10納秒，并且直通電流的量是4.2A時(shí)，直通電流所造成的損耗是420mW。當(dāng)這樣的直通電流流動(dòng)時(shí)，整個(gè)DC-DC變換器的變換效率是50％。
開關(guān)穩(wěn)壓器的效率η1被表示為輸出功率與輸入功率之比，或者
η1＝輸出功率/輸入功率輸出功率是通過將輸出電壓Vo乘以輸出電流IL得到的。輸入功率是通過將輸入電壓Vi乘以輸入電流Ii得到的。上述表達(dá)式變形為η1＝(Vo*IL)/(Vi*Ii)整個(gè)開關(guān)穩(wěn)壓器的損耗LA是輸入功率與輸出功率之差。用損耗LA將輸入功率表示為(Vi*Ii)＝(Vo*IL)+LA結(jié)果，開關(guān)穩(wěn)壓器的效率η1被表示為η1＝(Vo*IL)/(Vo*IL+LA)用以上的值，將整個(gè)DC-DC變換器的損耗LA計(jì)算為0.5＝(1.2V*600mA)/(1.2V*600mA+LA)LA＝720mW沒有直通電流所造成的損耗，整個(gè)DC-DC變換器的損耗計(jì)算為720mW-420mW＝300mW。
結(jié)果，在此情況下的DC-DC變換器的變換效率計(jì)算為(1.2V*600mA)/(1.2V*600mA+300mW)＝70.6％。
這樣，第二實(shí)施例的DC-DC變換器10防止了直通電流，從而將變換效率從50％提高到70.6％。
當(dāng)?shù)谝籑OS晶體管T1關(guān)斷時(shí)，積累在扼流線圈L1中的能量被釋放，因此輸出節(jié)點(diǎn)N1處的電壓變?yōu)樨?fù)電壓。因此，比較器31生成高電平的信號(hào)S7。在此狀態(tài)下，信號(hào)S6具有低電平。因此，與電路30生成高電平的控制信號(hào)DL。結(jié)果，第二MOS晶體管T2導(dǎo)通。從比較器31提供的高電平信號(hào)S7包括延遲。該延遲是在第一MOS晶體管T1關(guān)斷之后生成的。更具體而言，信號(hào)S7在從第一MOS晶體管T1關(guān)斷時(shí)開始預(yù)定時(shí)間過去之后上升到高電平。因此，第二MOS晶體管T2在第一MOS晶體管T1關(guān)斷之后導(dǎo)通。換言之，第二MOS晶體管T2在第一MOS晶體管T1和第二MOS晶體管T2都關(guān)斷時(shí)導(dǎo)通。
如上所述，第二MOS晶體管T2作為理想二極管ID而進(jìn)行操作。這與在半導(dǎo)體二極管中發(fā)生的電壓降落相比降低了電壓降落，并降低了積累在扼流線圈L1中的能量的損耗。結(jié)果，提高了DC-DC變換器10的變換效率。而且，在第一MOS晶體管T1在導(dǎo)通和關(guān)斷之間切換時(shí)，第二MOS晶體管T2是關(guān)斷的。MOS晶體管T1和T2不同時(shí)導(dǎo)通。這防止了直通電流流經(jīng)MOS晶體管T1和T2。
第二實(shí)施例的DC-DC變換器10具有以下優(yōu)點(diǎn)。
(1)DC-DC變換器10包括直通電流防止脈沖生成電路27，用于基于OSC 24的時(shí)鐘信號(hào)CK來生成脈沖信號(hào)。直通電流防止脈沖生成電路27生成用于控制第一和第二MOS晶體管T1和T2的脈沖信號(hào)S5和S6，并確保第二MOS晶體管T2在如下的預(yù)定時(shí)間段中保持關(guān)斷，所述的預(yù)定時(shí)間段開始于第一MOS晶體管T1導(dǎo)通之前，結(jié)束于第一MOS晶體管T1導(dǎo)通之后。結(jié)果，第一MOS晶體管T1和第二MOS晶體管T2不同時(shí)導(dǎo)通。這防止了直通電流的流動(dòng)。
(2)比較器31基于第二MOS晶體管T2的兩個(gè)端子之間的電位差來檢測(cè)流經(jīng)扼流線圈L1的電流。然后，比較器31根據(jù)檢測(cè)結(jié)果來關(guān)斷第二MOS晶體管T2。第二MOS晶體管T2和比較器31形成了理想二極管ID。這與在半導(dǎo)體二極管中發(fā)生的電壓降落相比降低了電壓降落，并降低了積累在扼流線圈L1中的能量的損耗。結(jié)果，提高了DC-DC變換器10的變換效率。
現(xiàn)在參照附圖來描述本發(fā)明第三實(shí)施例的DC-DC變換器40。
圖8所示的第三實(shí)施例的DC-DC變換器40包括控制電路41、模式選擇電路42和低壓差穩(wěn)壓器(LDO)43。控制電路41通過執(zhí)行脈頻調(diào)制(PFM)控制或脈寬調(diào)制(PWM)控制，將輸入電壓Vi變換成輸出電壓Vo。LDO 43是在低負(fù)載狀態(tài)下具有高變換效率的串聯(lián)穩(wěn)壓器或線性穩(wěn)壓器，其將輸入電壓Vi變換成輸出電壓Vo。模式選擇電路42響應(yīng)于模式信號(hào)MODE選擇LDO、PFM和PWM的模式之一，并生成對(duì)應(yīng)于每種模式的控制信號(hào)。模式選擇電路42包括兩個(gè)比較器51a和51b，以及模式控制電路52。參考電源e11連接到比較器51a的反相輸入端。參考電源e12連接到比較器51b的反相輸入端。參考電源e11和e12具有不同的參考電壓。比較器51a和51b是窗口比較器，其中每個(gè)都生成所具有的電平基于模式信號(hào)MODE的電壓的信號(hào)。模式控制電路52基于兩個(gè)比較器51a和51b的輸出信號(hào)，生成分別對(duì)應(yīng)于三個(gè)模式的控制信號(hào)S11、S12和S13。
LDO 43響應(yīng)于控制信號(hào)S11而進(jìn)行操作，并生成輸出電壓Vo?？刂齐娐?1響應(yīng)于控制信號(hào)S12而執(zhí)行PWM操作。該P(yáng)WM操作與第二實(shí)施例的控制電路11所執(zhí)行的操作相同?？刂齐娐?1響應(yīng)于控制信號(hào)S13而執(zhí)行PFM操作。在PFM操作中，控制電路41控制第一輸出MOS晶體管T1在導(dǎo)通和關(guān)斷之間間歇地切換。結(jié)果，處于低負(fù)載狀態(tài)的DC-DC變換器40的變換效率在PFM操作中比在PWM操作中更高。
詳細(xì)地說，控制電路41包括操作停止電路61。操作停止電路61包括比較器62、開關(guān)63，以及參考電源e21和e22。向比較器62的反相輸入端提供誤差放大器21的輸出信號(hào)S1，比較器62的同相輸入端連接到開關(guān)63的公共端子。開關(guān)63具有連接到第一參考電源e21的第一端子和連接到第二參考電源e22的第二端子。將第一參考電源e21的電壓設(shè)置為高于第二參考電源e22的電壓。開關(guān)63響應(yīng)于指示PWM模式的控制信號(hào)S12，將第二參考電源e22的電壓供應(yīng)到比較器62。而且，開關(guān)63響應(yīng)于指示PFM模式的控制信號(hào)S13，將第一參考電源e21的電壓供應(yīng)到比較器62。在PWM模式中，比較器62始終生成低電平的信號(hào)S15。而且，在PFM模式中，比較器62根據(jù)誤差放大器21的輸出信號(hào)S1或輸出電壓Vo而生成低電平或高電平的信號(hào)S15。該信號(hào)被提供到或電路34a?；螂娐?4a基于信號(hào)S15和信號(hào)CT1及S10來生成操作控制信號(hào)CT2。當(dāng)外部控制信號(hào)CTL處于高電平，信號(hào)S15處于低電平且信號(hào)S10處于低電平時(shí)，操作控制信號(hào)CT2被設(shè)置為低電平。OSC 24響應(yīng)于低電平的操作控制信號(hào)CT2執(zhí)行振蕩操作，并生成時(shí)鐘信號(hào)CK。當(dāng)外部控制信號(hào)CTL具有高電平，信號(hào)S15具有高電平且信號(hào)S10具有低電平時(shí)，操作控制信號(hào)CT2被設(shè)置為高電平。結(jié)果，OSC 24停止操作。如圖9和10所示，OSC 24在PFM模式下間歇地生成時(shí)鐘信號(hào)CK?？刂齐娐?1控制第一MOS晶體管T1間歇地在導(dǎo)通和關(guān)斷之間切換。這防止了DC-DC變換器40的效率在低負(fù)載狀態(tài)下降低。
將或電路34a的操作控制信號(hào)CT2提供到比較器31a，該比較器31a連接到第二MOS晶體管T2的源極和漏極。比較器31a響應(yīng)于高電平的操作控制信號(hào)CT2生成低電平的信號(hào)S7。結(jié)果，第二MOS晶體管T2關(guān)斷，理想二極管ID停止操作。因此，降低了DC-DC變換器40的功耗。
當(dāng)DC-DC變換器40關(guān)機(jī)時(shí)，比較器31a響應(yīng)于高電平的操作控制信號(hào)CT2而生成低電平的信號(hào)S7。另外，在PFM操作中，信號(hào)S1的電位由反饋信號(hào)FB(即輸出電壓Vo)的電壓和參考電壓Vr1之間的差決定?；谛盘?hào)S1的電壓和參考電源e21的電壓來生成高電平的信號(hào)S15。如圖9所示，當(dāng)輸出電壓Vo(輸出節(jié)點(diǎn)N1處的電位)為低時(shí)，操作控制信號(hào)CT2被設(shè)置為高電平，并且比較器31a生成低電平的信號(hào)S7。結(jié)果，第二MOS晶體管T2關(guān)斷。
控制電路41包括電壓限制電路64，該電壓限制電路64連接在誤差放大器21和電流比較器22之間。電壓限制電路64包括比較器65、晶體管T11和參考電源e23。當(dāng)信號(hào)S1的電壓變得高于參考電源e23的電壓時(shí)，比較器65接通晶體管T11并將信號(hào)S1箝位到參考電源e23的電壓。
第三實(shí)施例的DC-DC變換器40具有以下優(yōu)點(diǎn)。
(1)向用于接通和關(guān)斷第二MOS晶體管T2的比較器31a提供用于控制OSC 24的操作的操作控制信號(hào)CT2。當(dāng)OSC 24停止操作時(shí)，比較器31a停止操作(生成低電平的信號(hào)S7)。第二MOS晶體管T2響應(yīng)于低電平的信號(hào)S7而關(guān)斷。這降低了DC-DC變換器40的功耗，并防止了DC-DC變換器40的效率在低負(fù)載狀態(tài)下降低。
(2)模式選擇電路42基于模式信號(hào)MODE來選擇LDO、PFM和PWM的操作模式之一。根據(jù)DC-DC變換器40的負(fù)載來切換其操作模式，因此與僅執(zhí)行PWM控制的DC-DC變換器相比，提高了DC-DC變換器40在低負(fù)載狀態(tài)下的變換效率。
現(xiàn)在參照?qǐng)D11描述本發(fā)明第四實(shí)施例的DC-DC變換器70。
圖11所示的DC-DC變換器70是升壓型DC-DC變換器。DC-DC變換器70的控制電路71包括或電路72和比較器73，所述或電路72作為信號(hào)合成電路。第一MOS晶體管T1、或電路72和比較器73形成了理想二極管ID。比較器73的同相輸入端連接到第一MOS晶體管T1的源極，反相輸入端連接到第一MOS晶體管T1的漏極。比較器73的輸出端連接到或電路72的輸入端。向或電路72提供第二脈沖信號(hào)S6?；螂娐?2的輸出端連接到第一MOS晶體管T1的柵極。驅(qū)動(dòng)電路26的輸出端連接到第二MOS晶體管T2的柵極。
第四實(shí)施例的DC-DC變換器70具有以下優(yōu)點(diǎn)。
(1)第一MOS晶體管T1、比較器73和或電路72形成了理想二極管ID。該結(jié)構(gòu)與在典型半導(dǎo)體二極管中發(fā)生的電壓降落相比降低了電壓降落，并降低了積累在扼流線圈L1中的能量的損耗。結(jié)果，提高了DC-DC變換器70的變換效率。
(2)第二MOS晶體管T2在第一MOS晶體管T1關(guān)斷時(shí)導(dǎo)通。因此，MOS晶體管T1和T2不同時(shí)導(dǎo)通。這防止了直通電流流經(jīng)MOS晶體管T1和T2。
圖12是本發(fā)明第五實(shí)施例的DC-DC變換器70a的電路示意圖。
DC-DC變換器70a包括比較器73a。以與第三實(shí)施例中相同的方式，向比較器73a提供操作控制信號(hào)CT2。當(dāng)?shù)诙﨧OS晶體管T2不被接通或關(guān)斷時(shí)，第一MOS晶體管T1響應(yīng)于比較器73a的輸出信號(hào)S7而停止操作。結(jié)果，與第四實(shí)施例的DC-DC變換器70相比，DC-DC變換器70a的消耗電流降低了。
圖13是本發(fā)明第六實(shí)施例的DC-DC變換器10a的電路示意圖。
DC-DC變換器10a的直通電流防止脈沖生成電路27a包括第二單穩(wěn)電路29。向驅(qū)動(dòng)電路26提供來自與電路30的第二控制信號(hào)DL，而非第一單穩(wěn)電路28的第一脈沖信號(hào)S5。驅(qū)動(dòng)電路26基于第二控制信號(hào)DL生成第一控制信號(hào)DH。更具體而言，DC-DC變換器10a的驅(qū)動(dòng)電路26對(duì)第二控制信號(hào)DL和信號(hào)S4執(zhí)行邏輯或運(yùn)算，以生成指示運(yùn)算結(jié)果的第一控制信號(hào)DH。
在DC-DC變換器10a中，在第二控制信號(hào)DL降到低電平之后，第一控制信號(hào)DH降到低電平。在確保第二晶體管T2關(guān)斷之后，第一晶體管T1導(dǎo)通。第一和第二MOS晶體管T1和T2不同時(shí)導(dǎo)通。這防止了直通電流的流動(dòng)。而且，DC-DC變換器10a不包括第一單穩(wěn)電路28。這縮短了第一和第二MOS晶體管T1和T2都關(guān)斷的時(shí)間。而且，DC-DC變換器10a的電路面積比第二實(shí)施例的DC-DC變換器10縮小了。
圖14是本發(fā)明第七實(shí)施例的DC-DC變換器10b的電路示意圖。
DC-DC變換器10b包括延遲電路80，該延遲電路80代替了第六實(shí)施例中包括在DC-DC變換器10a中的驅(qū)動(dòng)電路26(圖13)。向延遲電路80提供信號(hào)S4。延遲電路80的輸出端連接到第一MOS晶體管T1的柵極。第一MOS晶體管T1在相對(duì)于時(shí)鐘信號(hào)CK的上升延遲了延遲電路80中所設(shè)置的延遲時(shí)間的時(shí)刻導(dǎo)通。將第二脈沖信號(hào)S6的第二脈寬設(shè)置為大于與延遲電路80中所設(shè)置的延遲時(shí)間相對(duì)應(yīng)的脈寬。第二單穩(wěn)電路29響應(yīng)于時(shí)鐘信號(hào)CK的上升沿生成高電平的第二脈沖信號(hào)S6。與電路30響應(yīng)于高電平的第二脈沖信號(hào)S6生成低電平的控制信號(hào)DL。第二MOS晶體管T2響應(yīng)于低電平的控制信號(hào)DL而關(guān)斷。DC-DC變換器10b也防止了直通電流的流動(dòng)。而且，因?yàn)镈C-DC變換器10b不包括第一單穩(wěn)電路28，所以DC-DC變換器10b的電路面積比第二實(shí)施例的DC-DC變換器10縮小了。
圖15是本發(fā)明第八實(shí)施例的DC-DC變換器10c的電路示意圖。
DC-DC變換器10c利用下述的延遲來接通和關(guān)斷第一MOS晶體管T1，所述延遲是由觸發(fā)器電路23和或電路25中至少之一，而非第二實(shí)施例中的DC-DC變換器10中所包括的第一單穩(wěn)電路28和驅(qū)動(dòng)電路26(參照?qǐng)D2)產(chǎn)生的。更具體而言，第一MOS晶體管T1在從時(shí)鐘信號(hào)CK的上升開始延遲了與觸發(fā)器電路23和或電路25中至少之一所產(chǎn)生的延遲相對(duì)應(yīng)的時(shí)間的時(shí)刻導(dǎo)通。將第二脈沖信號(hào)S6的第二脈寬設(shè)置為大于與所示觸發(fā)器電路23和或電路25中至少之一的延遲相對(duì)應(yīng)的脈寬。第二單穩(wěn)電路29響應(yīng)于時(shí)鐘信號(hào)CK的上升沿生成高電平的第二脈沖信號(hào)S6。與電路30響應(yīng)于高電平的第二脈沖信號(hào)S6生成低電平的控制信號(hào)DL。第二MOS晶體管T2響應(yīng)于低電平的控制信號(hào)DL而關(guān)斷。DC-DC變換器10c也防止了直通電流的流動(dòng)。而且，DC-DC變換器10c不包括驅(qū)動(dòng)電路26和第一單穩(wěn)電路28。因此，DC-DC變換器10c的電路面積比第六和第七實(shí)施例的DC-DC變換器10a和10b縮小了。
圖16是本發(fā)明第九實(shí)施例的DC-DC變換器10d的電路示意圖。
第九實(shí)施例是第二實(shí)施例的DC-DC變換器10的理想二極管ID(參照?qǐng)D2)的另一種形式。如圖16所示，在DC-DC變換器10d的理想二極管ID的比較器31中設(shè)置了偏移。該偏移是用恒定電壓源e31和e32設(shè)置的。所述偏移增加了輸入信號(hào)的電位寬度，所述輸入信號(hào)被用來改變比較器31的輸出信號(hào)電平。更具體而言，所述偏移使得第二晶體管T2能夠在第一晶體管T1從導(dǎo)通狀態(tài)切換到關(guān)斷狀態(tài)時(shí)無延遲地導(dǎo)通。
恒定電壓源e31和e32連接在第二晶體管T2和比較器31之間。恒定電壓源e31和e32向第二晶體管T2的漏極電壓和源極電壓都添加了偏移電壓。添加了偏移電壓的電壓被供應(yīng)到比較器31的輸入端。比較器31根據(jù)供應(yīng)到這兩個(gè)輸入端的電壓來生成輸出信號(hào)。另外，比較器31根據(jù)將偏移電壓加到這兩個(gè)輸入端中一個(gè)的電壓上而得到的電壓，以及這兩個(gè)輸入端中另一個(gè)的電壓，來改變輸出信號(hào)的電平。換言之，偏移電壓可以用圖16中的恒定電壓源e31和e32中的一個(gè)來生成。
圖17是本發(fā)明第十實(shí)施例的DC-DC變換器10e的電路示意圖。
DC-DC變換器10e使得第九實(shí)施例的DC-DC變換器10d的比較器31(圖16)中設(shè)置的偏移電壓可變。如圖17所示，恒定電壓源e31和可變電壓源e33連接在DC-DC變換器10e的第二晶體管T2和比較器31之間?？勺冸妷涸磂33響應(yīng)于操作控制信號(hào)CT2來改變偏移電壓，所述操作控制信號(hào)CT2作為功率降低信號(hào)。
圖18是本發(fā)明第十一實(shí)施例的DC-DC變換器10f的電路示意圖。
DC-DC變換器10f所具有的結(jié)構(gòu)是通過在第十實(shí)施例中的DC-DC變換器10e的結(jié)構(gòu)(圖17)上添加了延遲電路81、與電路82和觸發(fā)器電路83而得到的。向延遲電路81提供操作控制信號(hào)CT2。向與電路82提供輸出信號(hào)S21(其具有與信號(hào)CT2基本相等的電平)和比較器31的輸出信號(hào)S7。與電路82對(duì)信號(hào)S7的反相信號(hào)和信號(hào)S21執(zhí)行邏輯與運(yùn)算，以生成表示運(yùn)算結(jié)果的信號(hào)S22。結(jié)果，與電路82響應(yīng)于來自比較器31的低電平的信號(hào)S7和高電平的操作控制信號(hào)CT2生成高電平的信號(hào)S22。觸發(fā)器電路83具有置位端和復(fù)位端，向置位端提供操作控制信號(hào)CT2的反相信號(hào)，向復(fù)位端提供信號(hào)S22。觸發(fā)器電路83響應(yīng)于低電平的操作控制信號(hào)CT2生成高電平的信號(hào)S23，響應(yīng)于高電平的信號(hào)S22生成低電平的信號(hào)S23。可變電源e33基于信號(hào)S23改變偏移電壓。
上述結(jié)構(gòu)使得在DC-DC變換器10f被功率降低時(shí)，可基于操作控制信號(hào)CT2將偏移電壓設(shè)置為第一電平。當(dāng)從DC-DC變換器10f從功率降低操作恢復(fù)到正常操作時(shí)起經(jīng)過了延遲電路81中所設(shè)置的延遲時(shí)間時(shí)，比較器31的輸出信號(hào)S7降到低電平。然后，當(dāng)?shù)诙w管T2基于低電平的輸出信號(hào)S7而關(guān)斷時(shí)，偏移電壓被設(shè)置為第二電平。換言之，當(dāng)在DC-DC變換器10f從功率降低操作恢復(fù)到正常操作之后，DC-DC變換器10f的每個(gè)電路元件的操作都穩(wěn)定了的時(shí)候，將偏移電壓設(shè)置為第二電平。
圖19是本發(fā)明第十二實(shí)施例的DC-DC變換器10g的電路示意圖。
第十二實(shí)施例是第二實(shí)施例的DC-DC變換器10的直通電流防止脈沖生成電路27(參照?qǐng)D2)的另一種形式。如圖19所示，DC-DC變換器10g的直通電流防止脈沖生成電路27b包括第一單穩(wěn)電路28和RS觸發(fā)器電路85。向RS觸發(fā)器電路85的置位端S提供時(shí)鐘信號(hào)CK，向其復(fù)位端R提供比較器31的輸出信號(hào)S7的反相信號(hào)。觸發(fā)器電路85基于時(shí)鐘信號(hào)CK和信號(hào)S7生成第二脈沖信號(hào)S6a(直通電流防止脈沖信號(hào))，并從其反相輸出端XQ輸出第二脈沖信號(hào)S6a。
詳細(xì)地說，觸發(fā)器電路85響應(yīng)于高電平的時(shí)鐘信號(hào)CK生成低電平的第二脈沖信號(hào)S6a。而且，觸發(fā)器電路85響應(yīng)于低電平的信號(hào)S7生成高電平的第二脈沖信號(hào)S6a。
在DC-DC變換器10g中，當(dāng)?shù)谝痪w管T1響應(yīng)于低電平的第一控制信號(hào)DH而導(dǎo)通時(shí)，比較器31的輸出信號(hào)S7降到低電平，如圖20所示。然后，觸發(fā)器電路85的輸出信號(hào)S6a升到高電平。這將第二MOS晶體管T2保持在關(guān)斷狀態(tài)。此后，當(dāng)?shù)谝痪w管T1關(guān)斷時(shí)，基于比較器31的輸出信號(hào)S7來控制第二晶體管T2，而與輸出信號(hào)S6a(直通電流防止脈沖信號(hào))無關(guān)。這一結(jié)構(gòu)降低了當(dāng)?shù)谝痪w管T1在短時(shí)間內(nèi)關(guān)斷時(shí)發(fā)生的損耗。
例如，當(dāng)?shù)谝痪w管T1在低負(fù)載狀態(tài)下在其被接通之后的短時(shí)間內(nèi)關(guān)斷時(shí)，比較器31生成高電平的輸出信號(hào)S7以立即接通第二晶體管T2。在第二實(shí)施例中，第二晶體管T2的關(guān)斷狀態(tài)是基于高電平第二脈沖信號(hào)S6而被維持的。在此情況下，在體二極管中產(chǎn)生損耗。在第十二實(shí)施例中，第二脈沖信號(hào)S6a的電平是基于比較器31的輸出信號(hào)S7來控制的。當(dāng)?shù)谝痪w管T1關(guān)斷時(shí)，基于比較器31的輸出信號(hào)S7來控制第二晶體管T2，而與第二脈沖信號(hào)S6a無關(guān)。
圖21是本發(fā)明第十三實(shí)施例的DC-DC變換器10h的電路示意圖。
第十三實(shí)施例是是第二實(shí)施例的DC-DC變換器10的理想二極管ID(參照?qǐng)D2)的另一種形式。如圖21所示，DC-DC變換器10h的理想二極管ID包括第一比較器31、第二比較器86、恒定電流源87和RS觸發(fā)器電路88。第二比較器86由N溝道MOS晶體管形成。第二比較器86(N溝道MOS晶體管)的第一端子(例如源極)連接到第一晶體管T1和第二晶體管T2之間的節(jié)點(diǎn)N1，第二端子(例如漏極)連接到恒定電流源87，控制端子(柵極)連接到電壓源e35。電壓源e35向晶體管(第二比較器86)的柵極供應(yīng)略小于該晶體管閾值電壓的電壓。詳細(xì)地說，電壓源e35向晶體管(第二比較器86)的柵極供應(yīng)的電壓略小于第一比較器31所檢測(cè)的電位電平。第二比較器86和恒定電流源87之間的節(jié)點(diǎn)連接到觸發(fā)器電路88的置位端S。第一比較器31的輸出端連接到觸發(fā)器電路88的復(fù)位端R。觸發(fā)器電路88從其同相輸出端Q輸出信號(hào)S7a。
第一比較器31基于第二晶體管T2兩個(gè)端子之間的電位差來檢測(cè)流經(jīng)扼流線圈L1的電流，以生成用于接通和關(guān)斷第二晶體管T2的信號(hào)S31。第二比較器86基于節(jié)點(diǎn)N1處的電位來檢測(cè)第一晶體管T1的關(guān)斷狀態(tài)，以生成用于接通和關(guān)斷第二晶體管T2的信號(hào)S32。更具體而言，第二晶體管T2的導(dǎo)通和關(guān)斷狀態(tài)是由第一比較器31和第二比較器86來控制的。第一比較器31精確地檢測(cè)流經(jīng)扼流線圈L1的電流。第二比較器86對(duì)輸出節(jié)點(diǎn)N1處電位的改變迅速做出響應(yīng)。理想二極管ID使得能夠精確檢測(cè)流經(jīng)扼流線圈L1的電流，并防止DC-DC變換器10h效率的下降。而且，迅速地檢測(cè)第一晶體管T1的關(guān)斷狀態(tài)。這降低了第二晶體管T2的體二極管中的損耗。
圖22是本發(fā)明第十四實(shí)施例的DC-DC變換器10i的電路示意圖。
DC-DC變換器10i所具有的結(jié)構(gòu)是通過向第二實(shí)施例的DC-DC變換器10的結(jié)構(gòu)(參見圖2)添加了吸收電路(snubber circuit)91和RS觸發(fā)器電路92而得到的。吸收電路91與扼流線圈L1并聯(lián)連接。響應(yīng)于輸出到觸發(fā)器電路92的同相輸出端Q的控制信號(hào)來接通和關(guān)斷吸收電路91。向觸發(fā)器電路92的置位端S提供比較器31的輸出信號(hào)S7的反相信號(hào)，向其復(fù)位端R提供第二脈沖信號(hào)S6。觸發(fā)器電路92響應(yīng)于低電平的信號(hào)S7生成高電平的控制信號(hào)，響應(yīng)于高電平的第二脈沖信號(hào)S6生成低電平的控制信號(hào)。在DC-DC變換器10i中，當(dāng)在低負(fù)載狀態(tài)下的不連續(xù)模式(DCM)期間，第一晶體管T1和第二晶體管T2都關(guān)斷時(shí)，吸收電路91導(dǎo)通。這減少了DC-DC變換器10i中發(fā)生的共振或自振(ringing)。
圖23是本發(fā)明第十五實(shí)施例的DC-DC變換器10j的電路示意圖。
第十五實(shí)施例涉及第三實(shí)施例的DC-DC變換器40的比較器31a(參照?qǐng)D8)和第五實(shí)施例的DC-DC變換器70a的比較器73a(參照?qǐng)D12)的另一種形式。
圖24是圖23的DC-DC變換器10j中所包括的比較器31b的電路示意圖。比較器31b包括第一電流鏡101和第二電流鏡102，其中每個(gè)電流鏡都連接到高電位電源Vdd。第一電流鏡101由第一到第三晶體管T21、T22和T23形成。第二電流鏡102由第四到第六晶體管T24、T25和T26形成。第一晶體管T21的漏極連接到第一恒定電流源103。第四晶體管T24經(jīng)由第七晶體管T27連接到第二恒定電流源104。第七晶體管T27由N溝道MOS晶體管形成。第一恒定電流源103和第二恒定電流源104具有相同的結(jié)構(gòu)。第四到第六晶體管T24、T25和T26的柵極連接到第七晶體管T27的漏極。第二晶體管T22和第五晶體管T25的漏極連接到差分放大單元105。第三晶體管T23和第六晶體管T26的漏極連接到第八輸出晶體管T28。第九晶體管T29由P溝道MOS晶體管形成，其連接在第四到第六晶體管T24、T25和T26的源極和柵極之間。經(jīng)由反相器106向第七晶體管T27和第九晶體管T29的柵極提供操作控制信號(hào)CT2。
在上述結(jié)構(gòu)中，當(dāng)操作控制信號(hào)CT2具有低電平時(shí)，第七晶體管T27導(dǎo)通，并且第二電流鏡102連接到第二恒定電流源104。結(jié)果，第九晶體管T29關(guān)斷，并且用第一恒定電流源103和第二恒定電流源104生成的電流流經(jīng)差分放大單元105和第八晶體管T28。
當(dāng)操作控制信號(hào)CT2具有高電平時(shí)，第七晶體管T27關(guān)斷，并且第二電流鏡102與第二恒定電流源104斷開連接。結(jié)果，第九晶體管T29導(dǎo)通，并且第四到第六晶體管T24、T25和T26的源極和柵極被短路。在此情況下，利用第一恒定電流源103生成的電流流經(jīng)差分放大單元105和第八晶體管T28。
操作控制信號(hào)CT2在DC-DC變換器10j的功率降低操作期間被設(shè)置在高電平，在DC-DC變換器10j的正常操作期間被設(shè)置在低電平。在功率降低操作期間，比較器31b中的電流量被設(shè)置為正常操作的電流量的大約一半。換言之，在功率降低操作中，被供應(yīng)到差分放大單元105和輸出晶體管T28的電流量是正常操作中電流量的一半。結(jié)果，保持了比較器31b的輸出電平。與比較器被停止的結(jié)構(gòu)相比，DC-DC變換器10j的結(jié)構(gòu)改善了用于從功率降低操作向正常操作變化的響應(yīng)。在圖24中，可以通過使用第二電流鏡102和第二恒定電流源104進(jìn)行切換，來改變電流量。
圖25是本發(fā)明第十六實(shí)施例的DC-DC變換器40b的電路示意圖。
第十六實(shí)施例是第三實(shí)施例的DC-DC變換器40(參照?qǐng)D8)的另一種形式。如圖25所示，在DC-DC變換器40b中，基于比較器31a的輸出信號(hào)S7和操作控制信號(hào)CT2來生成信號(hào)S23，并基于信號(hào)S23來控制比較器31a的操作。
詳細(xì)地說，和圖18所示的DC-DC變換器10f一樣，DC-DC變換器40b包括延遲電路81、與電路82和RS觸發(fā)器電路83。當(dāng)比較器31a的輸出信號(hào)S7具有低電平時(shí)，DC-DC變換器40b固定觸發(fā)器電路83的輸出電平。利用該結(jié)構(gòu)，當(dāng)在第二晶體管T2導(dǎo)通期間輸入高電平操作控制信號(hào)CT2時(shí)，基于比較器31a的輸出信號(hào)S7關(guān)斷第二晶體管T2，所述比較器31a檢測(cè)電流量。這降低了積累在扼流線圈L1中的能量的損耗。
現(xiàn)在描述一種壓控降壓型DC-DC變換器。
圖26是傳統(tǒng)的壓控降壓型DC-DC變換器110的電路示意圖。DC-DC變換器110包括控制電路111、第一晶體管T1、扼流線圈L1、平波電容器C1和理想二極管ID。理想二極管ID包括第二晶體管T2和比較器31，所述第二晶體管T2與第一晶體管T1串聯(lián)連接。比較器31的輸入端連接到第二晶體管T2的源極和漏極，輸出端連接到第二晶體管T2的柵極。
控制電路111包括電阻器R121和R122、誤差放大器121、PWM比較器122和OSC 123。電阻器R121和R122通過對(duì)輸出電壓Vo進(jìn)行分壓來生成部分電壓Vf。誤差放大器121放大部分電壓Vf和參考電壓Vr之間的差，以生成具有放大后的電位的誤差信號(hào)Se。在輸出電壓Vo達(dá)到指定值時(shí)將參考電壓Vr設(shè)置為與部分電壓Vf一致。
向PWM比較器122提供誤差信號(hào)Se和三角波信號(hào)Sr。三角波信號(hào)Sr是由OSC 123生成的。OSC 123生成具有恒定頻率的三角波信號(hào)Sr。PWM比較器122將誤差信號(hào)Se與三角波信號(hào)Sr相比較，以在誤差信號(hào)Se的電壓高于三角波信號(hào)Sr的電壓時(shí)生成高電平的第一控制信號(hào)DH。而且，PWM比較器122在誤差信號(hào)Se的電壓低于三角波信號(hào)Sr的電壓時(shí)生成低電平的第一控制信號(hào)DH。如圖27所示，三角波信號(hào)Sr具有三角形的形狀和預(yù)定的頻率。誤差信號(hào)Se的電位對(duì)應(yīng)于部分電壓Vf和參考電壓Vr之間的差。因此，PWM比較器122生成的第一控制信號(hào)DH所具有的脈沖寬度根據(jù)輸出電壓Vo和參考電壓Vr之間的差而變化。
圖28是本發(fā)明第十七實(shí)施例的DC-DC變換器110a的電路示意圖。
DC-DC變換器110a是壓控降壓型DC-DC變換器。DC-DC變換器110a的控制電路111a除了圖26所示的控制電路111的元件以外，還包括直通電流防止脈沖生成電路130a。直通電流防止脈沖生成電路130a包括第二PWM比較器131和恒定電壓源e131。如圖29所示，恒定電壓源e131將設(shè)定的電壓疊加在從誤差放大器121輸出的第一誤差信號(hào)Se1上，以生成第二誤差信號(hào)Se2。向第二PWM比較器131提供三角波信號(hào)Sr和第二誤差信號(hào)Se2。第二PWM比較器131比較第二誤差信號(hào)Se2和三角波信號(hào)Sr，以根據(jù)比較結(jié)果生成脈沖信號(hào)S131，作為直通電流防止脈沖。第二PWM比較器131在第二誤差信號(hào)Se2的電壓高于三角波信號(hào)Sr的電壓時(shí)生成高電平脈沖信號(hào)S131，在第二誤差信號(hào)Se2的電壓低于三角波信號(hào)Sr的電壓時(shí)生成低電平的脈沖信號(hào)S131。當(dāng)?shù)谝痪w管T1導(dǎo)通時(shí)，第二晶體管T2響應(yīng)于信號(hào)S131而關(guān)斷。這防止了直通電流的流動(dòng)。
圖30是本發(fā)明第十八實(shí)施例的DC-DC變換器110b的電路示意圖。
DC-DC變換器110b的控制電路111b包括直通電流防止脈沖生成電路130b。直通電流防止脈沖生成電路130b向OSC 123所生成的第一三角波信號(hào)Sr1上添加偏移，該偏移是用恒定電壓源e131生成的。如圖31所示，所述偏移使得可以在不同的時(shí)刻生成第一控制信號(hào)DH和脈沖信號(hào)S131。結(jié)果，第一晶體管T1和第二晶體管T2不同時(shí)導(dǎo)通。
圖32是本發(fā)明第十九實(shí)施例的DC-DC變換器110c的電路示意圖。
DC-DC變換器110c的控制電路111c包括直通電流防止脈沖生成電路130c。直通電流防止脈沖生成電路130c包括恒定電壓源e131、第二PWM比較器131、或電路132和RS觸發(fā)器電路133?；螂娐?32對(duì)第二PWM比較器131的輸出信號(hào)(直通電流脈沖信號(hào)S131)和比較器31的輸出信號(hào)S7的反相信號(hào)執(zhí)行邏輯或運(yùn)算，以生成表示運(yùn)算結(jié)果的信號(hào)S132。向觸發(fā)器電路133的置位端S提供或電路132的輸出信號(hào)S132，向其復(fù)位端R提供比較器31的輸出信號(hào)S7。然后，觸發(fā)器電路133在其反相輸出端XQ處生成第二控制信號(hào)DL。利用該結(jié)構(gòu)，和第十七實(shí)施例一樣，第一和第二晶體管T1和T2不同時(shí)導(dǎo)通。
圖33是本發(fā)明第二十實(shí)施例的DC-DC變換器110d的電路示意圖。
DC-DC變換器110d的控制電路111d包括直通電流防止脈沖生成電路130d。直通電流防止脈沖生成電路130d向OSC 123所生成的第一三角波信號(hào)Sr1上添加偏移，該偏移是用恒定電壓源e131生成的。利用該結(jié)構(gòu)，和第十八實(shí)施例一樣，第一和第二晶體管T1和T2不同時(shí)導(dǎo)通。
圖34示出了本發(fā)明第二十一實(shí)施例的DC-DC變換器140a。圖35示出了本發(fā)明第二十二實(shí)施例的DC-DC變換器140b。DC-DC變換器140a和DC-DC變換器140b都是壓控升壓型DC-DC變換器。本發(fā)明也適用于這種壓控升壓型結(jié)構(gòu)。
本發(fā)明也可以多種其它具體形式實(shí)施而不會(huì)脫離本發(fā)明的精神或范圍，這一點(diǎn)對(duì)于本領(lǐng)域技術(shù)人員來說應(yīng)是清楚的。尤其應(yīng)當(dāng)理解的是，本發(fā)明可以用以下形式實(shí)施。
第一實(shí)施例的控制電路5所具有的結(jié)構(gòu)是通過將直通電流防止脈沖生成電路與第二到第二十二實(shí)施例的控制電路11、41、71、71a、111、111a到111d、141a和141b中的每一個(gè)在功能上分開而得到的?？刂齐娐?也可以包括直通電流防止脈沖生成電路4。
第二實(shí)施例的DC-DC變換器還可以和第三實(shí)施例一樣包括用于使用模式來切換其操作的電路部分。
和第二實(shí)施例一樣，用于使用模式來切換操作的電路部分可以從第四實(shí)施例的DC-DC變換器中去除。
上述每個(gè)實(shí)施例的DC-DC變換器和上述每個(gè)實(shí)施例的DC-DC變換器的控制電路可以形成為單芯片半導(dǎo)體或形成為諸如印刷電路板之類的模塊。形成為芯片或模塊的DC-DC變換器或控制電路可被用作電源設(shè)備或者被包含在電子設(shè)備中。
上述示例和實(shí)施例應(yīng)被認(rèn)為是說明性的而非限制性的，本發(fā)明不應(yīng)被限制在這里給出的細(xì)節(jié)，而是可以在所附權(quán)利要求
書的范圍及其等同物之內(nèi)進(jìn)行修改。
權(quán)利要求
1.一種DC-DC變換器，用于從輸出電壓(Vi)生成輸出電壓(Vo)，所述DC-DC變換器的特征在于第一晶體管(T1)，用于接收所述輸入電壓；第二晶體管(T2)，連接到所述第一晶體管；扼流線圈(L1)，連接到所述第一晶體管和所述第二晶體管之間的節(jié)點(diǎn)(N1)；比較器，連接到所述第二晶體管，用于檢測(cè)流經(jīng)所述扼流線圈的電流，以生成用于控制所述第二晶體管的導(dǎo)通和關(guān)斷的開關(guān)控制信號(hào)；控制電路，連接到所述第一晶體管，用于控制所述第一晶體管的導(dǎo)通和關(guān)斷，以將所述輸出電壓保持恒定；以及脈沖生成電路，連接到所述控制電路，用于生成脈沖信號(hào)，該脈沖信號(hào)用于在從所述第一晶體管導(dǎo)通之前開始到所述第一晶體管導(dǎo)通之后為止的預(yù)定時(shí)段期間關(guān)斷所述第二晶體管。
2.如權(quán)利要求
1所述的DC-DC變換器，其特征在于所述控制電路利用具有預(yù)定周期的時(shí)鐘信號(hào)(CK)接通所述第一晶體管；并且所述脈沖生成電路與所述時(shí)鐘信號(hào)同步地生成所述脈沖信號(hào)。
3.如權(quán)利要求
2所述的DC-DC變換器，其特征在于，所述控制電路包括觸發(fā)器電路(23)，用于接收所述時(shí)鐘信號(hào)和生成用于接通所述第一晶體管的激活信號(hào)(S3)。
4.如權(quán)利要求
2或3所述的DC-DC變換器，其特征在于，所述脈沖生成電路包括第一單穩(wěn)電路(28)，用于利用所述時(shí)鐘信號(hào)生成第一單穩(wěn)脈沖信號(hào)(S5)，所述第一單穩(wěn)脈沖信號(hào)具有第一脈寬；以及第二單穩(wěn)電路(29)，用于利用所述時(shí)鐘信號(hào)生成第二單穩(wěn)脈沖信號(hào)(S6)，所述第二單穩(wěn)脈沖信號(hào)具有第二脈寬，所述第二脈寬大于所述第一脈寬，其中基于所述第一單穩(wěn)脈沖信號(hào)使所述第一晶體管在對(duì)應(yīng)于所述第一脈寬的時(shí)段期間關(guān)斷，并基于所述第二單穩(wěn)脈沖信號(hào)使所述第二晶體管在對(duì)應(yīng)于所述第二脈寬的時(shí)段期間關(guān)斷。
5.如權(quán)利要求
1至3中任一項(xiàng)所述的DC-DC變換器，其特征在于，所述比較器響應(yīng)于用于控制所述DC-DC變換器的操作的操作控制信號(hào)(CT2)而停止操作。
6.如權(quán)利要求
5所述的DC-DC變換器，其特征在于，當(dāng)所述比較器響應(yīng)于所述操作控制信號(hào)而停止操作時(shí)，所述比較器將所述開關(guān)控制信號(hào)(S7)設(shè)置為使所述第二晶體管關(guān)斷的電平。
7.如權(quán)利要求
2或3所述的DC-DC變換器，其特征在于，所述控制電路包括用于生成所述時(shí)鐘信號(hào)的振蕩器(24)，并且所述振蕩器響應(yīng)于用于控制所述DC-DC變換器的操作的操作控制信號(hào)(CT2)而開始操作或停止操作。
8.如權(quán)利要求
7所述的DC-DC變換器，其特征在于還包括操作停止電路(61)，連接到所述振蕩器，所述操作停止電路用于生成所述操作控制信號(hào)，其中在控制所述第一晶體管連續(xù)導(dǎo)通和關(guān)斷的第一模式中，所述操作停止電路生成所述操作控制信號(hào)以使得所述振蕩器連續(xù)進(jìn)行操作，在控制所述第一晶體管間歇地導(dǎo)通和關(guān)斷的第二模式中，所述操作停止電路基于所述輸出電壓來生成所述操作控制信號(hào)以使得所述振蕩器間歇地進(jìn)行操作。
9.如權(quán)利要求
1至3、6和8中任一項(xiàng)所述的DC-DC變換器，其特征在于，所述第二晶體管和所述比較器形成理想二極管(ID)。
10.如權(quán)利要求
1至3、6和8中任一項(xiàng)所述的DC-DC變換器，其特征在于，所述DC-DC變換器是流控或壓控DC-DC變換器。
11.如權(quán)利要求
1至3、6和8中任一項(xiàng)所述的DC-DC變換器，其特征在于，所述DC-DC變換器是升壓型或降壓型DC-DC變換器。
12.一種用于DC-DC變換器的控制電路，所述DC-DC變換器從輸出電壓(Vi)生成輸出電壓(Vo)，其中所述DC-DC變換器包括用于接收所述輸入電壓的第一晶體管(T1)、連接到所述第一晶體管的第二晶體管(T2)、連接到所述第一晶體管和所述第二晶體管之間的節(jié)點(diǎn)(N1)的扼流線圈(L1)，以及連接到所述第二晶體管，用于檢測(cè)流經(jīng)所述扼流線圈的電流以生成用于控制所述第二晶體管的導(dǎo)通和關(guān)斷的開關(guān)控制信號(hào)的比較器，其中所述控制電路控制所述第一晶體管的導(dǎo)通和關(guān)斷以將所述輸出電壓保持恒定，所述控制電路的特征在于脈沖生成電路，用于生成脈沖信號(hào)，該脈沖信號(hào)用于在從所述第一晶體管導(dǎo)通之前開始到所述第一晶體管導(dǎo)通之后為止的預(yù)定時(shí)段期間關(guān)斷所述第二晶體管。
13.如權(quán)利要求
12所述的控制電路，其特征在于，所述控制電路利用具有預(yù)定周期的時(shí)鐘信號(hào)(CK)接通所述第一晶體管，并且所述脈沖生成電路與所述時(shí)鐘信號(hào)同步地生成所述脈沖信號(hào)。
14.如權(quán)利要求
13所述的控制電路，其特征在于還包括觸發(fā)器電路(23)，用于接收所述時(shí)鐘信號(hào)和生成用于接通所述第一晶體管的激活信號(hào)(S3)。
15.如權(quán)利要求
13或14所述的控制電路，其特征在于，所述脈沖生成電路包括第一單穩(wěn)電路(28)，用于利用所述時(shí)鐘信號(hào)生成第一單穩(wěn)脈沖信號(hào)(S5)，所述第一單穩(wěn)脈沖信號(hào)具有第一脈寬；以及第二單穩(wěn)電路(29)，用于利用所述時(shí)鐘信號(hào)生成第二單穩(wěn)脈沖信號(hào)(S6)，所述第二單穩(wěn)脈沖信號(hào)具有第二脈寬，所述第二脈寬大于所述第一脈寬，其中基于所述第一單穩(wěn)脈沖信號(hào)使所述第一晶體管在對(duì)應(yīng)于所述第一脈寬的時(shí)段期間關(guān)斷，并基于所述第二單穩(wěn)脈沖信號(hào)使所述第二晶體管在對(duì)應(yīng)于所述第二脈寬的時(shí)段期間關(guān)斷。
16.如權(quán)利要求
12至14中任一項(xiàng)所述的控制電路，其特征在于，所述比較器響應(yīng)于用于控制所述DC-DC變換器的操作的操作控制信號(hào)(CT2)而停止操作。
17.如權(quán)利要求
16所述的控制電路，其特征在于，當(dāng)所述比較器響應(yīng)于所述操作控制信號(hào)而停止操作時(shí)，所述比較器將所述開關(guān)控制信號(hào)(S7)設(shè)置為使所述第二晶體管關(guān)斷的電平。
18.如權(quán)利要求
13或14所述的控制電路，其特征在于還包括振蕩器(24)，用于生成所述時(shí)鐘信號(hào)，其中所述振蕩器響應(yīng)于用于控制所述DC-DC變換器的操作的操作控制信號(hào)(CT2)而開始操作或停止操作。
19.如權(quán)利要求
18所述的控制電路，其特征在于還包括操作停止電路(61)，連接到所述振蕩器，所述操作停止電路用于生成所述操作控制信號(hào)，其中在控制所述第一晶體管連續(xù)導(dǎo)通和關(guān)斷的第一模式中，所述操作停止電路生成所述操作控制信號(hào)以使得所述振蕩器連續(xù)進(jìn)行操作，在控制所述第一晶體管間歇地導(dǎo)通和關(guān)斷的第二模式中，所述操作停止電路基于所述輸出電壓來生成所述操作控制信號(hào)以使得所述振蕩器間歇地進(jìn)行操作。
20.一種用于控制DC-DC變換器的方法，所述DC-DC變換器從輸出電壓(Vi)生成輸出電壓(Vo)，其中所述DC-DC變換器包括用于接收所述輸入電壓的第一晶體管(T1)、連接到所述第一晶體管的第二晶體管(T2)、連接到所述第一晶體管和所述第二晶體管之間的節(jié)點(diǎn)(N1)的扼流線圈(L1)，以及連接到所述第二晶體管，用于檢測(cè)流經(jīng)所述扼流線圈的電流以生成用于控制所述第二晶體管的導(dǎo)通和關(guān)斷的開關(guān)控制信號(hào)的比較器，所述方法的特征在于控制所述第一晶體管的導(dǎo)通和關(guān)斷以將所述輸出電壓保持恒定；檢測(cè)流經(jīng)所述扼流線圈的電流；以及基于所檢測(cè)的電流來控制所述第二晶體管的導(dǎo)通和關(guān)斷，其中所述的對(duì)第二晶體管的控制包括在從所述第一晶體管導(dǎo)通之前開始到所述第一晶體管導(dǎo)通之后為止的預(yù)定時(shí)段期間關(guān)斷所述第二晶體管。
專利摘要
本發(fā)明公開了一種防止直通電流在輸出晶體管中流動(dòng)的DC－DC變換器。第一晶體管接收輸入電壓。第二晶體管連接到第一晶體管。比較器連接到第二晶體管。比較器基于第二晶體管的兩個(gè)端子之間的電位差來檢測(cè)流經(jīng)扼流線圈的電流，以生成用于接通和關(guān)斷第二晶體管的開關(guān)控制信號(hào)。第二晶體管和比較器形成了理想二極管。DC－DC變換器的控制電路基于脈沖信號(hào)來生成用于接通和關(guān)斷第一晶體管的激活信號(hào)，以保持輸出電壓恒定。直通電流防止脈沖生成電路生成脈沖信號(hào)，該脈沖信號(hào)用于在從第一晶體管導(dǎo)通之前到第一晶體管導(dǎo)通之后的時(shí)間內(nèi)關(guān)斷第二晶體管。
文檔編號(hào)H02M3/155GK1992494SQ200610083585
公開日2007年7月4日 申請(qǐng)日期2006年6月9日
發(fā)明者長(zhǎng)谷川守仁, 土屋主稅, 伊藤秀信 申請(qǐng)人:富士通株式會(huì)社導(dǎo)出引文BiBTeX, EndNote, RefMan