專利名稱：智能過零投切的復(fù)合開關(guān)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種智能過零投切的復(fù)合開關(guān)，它是用于控制電容器投切的器件，是 電網(wǎng)無功補(bǔ)償裝置的重要組成部分，而投切開關(guān)元件性能的好壞對無功補(bǔ)償裝置的可靠性 起著非常重要的作用。
背景技術(shù)：
在電網(wǎng)改造的實(shí)施過程中，往往需要增加并聯(lián)電容器無功補(bǔ)償裝置，對提高供電 電壓質(zhì)量，挖掘供電設(shè)備的潛力，降低線損及節(jié)能均起到積極的作用。
早期無功補(bǔ)償裝置大都采用交流接觸器、可控硅電子開關(guān)等投切方式，交流接觸 器在電容器投入和切除時(shí)會(huì)產(chǎn)生很大的涌流和過壓，暫態(tài)的高壓和投切沖擊電流會(huì)導(dǎo)致電 容器絕緣擊穿、接觸器觸頭燒損；而可控硅電子開關(guān)雖然解決了電容器投切過程中的涌流、 過壓、分?jǐn)嚯娀〉葐栴}，但其散熱難，需外加輔助散熱器件多、結(jié)構(gòu)復(fù)雜、成本高，占用空間 大，兩種方式補(bǔ)償效果和使用壽命上都不夠理想。
近年來，電力電子技術(shù)和可控硅技術(shù)的不斷發(fā)展，在無功補(bǔ)償裝置中衍生出一種 新型裝置——復(fù)合開關(guān)?，F(xiàn)有的復(fù)合開關(guān)結(jié)構(gòu)是將可控硅與繼電器并接，如圖5所示。目前 普遍認(rèn)為的實(shí)現(xiàn)方法是投入時(shí)，在電壓過零瞬間過零觸發(fā)與繼電器或接觸器并聯(lián)的可控 硅，穩(wěn)定后再將繼電器或接觸器吸合導(dǎo)通；而切出時(shí)，先將可控硅導(dǎo)通，然后在將繼電器或 接觸器觸點(diǎn)斷開，避免繼電器或接觸器斷開時(shí)產(chǎn)生電弧，最后在電流過零點(diǎn)處可控硅關(guān)斷， 從而實(shí)現(xiàn)電流過零切斷。
本領(lǐng)域普通的技術(shù)人員可知，要使可控硅導(dǎo)通(以單向可控硅為例)，需要兩個(gè)必 要條件一是在它的陽極A與陰極K之間外加正向電壓，二是在它的控制極G與陰極K之 間輸入一個(gè)正向觸發(fā)電壓(俗稱有個(gè)觸發(fā)控制信號)。換句話說，不論是單向可控硅導(dǎo)通，還 是雙向可控硅導(dǎo)通，必須要滿足可控硅兩端有滿足導(dǎo)通的壓降和觸發(fā)極有觸發(fā)信號兩個(gè)條 件，才能實(shí)現(xiàn)導(dǎo)通的目的?，F(xiàn)有復(fù)合開關(guān)的切斷過程，是繼電器或接觸器K分?jǐn)鄷r(shí)，認(rèn)為此 時(shí)可控硅已是導(dǎo)通狀態(tài)，所以繼電器或接觸器在K分?jǐn)鄷r(shí)不產(chǎn)生電弧。而事實(shí)是，在繼電器 K觸點(diǎn)分?jǐn)嗲暗拈]合狀態(tài)，觸點(diǎn)兩端不形成電壓，也就是，可控硅的陽極A與陰極K之間并沒 有形成正向電壓，雖然有觸發(fā)信號，但是可控硅并不能導(dǎo)通。這樣繼電器K的觸點(diǎn)在分?jǐn)鄷r(shí) 要切斷工作電流，這個(gè)過程中會(huì)產(chǎn)生大量的電弧，特別是在復(fù)合開關(guān)中對繼電器的容量選 擇，一般是以滿足正常工作電流為準(zhǔn)，并未完全考慮到投入和切斷主電路工作電流所需的 容量，所以，切斷時(shí)繼電器觸點(diǎn)產(chǎn)生的大量電弧容易使現(xiàn)有結(jié)構(gòu)中的復(fù)合開關(guān)的繼電器觸 頭損壞，造成復(fù)合開關(guān)工作的可靠性差，嚴(yán)重影響供電的質(zhì)量和可靠性。
現(xiàn)有大部分專利僅僅描述了復(fù)合開關(guān)切除階段的工作過程，通過以下專利加以說 明。如專利號“ZL200620098117. 9”，名稱為“動(dòng)態(tài)無功功率補(bǔ)償裝置”的實(shí)用新型專利，該 補(bǔ)償裝置的補(bǔ)償電路中采用了其延時(shí)時(shí)間〈5秒的快速復(fù)合繼電器，當(dāng)可控硅導(dǎo)通時(shí)，其繼 電器常開觸點(diǎn)也閉合，閉合時(shí)的觸點(diǎn)電阻很小，可通過大部分電流，在通過可控硅的電流幾 乎等于零。這樣，在導(dǎo)電過程中，可控硅上無壓降和無發(fā)熱，而且消除了諧波，從而使補(bǔ)償裝置在動(dòng)態(tài)狀態(tài)下能可靠地運(yùn)行。該專利具體描述了在導(dǎo)電過程中，可控硅只有觸發(fā)信號，但 是并無壓降，沒有滿足可控硅的導(dǎo)通條件，即可控硅的陽極A與陰極K之間沒有壓降，因此， 該種結(jié)構(gòu)的補(bǔ)償裝置在動(dòng)態(tài)狀態(tài)下并不能可靠地運(yùn)行。
如專利號是“201220121016. 4”，名稱為“一種過零投切的接觸器復(fù)合開關(guān)”切除 時(shí)檢測電路檢測到控制信號撤除，儲(chǔ)能電容延時(shí)電路仍能繼續(xù)提供必要的供電，邏輯控制 欲隔離驅(qū)動(dòng)電路使能可控硅，然后使繼電器斷開接觸器線圈，接觸器機(jī)械觸點(diǎn)分?jǐn)嗖⑶袚Q 為可控硅導(dǎo)通一段時(shí)間后，可控硅電流為零關(guān)斷。專利號“201220016674. 7”，名稱為“分補(bǔ) 復(fù)合開關(guān)”切除時(shí)，可控硅先導(dǎo)通，然后繼電器的觸頭分開，電流流過可控硅，經(jīng)過50毫秒 后，可控硅關(guān)斷，電流截止，完成切除動(dòng)作。
如專利號“200810050960. 3”，名稱為“智能編組復(fù)合開關(guān)”切除單相電容器時(shí)， 單片機(jī)根據(jù)接收到的命令，先發(fā)出交流電子開關(guān)的觸發(fā)導(dǎo)通命令，交流電子開關(guān)便在電壓 過零時(shí)自動(dòng)導(dǎo)通。專利號“200820216223. 1”，名稱為“一種動(dòng)態(tài)無功補(bǔ)償?shù)闹悄軓?fù)合開 關(guān)”認(rèn)為切出操作時(shí)，只需先給出可控硅程序發(fā)出觸發(fā)信號，再發(fā)出繼電器斷開的信號，延 遲數(shù)十毫秒后撤掉可控硅觸發(fā)信號，利用可控硅自身特性在電流過零時(shí)自行切斷。專利號 “201110032781. 9”，名稱為“一種智能復(fù)合型集成開關(guān)”:當(dāng)控制器單元3接收到某一相要切 斷補(bǔ)償電容器的指令時(shí)，啟動(dòng)雙向可控硅驅(qū)動(dòng)觸發(fā)電路，使雙向可控硅導(dǎo)通并入磁保持開 關(guān)上，然后再指示開關(guān)驅(qū)動(dòng)觸發(fā)電路輸出脈沖負(fù)電壓，使開關(guān)觸點(diǎn)轉(zhuǎn)換為常開狀態(tài)，最后， 控制器單元指示雙向可控硅驅(qū)動(dòng)觸發(fā)電路自動(dòng)尋找過零點(diǎn)關(guān)閉雙向可控硅，切斷補(bǔ)充電容 器。專利號“201020652595. 6”，名稱為“動(dòng)態(tài)復(fù)合開關(guān)”當(dāng)自動(dòng)無功補(bǔ)償控制器要撤出某 一電路電容器時(shí)，給復(fù)合開關(guān)發(fā)出撤出信號，主控制芯片接收撤除信號，即命令可控硅元件 導(dǎo)通，延時(shí)少于I秒后使磁保持繼電器失電，磁保持繼電器主觸點(diǎn)與補(bǔ)償電容器斷開后，補(bǔ) 償電容器還通過可控硅元件繼續(xù)工作。延時(shí)少于I秒后，主控制芯片輸出為0，光耦觸發(fā)器 截止，可控硅元件將在電流過零處于電容器斷開，補(bǔ)償電容器無涌流退出運(yùn)行。
專利號“201120498683. X”，名稱為“一種復(fù)合開關(guān)”當(dāng)開關(guān)電路接到主控 電路發(fā)出的分閘信號時(shí)，先有大電流使雙向可控娃導(dǎo)通，然后繼電器斷開，雙向可控娃 從滿負(fù)載電流到零截止，事實(shí)上，在繼電器斷開前，雙向可控硅并未導(dǎo)通。又如專利號 “ZL201220121016”，名稱為一種過零投切的接觸器復(fù)合開關(guān)的實(shí)用新型專利中，認(rèn)識到目 前接觸器類復(fù)合開關(guān)不能在電流過零時(shí)分?jǐn)嗟娜毕?，因此，在現(xiàn)有復(fù)合開關(guān)具備零電壓投 入功能的基礎(chǔ)上，對控制信號進(jìn)行監(jiān)測，當(dāng)檢測到控制信號撤除時(shí)仍保證控制電路的供電， 并再次接通并聯(lián)的可控硅，等接觸器觸點(diǎn)完全分?jǐn)嗪螅偈箍煽毓枇汶娏麝P(guān)斷，實(shí)現(xiàn)了電壓 過零接通和電流過零分?jǐn)嚯娏﹄娙萜鞯墓δ埽聦?shí)是在這種工作狀態(tài)下，接觸器觸點(diǎn)斷開 時(shí)，可控硅并未導(dǎo)通。所以接觸器觸點(diǎn)在這種狀態(tài)下形成電弧是必然，也就必然會(huì)影響復(fù)合 開關(guān)的可靠性。發(fā)明內(nèi)容
本發(fā)明的目的是提供一種在電流過零可控硅導(dǎo)通，使復(fù)合開關(guān)切出過程更可靠 的智能過零投切的復(fù)合開關(guān)，可以提高復(fù)合開關(guān)工作效率和使用壽命，供電質(zhì)量高，可運(yùn)用 于頻繁投切，要求響應(yīng)速度和投切精度很大的場合，克服已有技術(shù)的不足。
為了達(dá)到上述目的，本發(fā)明的第一種技術(shù)方案是一種智能過零投切的復(fù)合開關(guān)，包括控制電路和可控硅復(fù)合開關(guān)，而其a、所述可控硅復(fù)合開關(guān)包括兩個(gè)單向可控硅SCR1、SCR2，第一電磁開關(guān)K1、第二電磁 開關(guān)K2和電阻R，所述兩個(gè)單向可控硅SCR1、SCR2分別具有控制端Gl和控制端G2，且兩個(gè) 單向可控硅SCR1、SCR2反向并聯(lián)并形成第一接線端Al和第二接線端A2，兩個(gè)單向可控硅 SCRU SCR2反向并聯(lián)并形成的第一接線端Al和第二接線端A2與第一電磁開關(guān)Kl的常開 觸點(diǎn)Kl-1的兩端相并聯(lián)，第二電磁開關(guān)K2的常開觸點(diǎn)K2-1與電阻R串聯(lián)；由第二電磁開 關(guān)K2的常開觸點(diǎn)K2-1與電阻R構(gòu)成的串聯(lián)電路的兩端并聯(lián)在第一電磁開關(guān)Kl的常開觸 點(diǎn)Kl-1的兩端；b、所述控制電路包括CPU處理電路、可控硅驅(qū)動(dòng)電路、第一電磁開關(guān)驅(qū)動(dòng)電路、第二電 磁開關(guān)驅(qū)動(dòng)電路和投切信號電路，可控硅驅(qū)動(dòng)電路的輸入端、第一電磁開關(guān)驅(qū)動(dòng)電路的輸 入端和第二電磁開關(guān)驅(qū)動(dòng)電路的輸入端分別與CPU處理電路相應(yīng)的輸出端電連接，可控硅 驅(qū)動(dòng)電路的2個(gè)輸出端分別與單向可控硅SCRl的控制端Gl和單向可控硅SCR2的控制端 G2電連接，第一電磁開關(guān)驅(qū)動(dòng)電路的兩個(gè)輸出端分別與第一電磁開關(guān)Kl的線圈KAl的兩端 電連接，第二電磁開關(guān)驅(qū)動(dòng)電路的兩個(gè)輸出端分別與第二電磁開關(guān)K2的線圈KA2的兩端電 連接，投切信號電路的輸出端與CPU處理電路的輸入端電連接。
在上述的第一個(gè)技術(shù)方案中，所述第一電磁開關(guān)Kl和第二電磁開關(guān)K2為繼電器 或接觸器。
在上述的第一個(gè)技術(shù)方案中，所述第一電磁開關(guān)驅(qū)動(dòng)電路包括電阻R6、三極管 Q3、二極管D2、第一電源端子L、N和第一繼電器J1，所述電阻R6的一端與CPU處理電路的 輸出端電連接，電阻R6的另一端與三極管Q3的基極電連接，三極管Q3的集電極分別與二 極管D2的正極以及第一繼電器Jl的線圈的一端電連接，三極管Q3的發(fā)射極接地，二極管 D2的負(fù)極以及第一繼電器Jl的線圈的另一端同時(shí)接電源正極，第一繼電器Jl的常開觸點(diǎn) Jl-1的一端與第一電源端子L電連接,第一繼電器Jl的常開觸點(diǎn)Jl-1的另一端和第一電 源端子N分別與第一電磁開關(guān)Kl的線圈KAl的兩端電連接；第二電磁開關(guān)驅(qū)動(dòng)電路包括電 阻R7、三極管Q4、二極管D5、第二電源端子L、N和第二繼電器J2，所述電阻R7的一端與CPU 處理電路的輸出端電連接，電阻R7的另一端與三極管Q4的基極電連接，三極管Q4的集電 極分別與二極管D5的正極以及第二繼電器J2的線圈的一端電連接，三極管Q4的發(fā)射極接 地，二極管D5的負(fù)極以及第二繼電器J2的線圈的另一端同時(shí)接電源正極，第二繼電器J2 的常開觸點(diǎn)J2-1的一端與第二電源端子L電連接，第二繼電器J2的常開觸點(diǎn)J2-1的另一 端和第二電源端子N分別與第二電磁開關(guān)K2的線圈KA2的兩端電連接。
在上述的第一個(gè)技術(shù)方案中，所述可控硅驅(qū)動(dòng)電路包括電阻Rl、R2、R3、R4、R7，二 極管D7、D8，三極管Ql和過零觸發(fā)雙硅輸出光耦器UO ；電阻Rl的一端與CPU處理電路的 輸出端電連接，電阻Rl的另一端與三極管Ql的基極電連接，三極管Ql的集電極與過零觸 發(fā)雙娃輸出光I禹器UO的第一輸入端電連接,三極管Ql的發(fā)射極接地，過零觸發(fā)雙娃輸出光 率禹器UO的第二輸入端通過電阻R2接電源,過零觸發(fā)雙娃輸出光f禹器UO的第一輸出端與電 阻R3的一端、二極管D7的負(fù)極以及單向可控硅SCRl的控制端Gl電連接，電阻R3的另一 端和二極管D7的正極均與單向可控硅SCRl的陰極電連接，過零觸發(fā)雙硅輸出光耦器UO的 第二輸出端通過電阻R4同時(shí)與電阻R7的一端、二極管D8的負(fù)極以及單向可控硅SCR2的 控制端G2電連接，電阻R7的另一端和二極管D8的正極同時(shí)與單向可控硅SCR2的陰極電連接。
在上述的第一個(gè)技術(shù)方案中，所述第一電磁開關(guān)Kl為磁保持繼電器；所述第一電 磁開關(guān)驅(qū)動(dòng)電路包括電阻R5、R6，二極管D1、D2、D3，三極管Q2、Q3，第一繼電器Jl以及第二 繼電器J2 ;所述電阻R5的一端與CPU處理電路的輸出端電連接，電阻R5的另一端與三極 管Q2的基極電連接，三極管Q2的集電極分別與二極管Dl的正極以及第一繼電器Jl的線 圈的一端電連接，三極管Q2的發(fā)射極接地，二極管Dl的負(fù)極以及第一繼電器Jl的線圈的 另一端同時(shí)接電源，第一繼電器Jl的I組常開常閉觸點(diǎn)的公共端JKl-1與第一電磁開關(guān)Kl 的線圈KAl的一端電連接，第一繼電器Jl的另I組常開常閉觸點(diǎn)的公共端JK1-2與第一電 磁開關(guān)Kl的線圈KAl的另一端電連接；電阻R6的一端與CPU處理電路的輸出端電連接，電 阻R6的另一端與三極管Q3的基極電連接，三極管Q3的集電極分別與二極管D2的正極以 及第二繼電器J2的線圈的一端電連接，三極管Q3的發(fā)射極接地，二極管D2的負(fù)極以及第 二繼電器J2的線圈的另一端同時(shí)接電源正極，二極管D3的負(fù)極與第一繼電器Jl的I組常 開常閉觸點(diǎn)的常閉端和第一繼電器Jl另I組常開常閉觸點(diǎn)的常開端接電源JV，二極管D3 的正極與第二繼電器J2的常開觸點(diǎn)J2-1的一端以及第一繼電器Jl的I組常開常閉觸點(diǎn) 的常開端和第一繼電器Jl另I組常開常閉觸點(diǎn)的常閉端電連接，第二繼電器J2的常開觸 點(diǎn)J2-1的另一端接電源負(fù)極；所述第二電磁開關(guān)K2為磁保持繼電器；所述第二電磁開關(guān) 驅(qū)動(dòng)電路包括電阻R8、R9，二極管D4、D5、D6，三極管Q4、Q5，第三繼電器J3以及第四繼電器 J4 ;所述電阻R9的一端與CPU處理電路的輸出端電連接，電阻R9的另一端與三極管Q5的 基極電連接，三極管Q5的集電極分別與二極管D4的正極以及第三繼電器J3的線圈的一端 電連接，三極管Q5的發(fā)射極接地，二極管D4的負(fù)極以及第三繼電器J3的線圈的另一端同 時(shí)接電源，第三繼電器J3的I組常開常閉觸點(diǎn)的公共端JK3-1與第二電磁開關(guān)K2的線圈 KA2的一端電連接，第三繼電器J3的另I組常開常閉觸點(diǎn)的公共端JK3-2與第二電磁開關(guān) K2的線圈KA2的另一端電連接；電阻R8的一端與CPU處理電路的輸出端電連接，電阻R8的 另一端與三極管Q4的基極電連接，三極管Q4的集電極分別與二極管D5的正極以及第四繼 電器J4的線圈的一端電連接，三極管Q4的發(fā)射極接地，二極管D5的負(fù)極以及第四繼電器 J4的線圈的另一端同時(shí)接電源，二極管D6的負(fù)極與第一繼電器J4的I組常開常閉觸點(diǎn)的 常閉端和第一繼電器J4另I組常開常閉觸點(diǎn)的常開端接電源JV，二極管D6的正極與第四 繼電器J4的常開觸點(diǎn)J4-1的一端以及第三繼電器J3的I組常開常閉觸點(diǎn)的常開端和第 一繼電器Jl另I組常開常閉觸點(diǎn)的常閉端電連接，第四繼電器J4的常開觸點(diǎn)J4-1的另一 端接電源負(fù)極。
為了達(dá)到上述目的，本發(fā)明的第二種技術(shù)方案是一種智能過零投切的復(fù)合開關(guān)， 包括控制電路和可控硅復(fù)合開關(guān)，而其a、所述可控硅復(fù)合開關(guān)包括兩個(gè)單向可控硅SCRl、SCR2，第一電磁開關(guān)Kl，第二電磁 開關(guān)K2和電阻R，所述兩個(gè)單向可控硅SCR1、SCR2分別具有控制端Gl和控制端G2，且兩個(gè) 單向可控硅SCRl、SCR2反向并聯(lián)并形成第一接線端Al和第二接線端A2，第二電磁開關(guān)K2 的常開觸點(diǎn)K2-1與電阻R串聯(lián)；由第二電磁開關(guān)K2的常開觸點(diǎn)K2-1與電阻R構(gòu)成的串聯(lián) 電路的兩端與由兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)并形成的第一接線端Al和第二接線 端A2相并聯(lián)；第一電磁開關(guān)Kl的常開觸點(diǎn)Kl-1的兩端并聯(lián)在電阻R的兩端；b、所述控制電路包括CPU處理電路、可控硅驅(qū)動(dòng)電路、第一電磁開關(guān)驅(qū)動(dòng)電路、第二電磁開關(guān)驅(qū)動(dòng)電路和投切信號電路，可控硅驅(qū)動(dòng)電路的輸入端、第一電磁開關(guān)驅(qū)動(dòng)電路的輸 入端和第二電磁開關(guān)驅(qū)動(dòng)電路的輸入端分別與CPU處理電路相應(yīng)的輸出端電連接，可控硅 驅(qū)動(dòng)電路的2個(gè)輸出端分別與單向可控硅SCRl的控制端Gl和單向可控硅SCR2的控制端 G2電連接，第一電磁開關(guān)驅(qū)動(dòng)電路的兩個(gè)輸出端分別與第一電磁開關(guān)Kl的線圈KAl的兩端 電連接，第二電磁開關(guān)驅(qū)動(dòng)電路的兩個(gè)輸出端分別與第二電磁開關(guān)K2的線圈KA2的兩端電 連接，投切信號電路的輸出端與CPU處理電路的輸入端電連接。
在上述的第二個(gè)技術(shù)方案中，所述第一電磁開關(guān)Kl和第二電磁開關(guān)K2為繼電器 或接觸器。
在上述的第二個(gè)技術(shù)方案中，所述第一電磁開關(guān)驅(qū)動(dòng)電路包括電阻R6、三極管 Q3、二極管D2、第一電源端子L、N和第一繼電器J1，所述電阻R6的一端與CPU處理電路的 輸出端電連接，電阻R6的另一端與三極管Q3的基極電連接，三極管Q3的集電極分別與二 極管D2的正極以及第一繼電器Jl的線圈的一端電連接，三極管Q3的發(fā)射極接地，二極管 D2的負(fù)極以及第一繼電器Jl的線圈的另一端同時(shí)接電源正極，第一繼電器Jl的常開觸點(diǎn) Jl-1的一端與第一電源端子L電連接,第一繼電器Jl的常開觸點(diǎn)Jl-1的另一端和第一電 源端子N分別與第一電磁開關(guān)Kl的線圈KAl的兩端電連接；第二電磁開關(guān)驅(qū)動(dòng)電路包括電 阻R7、三極管Q4、二極管D5、第二電源端子L、N和第二繼電器J2，所述電阻R7的一端與CPU 處理電路的輸出端電連接，電阻R7的另一端與三極管Q4的基極電連接，三極管Q4的集電 極分別與二極管D5的正極以及第二繼電器J2的線圈的一端電連接，三極管Q4的發(fā)射極接 地，二極管D5的負(fù)極以及第二繼電器J2的線圈的另一端同時(shí)接電源正極，第二繼電器J2 的常開觸點(diǎn)J2-1的一端與第二電源端子L電連接，第二繼電器J2的常開觸點(diǎn)J2-1的另一 端和第二電源端子N分別與第二電磁開關(guān)K2的線圈KA2的兩端電連接。
在上述的第二個(gè)技術(shù)方案中，所述可控硅驅(qū)動(dòng)電路包括電阻Rl、R2、R3、R4、R7，二 極管D7、D8，三極管Ql和過零觸發(fā)雙硅輸出光耦器UO ;電阻Rl的一端與CPU處理電路的 輸出端電連接，電阻Rl的另一端與三極管Ql的基極電連接，三極管Ql的集電極與過零觸 發(fā)雙娃輸出光I禹器UO的第一輸入端電連接,三極管Ql的發(fā)射極接地，過零觸發(fā)雙娃輸出光 率禹器UO的第二輸入端通過電阻R2接電源,過零觸發(fā)雙娃輸出光f禹器UO的第一輸出端與電 阻R3的一端、二極管D7的負(fù)極以及單向可控硅SCRl的控制端Gl電連接，電阻R3的另一 端和二極管D7的正極均與單向可控硅SCRl的陰極電連接，過零觸發(fā)雙硅輸出光耦器UO的 第二輸出端通過電阻R4同時(shí)與電阻R7的一端、二極管D8的負(fù)極以及單向可控硅SCR2的 控制端G2電連接，電阻R7的另一端和二極管D8的正極同時(shí)與單向可控硅SCR2的陰極電 連接。
在上述的第二個(gè)技術(shù)方案中，所述第一電磁開關(guān)Kl為磁保持繼電器；所述第一電 磁開關(guān)驅(qū)動(dòng)電路包括電阻R5、R6，二極管D1、D2、D3，三極管Q2、Q3，第一繼電器Jl以及第二 繼電器J2 ;所述電阻R5的一端與CPU處理電路的輸出端電連接，電阻R5的另一端與三極 管Q2的基極電連接，三極管Q2的集電極分別與二極管Dl的正極以及第一繼電器Jl的線 圈的一端電連接，三極管Q2的發(fā)射極接地，二極管Dl的負(fù)極以及第一繼電器Jl的線圈的 另一端同時(shí)接電源，第一繼電器Jl的I組常開常閉觸點(diǎn)的公共端JKl-1與第一電磁開關(guān)Kl 的線圈KAl的一端電連接，第一繼電器Jl的另I組常開常閉觸點(diǎn)的公共端JK1-2與第一電 磁開關(guān)Kl的線圈KAl的另一端電連接；電阻R6的一端與CPU處理電路的輸出端電連接，電阻R6的另一端與三極管Q3的基極電連接，三極管Q3的集電極分別與二極管D2的正極以 及第二繼電器J2的線圈的一端電連接，三極管Q3的發(fā)射極接地，二極管D2的負(fù)極以及第 二繼電器J2的線圈的另一端同時(shí)接電源正極，二極管D3的負(fù)極與第一繼電器Jl的I組常 開常閉觸點(diǎn)的常閉端和第一繼電器Jl另I組常開常閉觸點(diǎn)的常開端接電源JV，二極管D3 的正極與第二繼電器J2的常開觸點(diǎn)J2-1的一端以及第一繼電器Jl的I組常開常閉觸點(diǎn) 的常開端和第一繼電器Jl另I組常開常閉觸點(diǎn)的常閉端電連接，第二繼電器J2的常開觸 點(diǎn)J2-1的另一端接電源負(fù)極；所述第二電磁開關(guān)K2為磁保持繼電器；所述第二電磁開關(guān) 驅(qū)動(dòng)電路包括電阻R8、R9，二極管D4、D5、D6，三極管Q4、Q5，第三繼電器J3以及第四繼電器 J4 ;所述電阻R9的一端與CPU處理電路的輸出端電連接，電阻R9的另一端與三極管Q5的 基極電連接，三極管Q5的集電極分別與二極管D4的正極以及第三繼電器J3的線圈的一端 電連接，三極管Q5的發(fā)射極接地，二極管D4的負(fù)極以及第三繼電器J3的線圈的另一端同 時(shí)接電源，第三繼電器J3的I組常開常閉觸點(diǎn)的公共端JK3-1與第二電磁開關(guān)K2的線圈 KA2的一端電連接，第三繼電器J3的另I組常開常閉觸點(diǎn)的公共端JK3-2與第二電磁開關(guān) K2的線圈KA2的另一端電連接；電阻R8的一端與CPU處理電路的輸出端電連接，電阻R8的 另一端與三極管Q4的基極電連接，三極管Q4的集電極分別與二極管D5的正極以及第四繼 電器J4的線圈的一端電連接，三極管Q4的發(fā)射極接地，二極管D5的負(fù)極以及第四繼電器 J4的線圈的另一端同時(shí)接電源，二極管D6的負(fù)極與第一繼電器J4的I組常開常閉觸點(diǎn)的 常閉端和第一繼電器J4另I組常開常閉觸點(diǎn)的常開端接電源JV，二極管D6的正極與第四 繼電器J4的常開觸點(diǎn)J4-1的一端以及第三繼電器J3的I組常開常閉觸點(diǎn)的常開端和第 一繼電器Jl另I組常開常閉觸點(diǎn)的常閉端電連接，第四繼電器J4的常開觸點(diǎn)J4-1的另一 端接電源負(fù)極。
本發(fā)明所具有的積極效果是采用上述結(jié)構(gòu)后，由本發(fā)明的投切信號電路發(fā)出投 入和切出信號至CPU處理電路，再由CPU處理電路處理后發(fā)出不同的控制信號分別送至可 控硅驅(qū)動(dòng)電路和電磁開關(guān)驅(qū)動(dòng)電路中，驅(qū)動(dòng)兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)構(gòu)成的可 控硅電路和第一、第二電磁開關(guān)K1、K2。本發(fā)明在投入時(shí)由兩個(gè)單向可控硅SCR1、SCR2反 向并聯(lián)構(gòu)成的可控硅電路先導(dǎo)通(電壓過零導(dǎo)通)，后閉合第一、第二電磁開關(guān)K1、K2 ;在切 出時(shí)，先分?jǐn)嗟谝浑姶砰_關(guān)Kl，電流通過第二電磁開關(guān)K2的常開觸點(diǎn)K2-1和電阻R構(gòu)成的 串聯(lián)電路形成電壓降，即兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)并形成的第一接線端子Al和 第二接線端子A2之間有壓降，觸發(fā)兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)構(gòu)成的可控硅電路 (過零時(shí)觸發(fā))，兩個(gè)單向可控硅SCRl、SCR2反向并聯(lián)構(gòu)成的可控硅電路導(dǎo)通，此時(shí)工作電流 分別通過兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)構(gòu)成的可控硅電路和第一電磁開關(guān)K1，但流 經(jīng)兩個(gè)單向可控硅SCRl、SCR2反向并聯(lián)構(gòu)成的可控硅電路的電流遠(yuǎn)大于流經(jīng)第一電磁開 關(guān)Kl的電流，將第一電磁開關(guān)Kl分?jǐn)?，兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)構(gòu)成的可控硅 電路延時(shí)過零關(guān)斷。整個(gè)切出過程中，第一電磁開關(guān)Kl分?jǐn)鄷r(shí)不承受電流，第二電磁開關(guān) K2分?jǐn)鄷r(shí)只承擔(dān)很小的電流，也就是說通過對第一電磁開關(guān)Kl和第二電磁開關(guān)K2的控制， 實(shí)現(xiàn)電磁開關(guān)在分?jǐn)嘀麟娐冯娏髑按_保可控硅先導(dǎo)通，然后分?jǐn)嘀麟娐返碾姶砰_關(guān)觸點(diǎn)， 使主電路觸點(diǎn)在微小電流分?jǐn)啵詈罂刂瓶煽毓柙陔娏鬟^零點(diǎn)關(guān)斷。當(dāng)然，雙向可控硅SCR 也可以替換成由兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)構(gòu)成的可控硅電路，所產(chǎn)生的積極效 果與雙向可控硅相同。本發(fā)明使得主電路在切出前能使可控硅真正實(shí)現(xiàn)過零導(dǎo)通，并在可控硅導(dǎo)通的狀態(tài)下，分?jǐn)嘀麟娐返碾姶砰_關(guān)觸點(diǎn)，從而徹底克服了現(xiàn)有技術(shù)在電磁開關(guān)分 斷時(shí)其觸點(diǎn)產(chǎn)生大量電弧的缺陷，解決了行業(yè)現(xiàn)有技術(shù)中電磁開關(guān)切斷主電路電流時(shí)，電 磁開關(guān)觸點(diǎn)產(chǎn)生大量電弧而導(dǎo)致復(fù)合開關(guān)工作不可靠的問題，解決了行業(yè)中目前普遍存在 的認(rèn)識誤區(qū)，大大提高了復(fù)合開關(guān)工作的可靠性和實(shí)用性、延長了復(fù)合開關(guān)的壽命，為電容 器無功補(bǔ)償?shù)耐肚泻椭悄茈娋W(wǎng)的建設(shè)起積極作用。


圖1為本發(fā)明具體實(shí)施的一種電路原理方框示意圖；圖2為本發(fā)明第一種具體實(shí)施的電路原理示意圖；圖3為本發(fā)明第二種具體實(shí)施的電路原理示意圖；圖4為本發(fā)明第三種具體實(shí)施的電路原理示意圖；圖5為本發(fā)明第四種具體實(shí)施的電路原理示意圖；圖6為圖1中投切信號電路的第二種具體實(shí)施的電路原理圖；圖7為圖1中投切信號電路的第三種具體實(shí)施的電路原理圖；圖8為圖1中可控硅驅(qū)動(dòng)電路的第二種具體實(shí)施的電路原理圖；圖9為現(xiàn)有的可控硅復(fù)合開關(guān)的電路原理示意圖。
具體實(shí)施方式
以下結(jié)合附圖及實(shí)施例對本發(fā)明作進(jìn)一步的詳細(xì)說明。
實(shí)施例1如圖1、2、3、6、7、8所示，一種智能過零投切的復(fù)合開關(guān)，包括控制電路I和可控硅復(fù)合 開關(guān)2，所述可控硅復(fù)合開關(guān)2包括兩個(gè)單向可控硅SCRl、SCR2，第一電磁開關(guān)Kl、第二電磁 開關(guān)K2和電阻R，所述兩個(gè)單向可控硅SCR1、SCR2分別具有控制端Gl和控制端G2，且兩個(gè) 單向可控硅SCR1、SCR2反向并聯(lián)并形成第一接線端Al和第二接線端A2，兩個(gè)單向可控硅 SCRU SCR2反向并聯(lián)并形成的第一接線端Al和第二接線端A2與第一電磁開關(guān)Kl的常開 觸點(diǎn)Kl-1的兩端相并聯(lián)，第二電磁開關(guān)K2的常開觸點(diǎn)K2-1與電阻R串聯(lián)；由第二電磁開 關(guān)K2的常開觸點(diǎn)K2-1與電阻R構(gòu)成的串聯(lián)電路的兩端并聯(lián)在第一電磁開關(guān)Kl的常開觸 點(diǎn)Kl-1的兩端；所述控制電路I包括CPU處理電路1-1、可控硅驅(qū)動(dòng)電路1-2、第一電磁開 關(guān)驅(qū)動(dòng)電路1-3、第二電磁開關(guān)驅(qū)動(dòng)電路1-4和投切信號電路1-5，可控硅驅(qū)動(dòng)電路1-2的 輸入端、第一電磁開關(guān)驅(qū)動(dòng)電路1-3的輸入端和第二電磁開關(guān)驅(qū)動(dòng)電路1-4的輸入端分別 與CPU處理電路1-1相應(yīng)的輸出端電連接，可控硅驅(qū)動(dòng)電路1-2的2個(gè)輸出端分別與單向 可控硅SCRl的控制端Gl和單向可控硅SCR2的控制端G2電連接，第一電磁開關(guān)驅(qū)動(dòng)電路 1-3的兩個(gè)輸出端分別與第一電磁開關(guān)Kl的線圈KAl的兩端電連接，第二電磁開關(guān)驅(qū)動(dòng)電 路1-4的兩個(gè)輸出端分別與第二電磁開關(guān)K2的線圈KA2的兩端電連接，投切信號電路1-5 的輸出端與CPU處理電路1-1的輸入端電連接。
本發(fā)明所述第一電磁開關(guān)Kl和第二電磁開關(guān)K2為繼電器或接觸器。
如圖2所示，所述第一電磁開關(guān)驅(qū)動(dòng)電路1-3包括電阻R6、三極管Q3、二極管D2、 第一電源端子L、N和第一繼電器Jl,所述電阻R6的一端與CPU處理電路1-1的輸出端電連 接，電阻R6的另一端與三極管Q3的基極電連接，三極管Q3的集電極分別與二極管D2的正極以及第一繼電器Jl的線圈的一端電連接，三極管Q3的發(fā)射極接地，二極管D2的負(fù)極以及第一繼電器Jl的線圈的另一端同時(shí)接電源正極，第一繼電器Jl的常開觸點(diǎn)Jl-1的一端與第一電源端子L電連接，第一繼電器Jl的常開觸點(diǎn)Jl-1的另一端和第一電源端子N分別與第一電磁開關(guān)Kl的線圈KAl的兩端電連接；第二電磁開關(guān)驅(qū)動(dòng)電路1-4包括電阻R7、 三極管Q4、二極管D5、第二電源端子L、N和第二繼電器J2，所述電阻R7的一端與CPU處理電路1-1的輸出端電連接，電阻R7的另一端與三極管Q4的基極電連接，三極管Q4的集電極分別與二極管D5的正極以及第二繼電器J2的線圈的一端電連接，三極管Q4的發(fā)射極接地，二極管D5的負(fù)極以及第二繼電器J2的線圈的另一端同時(shí)接電源正極，第二繼電器J2 的常開觸點(diǎn)J2-1的一端與第二電源端子L電連接，第二繼電器J2的常開觸點(diǎn)J2-1的另一端和第二電源端子N分別與第二電磁開關(guān)K2的線圈KA2的兩端電連接。當(dāng)?shù)谝浑姶砰_關(guān) Kl和第二電磁開關(guān)K2為繼電器或接觸器時(shí)，本發(fā)明所述的第一電源端子L、N和第二電源端子L、N指的是與驅(qū)動(dòng)繼電器的線圈或接觸器線圈的電源電連接的端子。
如圖2、3所示，所述可控硅驅(qū)動(dòng)電路1-2包括電阻町、1 2、1 3、1 4、1 7，二極管07、 D8，三極管Ql和過零觸發(fā)雙硅輸出光耦器UO ;電阻Rl的一端與CPU處理電路1_1的輸出端電連接，電阻Rl的另一端與三極管Ql的基極電連接，三極管Ql的集電極與過零觸發(fā)雙娃輸出光I禹器UO的第一輸入端電連接,三極管Ql的發(fā)射極接地，過零觸發(fā)雙娃輸出光I禹器 UO的第二輸入端通過電阻R2接電源，過零觸發(fā)雙硅輸出光耦器UO的第一輸出端與電阻R3 的一端、二極管D7的負(fù)極以及單向可控硅SCRl的控制端Gl電連接，電阻R3的另一端和二極管D7的正極均與單向可控硅SCRl的陰極電連接，過零觸發(fā)雙硅輸出光耦器UO的第二輸出端通過電阻R4同時(shí)與電阻R7的一端、二極管D8的負(fù)極以及單向可控硅SCR2的控制端 G2電連接，電阻R7的另一端和二極管D8的正極同時(shí)與單向可控硅SCR2的陰極電連接。
當(dāng)然，可控硅驅(qū)動(dòng)電路1-2并不局限于上述描述的方式觸發(fā)單向可控硅SCRl和單向可控硅SCR2的導(dǎo)通，也可以采用如圖8所示的其它方式觸發(fā)單向可控硅SCRl和單向可控硅SCR2的導(dǎo)通。
如圖8所示，所述可控硅驅(qū)動(dòng)電路1-2包括脈沖變壓器PT、三極管QlOl、二極管 D10、D21、D31、電阻R51，所述脈沖變壓器PT的初級線圈的兩端分別接二極管DlO的兩端，所述脈沖變壓器PT的初級線圈的一端接電源，且其另一端與三極管QlOI的集電極電連接，三極管QlOl的基極通過電阻R51與CPU處理電路1-1的輸出端電連接，三極管的發(fā)射極接地； 所述脈沖變壓器PT的第一次級線圈的第一輸出端通過二極管D21與單向可控硅SCRl的控制端Gl電連接，且其第二輸出端與單向可控硅SCRl的陽極電連接；所述脈沖變壓器PT的第二次級線圈的第一輸出端通過二極管D31與單向可控硅SCR2的控制端G2電連接，且其第二輸出端與單向可控硅SCR2的陽極電連接。該種方式觸發(fā)單向可控硅SCRl和單向可控硅SCR2導(dǎo)通的工作過程是交流電過零時(shí)，CPU處理電路1-1發(fā)出脈沖驅(qū)動(dòng)三極管QlOl導(dǎo)通，脈沖變壓器的第一次級線圈經(jīng)過D21產(chǎn)生脈沖輸出，如果此時(shí)交流處于正半周時(shí)，單向可控硅SCRl導(dǎo)通，單向可控硅SCR2狀態(tài)則相反；交流電再次過零，CPU處理電路1_1發(fā)出脈沖驅(qū)動(dòng)三極管QlOl導(dǎo)通，脈沖變壓器第二次級線圈經(jīng)過D31產(chǎn)生脈沖輸出，此時(shí)交流處于負(fù)半周，單向可控硅SCR2導(dǎo)通，單向可控硅SCRl狀態(tài)則相反。
如圖3所示，所述第一電磁開關(guān)Kl為磁保持繼電器；所述第一電磁開關(guān)驅(qū)動(dòng)電路 1-3包括電阻R5、R6，二極管Dl、D2、D3，三極管Q2、Q3，第一繼電器Jl以及第二繼電器J2 ；所述電阻R5的一端與CPU處理電路1-1的輸出端電連接，電阻R5的另一端與三極管Q2的基極電連接，三極管Q2的集電極分別與二極管Dl的正極以及第一繼電器Jl的線圈的一端電連接，三極管Q2的發(fā)射極接地，二極管Dl的負(fù)極以及第一繼電器Jl的線圈的另一端同時(shí)接電源，第一繼電器Jl的I組常開常閉觸點(diǎn)的公共端JKl-1與第一電磁開關(guān)Kl的線圈 KAl的一端電連接,第一繼電器Jl的另I組常開常閉觸點(diǎn)的公共端JK1-2與第一電磁開關(guān) Kl的線圈KAl的另一端電連接；電阻R6的一端與CPU處理電路1-1的輸出端電連接，電阻 R6的另一端與三極管Q3的基極電連接，三極管Q3的集電極分別與二極管D2的正極以及第二繼電器J2的線圈的一端電連接，三極管Q3的發(fā)射極接地，二極管D2的負(fù)極以及第二繼電器J2的線圈的另一端同時(shí)接電源正極，二極管D3的負(fù)極與第一繼電器Jl的I組常開常閉觸點(diǎn)的常閉端和第一繼電器Jl另I組常開常閉觸點(diǎn)的常開端接電源JV，二極管D3的正極與第二繼電器J2的常開觸點(diǎn)J2-1的一端以及第一繼電器Jl的I組常開常閉觸點(diǎn)的常開端和第一繼電器Jl另I組常開常閉觸點(diǎn)的常閉端電連接，第二繼電器J2的常開觸點(diǎn)J2-1 的另一端接電源負(fù)極；所述第二電磁開關(guān)K2為磁保持繼電器；所述第二電磁開關(guān)驅(qū)動(dòng)電路 1-4包括電阻R8、R9，二極管D4、D5、D6，三極管Q4、Q5，第三繼電器J3以及第四繼電器J4 ； 所述電阻R9的一端與CPU處理電路1-1的輸出端電連接，電阻R9的另一端與三極管Q5的基極電連接，三極管Q5的集電極分別與二極管D4的正極以及第三繼電器J3的線圈的一端電連接，三極管Q5的發(fā)射極接地，二極管D4的負(fù)極以及第 三繼電器J3的線圈的另一端同時(shí)接電源，第三繼電器J3的I組常開常閉觸點(diǎn)的公共端JK3-1與第二電磁開關(guān)K2的線圈 KA2的一端電連接，第三繼電器J3的另I組常開常閉觸點(diǎn)的公共端JK3-2與第二電磁開關(guān) K2的線圈KA2的另一端電連接；電阻R8的一端與CPU處理電路1_1的輸出端電連接，電阻 R8的另一端與三極管Q4的基極電連接，三極管Q4的集電極分別與二極管D5的正極以及第四繼電器J4的線圈的一端電連接，三極管Q4的發(fā)射極接地，二極管D5的負(fù)極以及第四繼電器J4的線圈的另一端同時(shí)接電源，二極管D6的負(fù)極與第一繼電器J4的I組常開常閉觸點(diǎn)的常閉端和第一繼電器J4另I組常開常閉觸點(diǎn)的常開端接電源JV，二極管D6的正極與第四繼電器J4的常開觸點(diǎn)J4-1的一端以及第三繼電器J3的I組常開常閉觸點(diǎn)的常開端和第一繼電器Jl另I組常開常閉觸點(diǎn)的常閉端電連接，第四繼電器J4的常開觸點(diǎn)J4-1的另一端接電源負(fù)極。所述電源JV指的是驅(qū)動(dòng)磁保持繼電器的線圈的電源。
如圖2、3所示，所述投切信號電路1-5包括按鍵S1、S2和電阻RS1、RS2，所述電阻 RSl的一端接電源，電阻RSl的另一端分別與CPU處理電路1-1的輸入端以及按鍵SI的一端電連接，按鍵SI的另一端接地；所述電阻RS2的一端接電源，電阻RS2的另一端分別與 CPU處理電路1-1的輸入端以及按鍵S2的一端電連接，按鍵S2的另一端接地。
當(dāng)然，投切信號電路1-5并不局限于采用按鍵方式發(fā)出投入和切出信號，也可以采用如圖6所示或者如圖7所示的其它方式發(fā)出投入和切出信號。
例如圖6所示，所述投切信號電路1_5包括0 1電阻1 11、1 12、1 13、1 14、光電耦合器U3、U4，所述CPU的兩個(gè)I/O 口分別與電阻Rll的一端、電阻R12的一端電連接，電阻Rll 的一端和電阻R12的一端還分別與光電稱合器U3的第一輸入端和光電稱合器U4的第一輸入端電連接，光電I禹合器U3的第一輸出端和光電I禹合器U4的第一輸出端分別與電阻R13 的一端和電阻R14的一端電連接，所述電阻Rll的另一端、電阻R12的另一端、電阻R13的另一端和電阻R14的另一端接電源，光電稱合器U3的第二輸入端、第二輸出端和光電I禹合器U4的第二輸入端、第二輸出端接地，所述電阻R13的一端和電阻R14的一端還分別與CPU 處理電路1-1相應(yīng)的輸入端電連接。其中，光電耦合器U3、U4優(yōu)先選用型號為TLP-521，當(dāng)然，也可以采用其它型號的光電耦合器。
又或者例如圖7所示，所述投切信號電路1-5包括CPU、三極管Q、電阻R15、R16， 通訊集成芯片U5、U6，CPU的輸出端分別與通訊集成芯片U5相應(yīng)的輸入端電連接，通訊集成芯片U5的輸出端與通訊集成芯片U6的輸入端電連接，通訊集成芯片U6的輸出端分別與電阻R15的一端和三極管Q的集電極電連接，電阻R15的另一端接電源，三極管Q的發(fā)射極接地，三極管Q的基極與電阻R16的一端電連接，通訊集成芯片U6的輸出端以及電阻R16的另一端分別與CPU處理電路1-1相應(yīng)的輸入端電連接。其中，通訊集成芯片U5、U6優(yōu)先選用MAX485通訊集成芯片，當(dāng)然，也可以采用其它型號的通訊集成芯片。
實(shí)施例1使用時(shí)，以下以第一電磁開關(guān)Kl和第二電磁開關(guān)K2均選用磁保持繼電器為例。由于無功補(bǔ)償電路或者電機(jī)驅(qū)動(dòng)電路均是三相交流控制電路，因此，要選用3組可控硅復(fù)合開關(guān)，且每組可控硅復(fù)合開關(guān)的兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)并形成的第一接線端子Al和第二接線端子A2分別與無功補(bǔ)償電路或者電機(jī)驅(qū)動(dòng)電路相應(yīng)的連接端電連接，同時(shí)，每組可控硅復(fù)合開關(guān)的兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)構(gòu)成的可控硅電路和電磁開關(guān)K、K2分別與相應(yīng)的可控硅驅(qū)動(dòng)電路和電磁開關(guān)驅(qū)動(dòng)電路電連接。其中，3組可控硅驅(qū)動(dòng)電路中的過零觸發(fā)雙硅輸出光耦器UO的第一輸入端串聯(lián)接電源，由I個(gè)過零觸發(fā)雙娃輸出光I禹器UO的第二輸入端與CPU處理電路1-1的輸出端電連接；或者3組可控娃驅(qū)動(dòng)電路中的過零觸發(fā)雙硅輸出光耦器UO的第一輸入端分別接電源，每個(gè)過零觸發(fā)雙硅輸出光耦器UO的第二輸入端分別與CPU處理電路1-1相應(yīng)的輸出端電連接。
實(shí)施例1的工作過程第一種，如圖2、3所示，按下投切信號電路1-5的按鍵SI或者按鍵S2發(fā)出投入和切出信號至CPU處理電路1-1， 再由CPU處理電路1-1處理后發(fā)出不同的控制信號分別送至可控硅驅(qū)動(dòng)電路1-2和第一電磁開關(guān)驅(qū)動(dòng)電路1-3以及第二電磁開關(guān)1-4中，分別驅(qū)動(dòng)兩個(gè)單向可控硅SCRl、SCR2反向并聯(lián)構(gòu)成的可控硅電路、第一電磁開關(guān)Kl和第二電磁開關(guān)Κ2。在投入時(shí)由兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)構(gòu)成的可控硅電路先導(dǎo)通(電壓過零導(dǎo)通)， 后閉合第一、第二磁保持繼電器Κ1、Κ2 (當(dāng)然，也可以僅僅閉合第一磁保持繼電器Kl);在切出時(shí)，分?jǐn)嗟谝淮疟３掷^電器Kl，(若投入時(shí)僅僅閉合第一磁保持繼電器Kl，則切出時(shí)先閉合第二磁保持繼電器Κ2，再分?jǐn)嗟谝淮疟３掷^電器Κ1)，電流通過第二磁保持繼電器Κ2的常開觸點(diǎn)Κ2-1和電阻R構(gòu)成的串聯(lián)電路形成電壓降，即兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)并形成的第一接線端子Al和第二接線端子Α2之間有壓降，此時(shí)，觸發(fā)兩個(gè)單向可控硅 SCRU SCR2反向并聯(lián)構(gòu)成的可控硅電路導(dǎo)通(過零時(shí)觸發(fā))，工作電流絕大部分流經(jīng)兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)構(gòu)成的可控硅電路，再分?jǐn)嗟诙疟３掷^電器Κ2，最后兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)構(gòu)成的可控硅電路斷開。
第二種，如圖6所示，由所述投切信號電路1-5的CPU發(fā)出投入和切出信號(高、低電平)至CPU處理電路1-1，再由CPU處理電路1-1處理后發(fā)出不同的控制信號分別送至可控硅驅(qū)動(dòng)電路1-2和第一電磁開關(guān)驅(qū)動(dòng)電路1-3以及第二電磁開關(guān)1-4中，分別驅(qū)動(dòng)兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)構(gòu)成的可控硅電路、第一電磁開關(guān)Kl和第二電磁開關(guān)Κ2。 具體的投入和切出的工作過程與上述第一種工作過程相同，在此就不多作闡述。
第三種，如圖7所示，由所述投切信號電路1-5的CPU通過通訊的方式發(fā)出投入和 切出信號至CPU處理電路1-1，再由CPU處理電路1-1處理后發(fā)出不同的控制信號分別送 至可控硅驅(qū)動(dòng)電路1-2和第一電磁開關(guān)驅(qū)動(dòng)電路1-3以及第二電磁開關(guān)1-4中，分別驅(qū)動(dòng) 兩個(gè)單向可控硅SCRl、SCR2反向并聯(lián)構(gòu)成的可控硅電路、第一電磁開關(guān)Kl和第二電磁開關(guān) K2。具體的投入和切出的工作過程與上述第一種工作過程相同，在此就不多作闡述。
實(shí)施例2如圖1、4、5、6、7、8所示，一種智能過零投切的復(fù)合開關(guān)，包括控制電路I和可控硅復(fù)合 開關(guān)2，而其所述可控硅復(fù)合開關(guān)2包括兩個(gè)單向可控硅SCR1、SCR2，第一電磁開關(guān)K1，第 二電磁開關(guān)K2和電阻R，所述兩個(gè)單向可控硅SCR1、SCR2分別具有控制端Gl和控制端G2， 且兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)并形成第一接線端Al和第二接線端A2，第二電磁 開關(guān)K2的常開觸點(diǎn)K2-1與電阻R串聯(lián)；由第二電磁開關(guān)K2的常開觸點(diǎn)K2-1與電阻R構(gòu) 成的串聯(lián)電路的兩端與由兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)并形成的第一接線端Al和 第二接線端A2相并聯(lián)；第一電磁開關(guān)Kl的常開觸點(diǎn)Kl-1的兩端并聯(lián)在電阻R的兩端；所 述控制電路I包括CPU處理電路1-1、可控硅驅(qū)動(dòng)電路1-2、第一電磁開關(guān)驅(qū)動(dòng)電路1-3、第 二電磁開關(guān)驅(qū)動(dòng)電路1-4和投切信號電路1-5，可控硅驅(qū)動(dòng)電路1-2的輸入端、第一電磁開 關(guān)驅(qū)動(dòng)電路1-3的輸入端和第二電磁開關(guān)驅(qū)動(dòng)電路1-4的輸入端分別與CPU處理電路1-1 相應(yīng)的輸出端電連接，可控硅驅(qū)動(dòng)電路1-2的2個(gè)輸出端分別與單向可控硅SCRl的控制端 Gl和單向可控硅SCR2的控制端G2電連接，第一電磁開關(guān)驅(qū)動(dòng)電路1-3的兩個(gè)輸出端分別 與第一電磁開關(guān)Kl的線圈KAl的兩端電連接，第二電磁開關(guān)驅(qū)動(dòng)電路1-4的兩個(gè)輸出端分 別與第二電磁開關(guān)K2的線圈KA2的兩端電連接，投切信號電路1-5的輸出端與CPU處理電 路1-1的輸入端電連接。
本發(fā)明所述第一電磁開關(guān)Kl和第二電磁開關(guān)K2為繼電器或接觸器。
如圖4所示，所述第一電磁開關(guān)驅(qū)動(dòng)電路1-3包括電阻R6、三極管Q3、二極管D2、 第一電源端子L、N和第一繼電器Jl,所述電阻R6的一端與CPU處理電路1-1的輸出端電連 接，電阻R6的另一端與三極管Q3的基極電連接，三極管Q3的集電極分別與二極管D2的正 極以及第一繼電器Jl的線圈的一端電連接，三極管Q3的發(fā)射極接地，二極管D2的負(fù)極以 及第一繼電器Jl的線圈的另一端同時(shí)接電源正極，第一繼電器Jl的常開觸點(diǎn)Jl-1的一端 與第一電源端子L電連接，第一繼電器Jl的常開觸點(diǎn)Jl-1的另一端和第一電源端子N分 別與第一電磁開關(guān)Kl的線圈KAl的兩端電連接；第二電磁開關(guān)驅(qū)動(dòng)電路1-4包括電阻R7、 三極管Q4、二極管D5、第二電源端子L、N和第二繼電器J2，所述電阻R7的一端與CPU處理 電路1-1的輸出端電連接，電阻R7的另一端與三極管Q4的基極電連接，三極管Q4的集電 極分別與二極管D5的正極以及第二繼電器J2的線圈的一端電連接，三極管Q4的發(fā)射極接 地，二極管D5的負(fù)極以及第二繼電器J2的線圈的另一端同時(shí)接電源正極，第二繼電器J2 的常開觸點(diǎn)J2-1的一端與第二電源端子L電連接，第二繼電器J2的常開觸點(diǎn)J2-1的另一 端和第二電源端子N分別與第二電磁開關(guān)K2的線圈KA2的兩端電連接。當(dāng)?shù)谝浑姶砰_關(guān) Kl和第二電磁開關(guān)K2為繼電器或接觸器時(shí)，本發(fā)明所述的第一電源端子L、N和第二電源 端子L、N指的是與驅(qū)動(dòng)繼電器的線圈或接觸器線圈的電源電連接的端子。
如圖4、5所示，所述可控硅驅(qū)動(dòng)電路1-2包括電阻Rl、R2、R3、R4、R7，二極管D7、 D8，三極管Ql和過零觸發(fā)雙硅輸出光耦器UO ;電阻Rl的一端與CPU處理電路1_1的輸出端電連接，電阻Rl的另一端與三極管Ql的基極電連接，三極管Ql的集電極與過零觸發(fā)雙娃輸出光I禹器UO的第一輸入端電連接,三極管Ql的發(fā)射極接地，過零觸發(fā)雙娃輸出光I禹器 UO的第二輸入端通過電阻R2接電源，過零觸發(fā)雙硅輸出光耦器UO的第一輸出端與電阻R3 的一端、二極管D7的負(fù)極以及單向可控硅SCRl的控制端Gl電連接，電阻R3的另一端和二極管D7的正極均與單向可控硅SCRl的陰極電連接，過零觸發(fā)雙硅輸出光耦器UO的第二輸出端通過電阻R4同時(shí)與電阻R7的一端、二極管D8的負(fù)極以及單向可控硅SCR2的控制端 G2電連接，電阻R7的另一端和二極管D8的正極同時(shí)與單向可控硅SCR2的陰極電連接。
當(dāng)然，可控硅驅(qū)動(dòng)電路1-2并不局限于上述描述的方式觸發(fā)單向可控硅SCRl和單向可控硅SCR2的導(dǎo)通，也可以采用如圖8所示的其它方式觸發(fā)單向可控硅SCRl和單向可控硅SCR2的導(dǎo)通。
如圖8所示，所述可控硅驅(qū)動(dòng)電路1-2包括脈沖變壓器PT、三極管QlOl、二極管 D10、D21、D31、電阻R51，所述脈沖變壓器PT的初級線圈的兩端分別接二極管DlO的兩端，所述脈沖變壓器PT的初級線圈的一端接電源，且其另一端與三極管QlOI的集電極電連接，三極管QlOl的基極通過電阻R51與CPU處理電路1-1的輸出端電連接，三極管的發(fā)射極接地； 所述脈沖變壓器PT的第一次級線圈的第一輸出端通過二極管D21與單向可控硅SCRl的控制端Gl電連接，且其第二輸出端與單向可控硅SCRl的陽極電連接；所述脈沖變壓器PT的第二次級線圈的第一輸出端通過二極管D31與單向可控硅SCR2的控制端G2電連接，且其第二輸出端與單向可控硅SCR2的陽極電連接。該種方式觸發(fā)單向可控硅SCRl和單向可控硅SCR2導(dǎo)通的工作過程是交流電過零時(shí)，CPU處理電路1-1發(fā)出脈沖驅(qū)動(dòng)三極管QlOl導(dǎo)通，脈沖變壓器的第一次級線圈經(jīng)過D21產(chǎn)生脈沖輸出，如果此時(shí)交流處于正半周時(shí)，單向可控硅SCRl導(dǎo)通，單向可控硅SCR2狀態(tài)則相反；交流電再次過零，CPU處理電路1_1發(fā)出脈沖驅(qū)動(dòng)三極管QlOl導(dǎo)通，脈沖變壓器第二次級線圈經(jīng)過D31產(chǎn)生脈沖輸出，此時(shí)交流處于負(fù)半周，單向可控硅SCR2導(dǎo)通，單向可控硅SCRl狀態(tài)則相反。
如圖5所示，所述第一電磁開關(guān)Kl為磁保持繼電器；所述第一電磁開關(guān)驅(qū)動(dòng)電路 1_3包括電阻1 5、1 6，二極管01、02、03，三極管Q2、Q3，第一繼電器Jl以及第二繼電器J2 ； 所述電阻R5的一端與CPU處理電路1-1的輸出端電連接，電阻R5的另一端與三極管Q2的基極電連接，三極管Q2的集電極分別與二極管Dl的正極以及第一繼電器Jl的線圈的一端電連接，三極管Q2的發(fā)射極接地，二極管Dl的負(fù)極以及第一繼電器Jl的線圈的另一端同時(shí)接電源，第一繼電器Jl的I組常開常閉觸點(diǎn)的公共端JKl-1與第一電磁開關(guān)Kl的線圈 KAl的一端電連接,第一繼電器Jl的另I組常開常閉觸點(diǎn)的公共端JK1-2與第一電磁開關(guān) Kl的線圈KAl的另一端電連接；電阻R6的一端與CPU處理電路1-1的輸出端電連接，電阻 R6的另一端與三極管Q3的基極電連接，三極管Q3的集電極分別與二極管D2的正極以及第二繼電器J2的線圈的一端電連接，三極管Q3的發(fā)射極接地，二極管D2的負(fù)極以及第二繼電器J2的線圈的另一端同時(shí)接電源正極，二極管D3的負(fù)極與第一繼電器Jl的I組常開常閉觸點(diǎn)的常閉端和第一繼電器Jl另I組常開常閉觸點(diǎn)的常開端接電源JV，二極管D3的正極 與第二繼電器J2的常開觸點(diǎn)J2-1的一端以及第一繼電器Jl的I組常開常閉觸點(diǎn)的常開端和第一繼電器Jl另I組常開常閉觸點(diǎn)的常閉端電連接，第二繼電器J2的常開觸點(diǎn)J2-1 的另一端接電源負(fù)極；所述第二電磁開關(guān)K2為磁保持繼電器；所述第二電磁開關(guān)驅(qū)動(dòng)電路 1-4包括電阻R8、R9，二極管D4、D5、D6，三極管Q4、Q5，第三繼電器J3以及第四繼電器J4 ；所述電阻R9的一端與CPU處理電路1-1的輸出端電連接，電阻R9的另一端與三極管Q5的基極電連接，三極管Q5的集電極分別與二極管D4的正極以及第三繼電器J3的線圈的一端電連接，三極管Q5的發(fā)射極接地，二極管D4的負(fù)極以及第三繼電器J3的線圈的另一端同時(shí)接電源，第三繼電器J3的I組常開常閉觸點(diǎn)的公共端JK3-1與第二電磁開關(guān)K2的線圈 KA2的一端電連接，第三繼電器J3的另I組常開常閉觸點(diǎn)的公共端JK3-2與第二電磁開關(guān) K2的線圈KA2的另一端電連接；電阻R8的一端與CPU處理電路1_1的輸出端電連接，電阻 R8的另一端與三極管Q4的基極電連接，三極管Q4的集電極分別與二極管D5的正極以及第四繼電器J4的線圈的一端電連接，三極管Q4的發(fā)射極接地，二極管D5的負(fù)極以及第四繼電器J4的線圈的另一端同時(shí)接電源，二極管D6的負(fù)極與第一繼電器J4的I組常開常閉觸點(diǎn)的常閉端和第一繼電器J4另I組常開常閉觸點(diǎn)的常開端接電源JV，二極管D6的正極與第四繼電器J4的常開觸點(diǎn)J4-1的一端以及第三繼電器J3的I組常開常閉觸點(diǎn)的常開端和第一繼電器Jl另I組常開常閉觸點(diǎn)的常閉端電連接，第四繼電器J4的常開觸點(diǎn)J4-1的另一端接電源負(fù)極。所述電源JV指的是驅(qū)動(dòng)磁保持繼電器的線圈的電源。
如圖4、5所示，所述投切信號電路1-5包括按鍵S1、S2和電阻RS1、RS2，所述電阻 RSl的一端接電源，電阻RSl的另一端分別與CPU處理電路1-1的輸入端以及按鍵SI的一端電連接，按鍵SI的另一端接地；所述電阻RS2的一端接電源，電阻RS2的另一端分別與 CPU處理電路1-1的輸入端以及按鍵S2的一端電連接，按鍵S2的另一端接地。
當(dāng)然，投切信號電路1-5并不局限于采用按鍵方式發(fā)出投入和切出信號，也可以采用如圖6所示或者如圖7所示的其它方式發(fā)出投入和切出信號。
例如圖6所示，所述投切信號電路1_5包括0 1電阻1 11、1 12、1 13、1 14、光電耦合器U3、U4，所述CPU的兩個(gè)I/O 口分別與電阻Rll的一端、電阻R12的一端電連接，電阻Rll 的一端和電阻R12的一端還分別與光電稱合器U3的第一輸入端和光電稱合器U4的第一輸入端電連接，光電I禹合器U3的第一輸出端和光電I禹合器U4的第一輸出端分別與電阻R13 的一端和電阻R14的一端電連接，所述電阻Rll的另一端、電阻R12的另一端、電阻R13的另一端和電阻R14的另一端接電源，光電稱合器U3的第二輸入端、第二輸出端和光電I禹合器U4的第二輸入端、第二輸出端接地，所述電阻 R13的一端和電阻R14的一端還分別與CPU 處理電路1-1相應(yīng)的輸入端電連接。其中，光電耦合器U3、U4優(yōu)先選用型號為TLP-521，當(dāng)然，也可以采用其它型號的光電耦合器。
又或者例如圖7所示，所述投切信號電路1-5包括CPU、三極管Q、電阻R15、R16， 通訊集成芯片U5、U6，CPU的輸出端分別與通訊集成芯片U5相應(yīng)的輸入端電連接，通訊集成芯片U5的輸出端與通訊集成芯片U6的輸入端電連接，通訊集成芯片U6的輸出端分別與電阻R15的一端和三極管Q的集電極電連接，電阻R15的另一端接電源，三極管Q的發(fā)射極接地，三極管Q的基極與電阻R16的一端電連接，通訊集成芯片U6的輸出端以及電阻R16的另一端分別與CPU處理電路1-1相應(yīng)的輸入端電連接。其中，通訊集成芯片U5、U6優(yōu)先選用MAX485通訊集成芯片，當(dāng)然，也可以采用其它型號的通訊集成芯片。
(無功補(bǔ)償電路圖中的電容，怎么沒有敘述？)實(shí)施例2使用時(shí)，以下以第一電磁開關(guān)Kl和第二電磁開關(guān)K2均選用磁保持繼電器為例。由于無功補(bǔ)償電路或者電機(jī)驅(qū)動(dòng)電路均是三相交流控制電路，因此，要選用3組可控硅復(fù)合開關(guān)，且每組可控硅復(fù)合開關(guān)的兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)并形成的第一接線端子Al和第二接線端子A2分別與無功補(bǔ)償電路或者電機(jī)驅(qū)動(dòng)電路相應(yīng)的連接端電連接，同時(shí)，每組可控硅復(fù)合開關(guān)的兩個(gè)單向 可控硅SCR1、SCR2反向并聯(lián)構(gòu)成的可控硅電路和電磁開關(guān)K、K2分別與相應(yīng)的可控硅驅(qū)動(dòng) 電路和電磁開關(guān)驅(qū)動(dòng)電路電連接。其中，3組可控硅驅(qū)動(dòng)電路中的過零觸發(fā)雙硅輸出光耦器 UO的第一輸入端串聯(lián)接電源，由I個(gè)過零觸發(fā)雙硅輸出光耦器UO的第二輸入端與CPU處理 電路1-1的輸出端電連接；或者3組可控硅驅(qū)動(dòng)電路中的過零觸發(fā)雙硅輸出光耦器UO的第 一輸入端分別接電源，每個(gè)過零觸發(fā)雙娃輸出光稱器UO的第二輸入端分別與CPU處理電路 1-1相應(yīng)的輸出端電連接。
實(shí)施例2的工作過程第一種，如圖4、5所示，按下投切信號電路1-5的按鍵SI或者按鍵S2發(fā)出投入和切出 信號至CPU處理電路1-1，再由CPU處理電路1-1處理后發(fā)出不同的控制信號分別送至可控 硅驅(qū)動(dòng)電路1-2和第一電磁開關(guān)驅(qū)動(dòng)電路1-3以及第二電磁開關(guān)1-4中，分別驅(qū)動(dòng)兩個(gè)單 向可控硅SCRl、SCR2反向并聯(lián)構(gòu)成的可控硅電路、第一電磁開關(guān)Kl和第二電磁開關(guān)K2。在 投入時(shí)由兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)構(gòu)成的可控硅電路先導(dǎo)通(電壓過零導(dǎo)通)， 后閉合第一、第二磁保持繼電器K1、K2 ;在切出時(shí)，分?jǐn)嗟谝淮疟３掷^電器K1，電流通過第 二磁保持繼電器K2的常開觸點(diǎn)K2-1和電阻R構(gòu)成的串聯(lián)電路形成電壓降，即兩個(gè)單向可 控硅SCR1、SCR2反向并聯(lián)并形成的第一接線端子Al和第二接線端子A2之間有壓降，此時(shí)， 觸發(fā)兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)構(gòu)成的可控硅電路導(dǎo)通(過零時(shí)觸發(fā))，工作電流 絕大部分流經(jīng)兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)構(gòu)成的可控硅電路，再分?jǐn)嗟诙疟３?繼電器K2，最后兩個(gè)單向可控硅SCRl、SCR2反向并聯(lián)構(gòu)成的可控硅電路斷開。
第二種，如圖6所示，由所述投切信號電路1-5的CPU發(fā)出投入和切出信號(高、低 電平)至CPU處理電路1-1，再由CPU處理電路1-1處理后發(fā)出不同的控制信號分別送至可 控硅驅(qū)動(dòng)電路1-2和第一電磁開關(guān)驅(qū)動(dòng)電路1-3以及第二電磁開關(guān)1-4中，分別驅(qū)動(dòng)兩個(gè) 單向可控硅SCRl、SCR2反向并聯(lián)構(gòu)成的可控硅電路、第一電磁開關(guān)Kl和第二電磁開關(guān)K2。 具體的投入和切出的工作過程與上述第一種工作過程相同，在此就不多作闡述。
第三種，如圖7所示，由所述投切信號電路1-5的CPU通過通訊的方式發(fā)出投入和 切出信號至CPU處理電路1-1，再由CPU處理電路1-1處理后發(fā)出不同的控制信號分別送 至可控硅驅(qū)動(dòng)電路1-2和第一電磁開關(guān)驅(qū)動(dòng)電路1-3以及第二電磁開關(guān)1-4中，分別驅(qū)動(dòng) 兩個(gè)單向可控硅SCRl、SCR2反向并聯(lián)構(gòu)成的可控硅電路、第一電磁開關(guān)Kl和第二電磁開關(guān) K2。具體的投入和切出的工作過程與上述第一種工作過程相同，在此就不多作闡述。
本發(fā)明的CPU處理電路1-1中的單片機(jī)優(yōu)先選用型號為89C2051集成電路，過零 觸發(fā)雙硅輸出光耦器UO優(yōu)先選用型號為M0C3061或M0C3062的過零觸發(fā)雙硅輸出光耦器。 當(dāng)然，也可以采用其它的型號。
本發(fā)明可應(yīng)用于電容補(bǔ)償領(lǐng)域，以及需要控制電路通斷的場合。
由此可知，本發(fā)明在切出時(shí)，兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)構(gòu)成的可控硅 電路導(dǎo)通時(shí)滿足了有壓降和觸發(fā)信號兩個(gè)必要條件，電磁開關(guān)觸頭也不易損壞，大大提高 了復(fù)合開關(guān)工作的可靠性和工作效率、延長了工作壽命，供電質(zhì)量高，可運(yùn)用于頻繁投切， 要求響應(yīng)速度和投切精度很大的場合。
以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，但是并不局限于此，應(yīng)當(dāng)指出對于本技術(shù) 領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種智能過零投切的復(fù)合開關(guān)，包括控制電路(I)和可控硅復(fù)合開關(guān)(2)，其特征在于 a、所述可控硅復(fù)合開關(guān)(2)包括兩個(gè)單向可控硅SCRl、SCR2，第一電磁開關(guān)Kl、第二電磁開關(guān)K2和電阻R，所述兩個(gè)單向可控硅SCR1、SCR2分別具有控制端Gl和控制端G2，且兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)并形成第一接線端Al和第二接線端A2，兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)并形成的第一接線端Al和第二接線端A2與第一電磁開關(guān)Kl的常開觸點(diǎn)Kl-1的兩端相并聯(lián)，第二電磁開關(guān)K2的常開觸點(diǎn)K2-1與電阻R串聯(lián)；由第二電磁開關(guān)K2的常開觸點(diǎn)K2-1與電阻R構(gòu)成的串聯(lián)電路的兩端并聯(lián)在第一電磁開關(guān)Kl的常開觸點(diǎn)Kl-1的兩端； b、所述控制電路(I)包括CPU處理電路(1-1)、可控硅驅(qū)動(dòng)電路(1-2)、第一電磁開關(guān)驅(qū)動(dòng)電路(1-3)、第二電磁開關(guān)驅(qū)動(dòng)電路(1-4)和投切信號電路(1-5)，可控硅驅(qū)動(dòng)電路(1-2)的輸入端、第一電磁開關(guān)驅(qū)動(dòng)電路(1-3)的輸入端和第二電磁開關(guān)驅(qū)動(dòng)電路(1-4)的輸入端分別與CPU處理電路(1-1)相應(yīng)的輸出端電連接，可控硅驅(qū)動(dòng)電路(1-2)的2個(gè)輸出端分別與單向可控硅SCRl的控制端Gl和單向可控硅SCR2的控制端G2電連接，第一電磁開關(guān)驅(qū)動(dòng)電路(1-3)的兩個(gè)輸出端分別與第一電磁開關(guān)Kl的線圈KAl的兩端電連接，第二電磁開關(guān)驅(qū)動(dòng)電路(1-4)的兩個(gè)輸出端分別與第二電磁開關(guān)K2的線圈KA2的兩端電連接，投切信號電路(1-5)的輸出端與CPU處理電路(1-1)的輸入端電連接。
2.根據(jù)權(quán)利要求1所述的智能過零投切的復(fù)合開關(guān)，其特征在于所述第一電磁開關(guān)Kl和第二電磁開關(guān)K2為繼電器或接觸器。
3.根據(jù)權(quán)利要求2所述的智能過零投切的復(fù)合開關(guān)，其特征在于所述第一電磁開關(guān)驅(qū)動(dòng)電路(1-3)包括電阻R6、三極管Q3、二極管D2、第一電源端子L、N和第一繼電器J1，所述電阻R6的一端與CPU處理電路(1-1)的輸出端電連接，電阻R6的另一端與三極管Q3的基極電連接，三極管Q3的集電極分別與二極管D2的正極以及第一繼電器Jl的線圈的一端電連接，三極管Q3的發(fā)射極接地，二極管D2的負(fù)極以及第一繼電器Jl的線圈的另一端同時(shí)接電源正極，第一繼電器Jl的常開觸點(diǎn)Jl-1的一端與第一電源端子L電連接,第一繼電器Jl的常開觸點(diǎn)Jl-1的另一端和第一電源端子N分別與第一電磁開關(guān)Kl的線圈KAl的兩端電連接；第二電磁開關(guān)驅(qū)動(dòng)電路(1-4)包括電阻R7、三極管Q4、二極管D5、第二電源端子L、N和第二繼電器J2，所述電阻R7的一端與CPU處理電路(1-1)的輸出端電連接，電阻R7的另一端與三極管Q4的基極電連接，三極管Q4的集電極分別與二極管D5的正極以及第二繼電器J2的線圈的一端電連接，三極管Q4的發(fā)射極接地，二極管D5的負(fù)極以及第二繼電器J2的線圈的另一端同時(shí)接電源正極，第二繼電器J2的常開觸點(diǎn)J2-1的一端與第二電源端子L電連接，第二繼電器J2的常開觸點(diǎn)J2-1的另一端和第二電源端子N分別與第二電磁開關(guān)K2的線圈KA2的兩端電連接。
4. 根據(jù)權(quán)利要求1所述的智能過零投切的復(fù)合開關(guān)，其特征在于所述可控硅驅(qū)動(dòng)電路(1-2 )包括電阻Rl、R2、R3、R4、R7，二極管D7、D8，三極管Ql和過零觸發(fā)雙硅輸出光耦器UO ；電阻Rl的一端與CPU處理電路(1-1)的輸出端電連接，電阻Rl的另一端與三極管Ql的基極電連接，三極管Ql的集電極與過零觸發(fā)雙硅輸出光耦器UO的第一輸入端電連接，三極管Ql的發(fā)射極接地，過零觸發(fā)雙硅輸出光耦器UO的第二輸入端通過電阻R2接電源，過零觸發(fā)雙娃輸出光I禹器UO的第一輸出端與電阻R3的一端、二極管D7的負(fù)極以及單向可控娃SCRl的控制端Gl電連接，電阻R3的另一端和二極管D7的正極均與單向可控硅SCRl的陰極電連接，過零觸發(fā)雙硅輸出光耦器UO的第二輸出端通過電阻R4同時(shí)與電阻R7的一端、二極管D8的負(fù)極以及單向可控硅SCR2的控制端G2電連接，電阻R7的另一端和二極管D8的正極同時(shí)與單向可控硅SCR2的陰極電連接。
5.根據(jù)權(quán)利要求1所述的智能過零投切的復(fù)合開關(guān)，其特征在于所述第一電磁開關(guān)Kl為磁保持繼電器；所述第一電磁開關(guān)驅(qū)動(dòng)電路(1-3)包括電阻R5、R6，二極管D1、D2、D3，三極管Q2、Q3，第一繼電器Jl以及第二繼電器J2 ;所述電阻R5的一端與CPU處理電路(1-1)的輸出端電連接，電阻R5的另一端與三極管Q2的基極電連接，三極管Q2的集電極分別與二極管Dl的正極以及第一繼電器Jl的線圈的一端電連接，三極管Q2的發(fā)射極接地，二極管Dl的負(fù)極以及第一繼電器Jl的線圈的另一端同時(shí)接電源，第一繼電器Jl的I組常開常閉觸點(diǎn)的公共端JKl-1與第一電磁開關(guān)Kl的線圈KAl的一端電連接,第一繼電器Jl的另I組常開常閉觸點(diǎn)的公共端JK1-2與第一電磁開關(guān)Kl的線圈KAl的另一端電連接；電阻R6的一端與CPU處理電路(1-1)的輸出端電連接，電阻R6的另一端與三極管Q3的基極電連接，三極管Q3的集電極分別與二極管D2的正極以及第二繼電器J2的線圈的一端電連接，三極管Q3的發(fā)射極接地，二極管D2的負(fù)極以及第二繼電器J2的線圈的另一端同時(shí)接電源正極，二極管D3的負(fù)極與第一繼電器Jl的I組常開常閉觸點(diǎn)的常閉端和第一繼電器Jl另I組常開常閉觸點(diǎn)的常開端接電源JV，二極管D3的正極與第二繼電器J2的常開觸點(diǎn)J2-1的一端以及第一繼電器Jl的I組常開常閉觸點(diǎn)的常開端和第一繼電器Jl另I組常開常閉觸點(diǎn)的常閉端電連接，第二繼電器J2的常開觸點(diǎn)J2-1的另一端接電源負(fù)極；所述第二電磁開關(guān)K2為磁保持繼電器；所述第二電磁開關(guān)驅(qū)動(dòng)電路(1-4)包括電阻R8、R9，二極管D4、D5、D6，三極管Q4、Q5，第三繼電器J3以及第四繼電器J4 ;所述電阻R9的一端與CPU處理電路(1-1)的輸出端電連接，電阻R9的另一端與三極管Q5的基極電連接，三極管Q5的集電極分別與二極管D4的正極以及第三繼電器J3的線圈的一端電連接，三極管Q5的發(fā)射極接地，二極管D4的負(fù)極以及第三繼電器J3的線圈的另一端同時(shí)接電源，第三繼電器J3的I組常開常閉觸點(diǎn)的公共端JK3-1與第二電磁開關(guān)K2的線圈KA2的一端電連接，第三繼電器J3的另I組常開常閉觸點(diǎn)的公共端JK3-2與第二電磁開關(guān)K2的線圈KA2的另一端電連接；電阻R8的一端與CPU處理電路(1-1)的輸出端電連接，電阻R8的另一端與三極管Q4的基極電連接，三極管Q4的集電極分別與二極管D5的正極以及第四繼電器J4的線圈的一端電連接，三極管Q4的發(fā)射極接地，二極管D5的負(fù)極以及第四繼電器J4的線圈的另一端同時(shí)接電源，二極管D6的負(fù)極與第一繼電器J4的I組常開常閉觸點(diǎn)的常閉端和第一繼電器J4另I組常開常閉觸點(diǎn)的常開端接電源JV，二極管D6的正極與第四繼電器J4的常開觸點(diǎn)J4-1的一端以及第三繼電器J3的I組常開常閉觸點(diǎn)的常開端和第一繼電器Jl另I組常開常閉觸點(diǎn)的常閉端電連接，第四繼電器J4的常開觸點(diǎn)J4-1的另一端接電源負(fù)極。
6.一種智能過零投切的復(fù)合開關(guān)，包括控制電路(I)和可控硅復(fù)合開關(guān)(2)，其特征在于 a、所述可控硅復(fù)合開關(guān)(2)包括兩個(gè)單向可控硅SCRl、SCR2，第一電磁開關(guān)Kl，第二電磁開關(guān)K2和電阻R，所述兩個(gè)單向可控硅SCR1、SCR2分別具有控制端Gl和控制端G2，且兩個(gè)單向可控硅SCRl、SCR2反向并聯(lián)并形成第一接線端Al和第二接線端A2，第二電磁開關(guān)K2的常開觸點(diǎn)Κ2-1與電阻R串聯(lián)；由第二電磁開關(guān)Κ2的常開觸點(diǎn)Κ2-1與電阻R構(gòu)成的串聯(lián)電路的兩端與由兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)并形成的第一接線端Al和第二接線端Α2相并聯(lián)；第一電磁開關(guān)Kl的常開觸點(diǎn)Kl-1的兩端并聯(lián)在電阻R的兩端； b、所述控制電路(I)包括CPU處理電路(1-1)、可控硅驅(qū)動(dòng)電路(1-2 )、第一電磁開關(guān)驅(qū)動(dòng)電路(1-3)、第二電磁開關(guān)驅(qū)動(dòng)電路(1-4)和投切信號電路(1-5)，可控硅驅(qū)動(dòng)電路(1-2)的輸入端、第一電磁開關(guān)驅(qū)動(dòng)電路(1-3)的輸入端和第二電磁開關(guān)驅(qū)動(dòng)電路(1-4)的輸入端分別與CPU處理電路(1-1)相應(yīng)的輸出端電連接，可控硅驅(qū)動(dòng)電路(1-2)的2個(gè)輸出端分別與單向可控硅SCRl的控制端Gl和單向可控硅SCR2的控制端G2電連接，第一電磁開關(guān)驅(qū)動(dòng)電路(1-3)的兩個(gè)輸出端分別與第一電磁開關(guān)Kl的線圈KAl的兩端電連接，第二電磁開關(guān)驅(qū)動(dòng)電路(1-4)的兩個(gè)輸出端分別與第二電磁開關(guān)K2的線圈KA2的兩端電連接，投切信號電路(1-5)的輸出端與CPU處理電路(1-1)的輸入端電連接。
7.根據(jù)權(quán)利要求6所述的智能過零投切的復(fù)合開關(guān)，其特征在于所述第一電磁開關(guān)Kl和第二電磁開關(guān)K2為繼電器或接觸器。
8.根據(jù)權(quán)利要求7所述的智能過零投切的復(fù)合開關(guān)，其特征在于所述第一電磁開關(guān)驅(qū)動(dòng)電路(1-3)包括電阻R6、三極管Q3、二極管D2、第一電源端子L、N和第一繼電器J1，所述電阻R6的一端與CPU處理電路(1-1)的輸出端電連接，電阻R6的另一端與三極管Q3的基極電連接，三極管Q3的集電極分別與二極管D2的正極以及第一繼電器Jl的線圈的一端電連接，三極管Q3的發(fā)射極接地，二極管D2的負(fù)極以及第一繼電器Jl的線圈的另一端同時(shí)接電源正極，第一繼電器Jl的常開觸點(diǎn)Jl-1的一端與第一電源端子L電連接,第一繼電器Jl的常開觸點(diǎn)Jl-1的另一端和第一電源端子N分別與第一電磁開關(guān)Kl的線圈KAl的兩端電連接；第二電磁開關(guān)驅(qū)動(dòng)電路(1-4)包括電阻R7、三極管Q4、二極管D5、第二電源端子L、N和第二繼電器J2，所述電阻R7的一端與CPU處理電路(1-1)的輸出端電連接，電阻R7的另一端與三極管Q4的基極電連接，三極管Q4的集電極分別與二極管D5的正極以及第二繼電器J2的線圈的一端電連接，三極管Q4的發(fā)射極接地，二極管D5的負(fù)極以及第二繼電器J2的線圈的另一端同時(shí)接電源正極，第二繼電器J2的常開觸點(diǎn)J2-1的一端與第二電源端子L電連接，第二繼電器J2的常開觸點(diǎn)J2-1的另一端和第二電源端子N分別與第二電磁開關(guān)K2的線圈KA2的兩端電連接。
9. 根據(jù)權(quán)利要求6所述的智能過零投切的復(fù)合開關(guān)，其特征在于所述可控硅驅(qū)動(dòng)電路(1-2)包括電阻R1、R2、R3、R4、R7，二極管D7、D8，三極管Ql和過零觸發(fā)雙硅輸出光耦器UO ；電阻Rl的一端與CPU處理電路(1-1)的輸出端電連接，電阻Rl的另一端與三極管Ql的基極電連接，三極管Ql的集電極與過零觸發(fā)雙硅輸出光耦器UO的第一輸入端電連接，三極管Ql的發(fā)射極接地，過零觸發(fā)雙硅輸出光耦器UO的第二輸入端通過電阻R2接電源，過零觸發(fā)雙娃輸出光I禹器UO的第一輸出端與電阻R3的一端、二極管D7的負(fù)極以及單向可控娃SCRl的控制端Gl電連接，電阻R3的另一端和二極管D7的正極均與單向可控硅SCRl的陰極電連接，過零觸發(fā)雙硅輸出光耦器UO的第二輸出端通過電阻R4同時(shí)與電阻R7的一端、二極管D8的負(fù)極以及單向可控硅SCR2的控制端G2電連接，電阻R7的另一端和二極管D8的正極同時(shí)與單向可控硅SCR2的陰極電連接。
10.根據(jù)權(quán)利要求6所述的智能過零投切的復(fù)合開關(guān)，其特征在于所述第一電磁開關(guān)Kl為磁保持繼電器；所述第一電磁開關(guān)驅(qū)動(dòng)電路(1-3)包括電阻R5、R6，二極管D1、D2、D3，三極管Q2、Q3，第一繼電器Jl以及第二繼電器J2 ;所述電阻R5的一端與CPU處理電路(1-1)的輸出端電連接，電阻R5的另一端與三極管Q2的基極電連接，三極管Q2的集電極分別與二極 管Dl的正極以及第一繼電器Jl的線圈的一端電連接，三極管Q2的發(fā)射極接地，二極管Dl的負(fù)極以及第一繼電器Jl的線圈的另一端同時(shí)接電源，第一繼電器Jl的I組常開常閉觸點(diǎn)的公共端JKl-1與第一電磁開關(guān)Kl的線圈KAl的一端電連接,第一繼電器Jl的另I組常開常閉觸點(diǎn)的公共端JK1-2與第一電磁開關(guān)Kl的線圈KAl的另一端電連接；電阻R6的一端與CPU處理電路(1-1)的輸出端電連接，電阻R6的另一端與三極管Q3的基極電連接，三極管Q3的集電極分別與二極管D2的正極以及第二繼電器J2的線圈的一端電連接，三極管Q3的發(fā)射極接地，二極管D2的負(fù)極以及第二繼電器J2的線圈的另一端同時(shí)接電源正極，二極管D3的負(fù)極與第一繼電器Jl的I組常開常閉觸點(diǎn)的常閉端和第一繼電器Jl另I組常開常閉觸點(diǎn)的常開端接電源JV，二極管D3的正極與第二繼電器J2的常開觸點(diǎn)J2-1的一端以及第一繼電器Jl的I組常開常閉觸點(diǎn)的常開端和第一繼電器Jl另I組常開常閉觸點(diǎn)的常閉端電連接，第二繼電器J2的常開觸點(diǎn)J2-1的另一端接電源負(fù)極；所述第二電磁開關(guān)K2為磁保持繼電器；所述第二電磁開關(guān)驅(qū)動(dòng)電路(1-4)包括電阻R8、R9，二極管D4、D5、D6，三極管Q4、Q5，第三繼電器J3以及第四繼電器J4 ;所述電阻R9的一端與CPU處理電路(1-1)的輸出端電連接，電阻R9的另一端與三極管Q5的基極電連接，三極管Q5的集電極分別與二極管D4的正極以及第三繼電器J3的線圈的一端電連接，三極管Q5的發(fā)射極接地，二極管D4的負(fù)極以及第三繼電器J3的線圈的另一端同時(shí)接電源，第三繼電器J3的I組常開常閉觸點(diǎn)的公共端JK3-1與第二電磁開關(guān)K2的線圈KA2的一端電連接，第三繼電器J3的另I組常開常閉觸點(diǎn)的公共端JK3-2與第二電磁開關(guān)K2的線圈KA2的另一端電連接；電阻R8的一端與CPU處理電路(1-1)的輸出端電連接，電阻R8的另一端與三極管Q4的基極電連接，三極管Q4的集電極分別與二極管D5的正極以及第四繼電器J4的線圈的一端電連接，三極管Q4的發(fā)射極接地，二極管D5的負(fù)極以及第四繼電器J4的線圈的另一端同時(shí)接電源，二極管D6的負(fù)極與第一繼電器J4的I組常開常閉觸點(diǎn)的常閉端和第一繼電器J4另I組常開常閉觸點(diǎn)的常開端接電源JV，二極管D6的正極與第四繼電器J4的常開觸點(diǎn)J4-1的一端以及第三繼電器J3的I組常開常閉觸點(diǎn)的常開端和第一繼電器Jl另I組常開常閉觸點(diǎn)的常閉端電連接，第四繼電器J4的常開觸點(diǎn)J4-1的另一端接電源負(fù)極。
全文摘要
本發(fā)明公開一種智能過零投切的復(fù)合開關(guān)，包括控制電路和可控硅復(fù)合開關(guān)，可控硅復(fù)合開關(guān)包括兩個(gè)單向可控硅SCR1、SCR2，第一電磁開關(guān)K1、第二電磁開關(guān)K2和電阻R，兩個(gè)單向可控硅SCR1、SCR2分別具有控制端G1和控制端G2，且兩個(gè)單向可控硅SCR1、SCR2反向并聯(lián)并形成第一接線端A1和第二接線端A2，第二電磁開關(guān)K2的常開觸點(diǎn)K2-1與電阻R串聯(lián)；由第二電磁開關(guān)K2的常開觸點(diǎn)K2-1與電阻R構(gòu)成的串聯(lián)電路的兩端并聯(lián)在第一電磁開關(guān)K1的常開觸點(diǎn)K1-1的兩端。本發(fā)明具有在電流過零可控硅導(dǎo)通，且切出過程更可靠等優(yōu)點(diǎn)。
文檔編號H02J3/18GK103023044SQ20121048683
公開日2013年4月3日 申請日期2012年11月27日 優(yōu)先權(quán)日2012年11月27日
發(fā)明者顧金華 申請人:常州市宏大電氣有限公司