專利名稱：一種滯環(huán)電流控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路領(lǐng)域，具體涉及DC-DC驅(qū)動芯片中的恒流控制裝置。
背景技術(shù)：
近年來，受綠色、環(huán)保、低碳等概念的導(dǎo)向，消費類電子產(chǎn)品的電源轉(zhuǎn)換效率日益 受到人們關(guān)注，這對此類電子產(chǎn)品中的電源管理芯片提出了更高的要求。高性能電源管理 芯片提供恒定的電壓或電流，需要電壓或電流控制環(huán)路，而這兩種類型控制電路結(jié)構(gòu)的優(yōu) 劣直接決定了系統(tǒng)電源轉(zhuǎn)換效率的高低。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種滯環(huán)電流控制電路，提高電源管理芯片中 電流控制環(huán)路的性能。本發(fā)明為解決上述技術(shù)問題所采取的技術(shù)方案為一種滯環(huán)電流控制電路，包括 一個與負載串聯(lián)的電感，負載串聯(lián)電感后與一個穩(wěn)壓二極管并聯(lián)，穩(wěn)壓二極管的輸出端與 電源連接，穩(wěn)壓二極管的輸入端連接一個NMOS功率管M4的源極，NMOS功率管M4的漏極接 地，柵極由控制模塊控制，其特征在于所述的控制模塊由電流檢測模塊、滯環(huán)電壓比較模 塊以及一個緩沖模塊順次連接組成；所述的電流檢測模塊包括2個檢測端和1個輸出端，兩個檢測端為一個檢測電阻 Rsense的兩端，檢測電阻Rsense串聯(lián)接入負載電流通路，電流檢測模塊將負載的電流值轉(zhuǎn) 換成等比例電壓值由輸出端輸出給所述的滯環(huán)電壓比較模塊；所述的滯環(huán)電壓比較模塊包括3個輸入端和一個輸出端，其中第一輸入端與所述 的電流檢測模塊的輸出端連接，第二輸入端和第三輸入端分別輸入高電壓參考值Vrl和 低電壓參考值Vr2，滯環(huán)電壓比較模塊將電流檢測模塊輸出的電壓值分別與高電壓參考值 Vrl和低電壓參考值Vr2進行比較處理并輸出控制電平給所述的緩沖模塊；其中Vrl > Vr2 ；高電壓參考值Vrl、低電壓參考值Vr2可由基準電路提供，本發(fā)明不涉及基準電路；所述的緩沖模塊是為NMOS功率管M4提供驅(qū)動的緩沖器，其輸入端與所述的滯環(huán) 電壓比較模塊的輸出端連接，輸出端與所述的NMOS功率管M4的柵極連接。按上述方案，所述的電流檢測模塊還包括第一增益電阻Rgl、第二增益電阻Rg2、 誤差運算放大器EA和第一 PMOS管Ml ；第一增益電阻Rgl —端與所述的檢測電阻Rsense壓 降的高端連接，另一端輸入誤差運算放大器EA的負輸入端；所述的檢測電阻Rsense壓降的 低端輸入誤差運算放大器EA的正輸入端；誤差運算放大器EA的負輸入端還與第一 PMOS管 Ml的源極連接，誤差運算放大器EA的輸出端與第一 PMOS管Ml的柵極連接；第一 PMOS管 Ml的漏極經(jīng)第二增益電阻Rg2接地；第一 PMOS管Ml的漏極即為所述的電流檢測模塊的輸 出端。按上述方案，所述的滯環(huán)電壓比較模塊包括比較器Comp、第一反相器INV1、第二 反相器INV2、第一 NMOS管M2和第二 NMOS管M3 ；比較器Comp的負輸入端為所述的滯環(huán)電壓比較模塊的第一輸入端，第一 NMOS管M2的源極為第二輸入端，第二 NMOS管M3的源極為 第三輸入端；比較器Comp的正輸入端分別與第一 NMOS管M2和第二 NMOS管M3的漏極連 接；比較器Comp的輸出端分為兩路，一路與第一 NMOS管M2的柵極連接，另一路與第一反相 器INVl的輸入端連接；第一反相器INVl的輸出端分為兩路，一路與第二 NMOS管M3的柵極 連接，另一路與第二反相器INV2的輸入端連接；第二反向器的輸出端即為所述的滯環(huán)電壓 比較模塊的輸出端。本發(fā)明的工作原理為對現(xiàn)有的恒流系統(tǒng)進行改進，重新設(shè)計恒流系統(tǒng)的控制電 路，以達到更好的電流控制效果。本發(fā)明的有益效果為1、通過增加電流檢測及滯環(huán)電壓比較模塊來驅(qū)動功率管，提高電源管理芯片中電 流控制環(huán)路的性能，使得電流控制環(huán)路更快、更準，提高電源轉(zhuǎn)換系統(tǒng)的性能，同時更好保 護大電流工作的芯片電路；2、本發(fā)明電路易于集成，不增加芯片及系統(tǒng)成本。


圖1為恒流系統(tǒng)原理2為本發(fā)明一實施例的電路原理圖
具體實施例方式圖1所示為一個DC-DC降壓型恒流驅(qū)動系統(tǒng)，包括一個與負載LOAD串聯(lián)的電感 Li，負載串聯(lián)電感Ll后與一個穩(wěn)壓二極管ZD并聯(lián)，穩(wěn)壓二極管ZD的輸出端與電源Vin連 接，穩(wěn)壓二極管ZD的輸入端連接一個NMOS功率管M4的源極，NMOS功率管M4的漏極接地， 柵極由控制模塊控制，系統(tǒng)的關(guān)鍵在于控制電路Control Unit如何調(diào)節(jié)功率管M4的開關(guān) 頻率及占空比，從而保證負載LOAD上的電流保持恒定。圖2為本發(fā)明一實施例的電路原理圖，本發(fā)明中將圖1中的控制模塊分為電流檢 測模塊、滯環(huán)電壓比較模塊以及一個緩沖模塊三部分。所述的電流檢測模塊包括2個檢測端和1個輸出端，兩個檢測端為一個檢測電阻 Rsense的兩端，檢測電阻Rsense串聯(lián)接入負載電流通路，電流檢測模塊還包括第一增益電 阻Rgl、第二增益電阻Rg2、誤差運算放大器EA和第一 PMOS管Ml ；第一增益電阻Rgl —端 與所述的檢測電阻Rsense壓降的高端連接，另一端輸入誤差運算放大器EA的負輸入端；所 述的檢測電阻Rsense壓降的低端輸入誤差運算放大器EA的正輸入端；誤差運算放大器EA 的負輸入端還與第一 PMOS管Ml的源極連接，誤差運算放大器EA的輸出端與第一 PMOS管 Ml的柵極連接；第一 PMOS管Ml的漏極經(jīng)第二增益電阻Rg2接地；第一 PMOS管Ml的漏極 即為所述的電流檢測模塊的輸出端。電流檢測模塊將負載的電流值轉(zhuǎn)換成等比例電壓值由 輸出端輸出給所述的滯環(huán)電壓比較模塊。所述的滯環(huán)電壓比較模塊包括3個輸入端和一個輸出端，其中第一輸入端與所述 的電流檢測模塊的輸出端連接，第二輸入端和第三輸入端分別輸入高電壓參考值Vrl和 低電壓參考值Vr2，滯環(huán)電壓比較模塊將電流檢測模塊輸出的電壓值分別與高電壓參考值 Vrl和低電壓參考值Vr2進行比較處理并輸出控制電平給所述的緩沖模塊；其中Vrl >Vr2 ；高電壓參考值Vr 1、低電壓參考值Vr2可由基準電路提供，本發(fā)明不涉及基準電路。所述的滯環(huán)電壓比較模塊包括比較器Comp、第一反相器INV1、第二反相器INV2、 第一 NMOS管M2和第二 NMOS管M3 ；比較器Comp的負輸入端為所述的滯環(huán)電壓比較模塊的 第一輸入端，第一 NMOS管M2的源極為第二輸入端，第二 NMOS管M3的源極為第三輸入端； 比較器Comp的正輸入端分別與第一 NMOS管M2和第二 NMOS管M3的漏極連接；比較器Comp 的輸出端分為兩路，一路與第一 NMOS管M2的柵極連接，另一路與第一反相器INVl的輸入 端連接；第一反相器INVl的輸出端分為兩路，一路與第二 NMOS管M3的柵極連接，另一路與 第二反相器INV2的輸入端連接；第二反向器的輸出端即為所述的滯環(huán)電壓比較模塊的輸 出端。所述的緩沖模塊是為NMOS功率管M4提供驅(qū)動的緩沖器，其輸入端與所述的滯環(huán) 電壓比較模塊的輸出端連接，輸出端與所述的NMOS功率管M4的柵極連接。電流檢測模塊原理檢測電阻Rsense串聯(lián)接入負載LOAD電流通路，負載電流在 其上產(chǎn)生電壓降，這個壓降的高端通過增益電阻Rgl施加于誤差運放EA的負輸入端，低端 施加于正輸入端，由于整個檢測電是一個負反饋系統(tǒng)，當負載電流增加時，檢測電阻Rsense 的低端電壓減小，誤差運放EA的正輸入端為了維持與負輸入端電壓相等(Vea+ = Vea-)，勢 必要控制PMOS管Ml使流過增益電阻Rgl的電流增加(Irgl = (Vin-Vea-)/Rgl)，此電流又 在增益電阻Rg2上產(chǎn)生一個電壓(Vso = Rg2*Irgl)，則有以下等式成立Vso = Rg2/Rgl* (Vin-Vea-) = Rg2/Rgl*(Vin-Vea+) = Rg2/Rgl*IL/Rsense ⑴，該檢測電路將負載電流值轉(zhuǎn)換成等比例電壓值以供后續(xù)電路進行處理。滯環(huán)電壓比較模塊有兩個工作狀態(tài)狀態(tài)一當Vso低于Vr2時，比較器輸出高電平，M2開啟，M3關(guān)閉，比較器正端電 壓等于Vrl，最終輸出的信號經(jīng)過緩沖模塊Buffer輸出高電平驅(qū)動功率管M4開啟。狀態(tài)二 當Vso高于Vrl時，比較器輸出地點平，M2關(guān)閉，M3開啟，比較器正端電 壓等于Vr2，最終輸出的信號經(jīng)過緩沖模塊Buffer輸出低電平驅(qū)動功率管M4關(guān)閉。兩種狀態(tài)相互轉(zhuǎn)換，即可實現(xiàn)滯環(huán)電壓比較功能。緩沖模塊功能該模塊給功率管M4提供驅(qū)動，由于功率管是電容性負載，所以采 用逐級放大反相器夠成的驅(qū)動電路就可以實現(xiàn)該模塊的功能。整體電路工作原理系統(tǒng)初次上電，負載電流IL為零，電流檢測模塊輸出Vso為 零，滯環(huán)電壓比較模塊進入狀態(tài)一，功率管M4開啟，此時負載電流開始增加，電感Ll開始儲 存能量。當負載電流達到某一高值，設(shè)為IH，電流檢測模塊輸出Vso高于Vrl，滯環(huán)電壓比較 模塊進入狀態(tài)二，功率管M4關(guān)閉，電感開始作為電源給負載提供電流，負載電流開始減小。 負載電流達到某一低值，設(shè)為IL，電流檢測模塊輸出Vso低于Vr2，滯環(huán)電壓比較模塊又進 入狀態(tài)一，功率管M4重新開啟，兩種狀態(tài)如此循環(huán)往復(fù)，即可實現(xiàn)滯環(huán)電流控制。由式(1) 可得IL = Vso/Rsense*Rgl/Rg2 ；最大電流:Imax = Vrl/Rsense氺Rgl/Rg2 ；最小電流:Imin = Vr2/Rsense*Rgl/Rg2 ；總平均電流可以確定!average = (Imax+Imin) /2
= (Vrl/Rsense*Rgl/Rg2+Vr2/Rsense*Rgl/Rg2)/2= 0. 5*Rgl/Rg2*(Vr1+Vr2)/Rsense。
權(quán)利要求
1.一種滯環(huán)電流控制電路，包括一個與負載串聯(lián)的電感，負載串聯(lián)電感后與一個穩(wěn)壓 二極管并聯(lián)，穩(wěn)壓二極管的輸出端與電源連接，穩(wěn)壓二極管的輸入端連接一個NMOS功率管 M4的源極，NMOS功率管M4的漏極接地，柵極由控制模塊控制，其特征在于所述的控制模塊 由電流檢測模塊、滯環(huán)電壓比較模塊以及一個緩沖模塊順次連接組成；所述的電流檢測模塊包括2個檢測端和1個輸出端，兩個檢測端為一個檢測電阻 Rsense的兩端，檢測電阻Rsense串聯(lián)接入負載電流通路，電流檢測模塊將負載的電流值轉(zhuǎn) 換成等比例電壓值由輸出端輸出給所述的滯環(huán)電壓比較模塊；所述的滯環(huán)電壓比較模塊包括3個輸入端和一個輸出端，其中第一輸入端與所述的電 流檢測模塊的輸出端連接，第二輸入端和第三輸入端分別輸入高電壓參考值Vrl和低電壓 參考值Vr2，滯環(huán)電壓比較模塊將電流檢測模塊輸出的電壓值分別與高電壓參考值Vrl和 低電壓參考值Vr2進行比較處理并輸出控制電平給所述的緩沖模塊；所述的緩沖模塊是為NMOS功率管M4提供驅(qū)動的緩沖器，其輸入端與所述的滯環(huán)電壓 比較模塊的輸出端連接，輸出端與所述的NMOS功率管M4的柵極連接。
2.根據(jù)權(quán)利要求1所述的滯環(huán)電流控制電路，其特征在于所述的電流檢測模塊還包 括第一增益電阻Rgl、第二增益電阻Rg2、誤差運算放大器EA和第一 PMOS管Ml ；第一增益 電阻Rgl —端與所述的檢測電阻Rsense壓降的高端連接，另一端輸入誤差運算放大器EA 的負輸入端；所述的檢測電阻Rsense壓降的低端輸入誤差運算放大器EA的正輸入端；誤 差運算放大器EA的負輸入端還與第一 PMOS管Ml的源極連接，誤差運算放大器EA的輸出 端與第一 PMOS管Ml的柵極連接；第一 PMOS管Ml的漏極經(jīng)第二增益電阻Rg2接地；第一 PMOS管Ml的漏極即為所述的電流檢測模塊的輸出端。
3.根據(jù)權(quán)利要求1或2所述的滯環(huán)電流控制電路，其特征在于所述的滯環(huán)電壓比較 模塊包括比較器Comp、第一反相器INV1、第二反相器INV2、第一 NMOS管M2和第二 NMOS管 M3 ；比較器Comp的負輸入端為所述的滯環(huán)電壓比較模塊的第一輸入端，第一 NMOS管M2的 源極為第二輸入端，第二 NMOS管M3的源極為第三輸入端；比較器Comp的正輸入端分別與 第一 NMOS管M2和第二 NMOS管M3的漏極連接；比較器Comp的輸出端分為兩路，一路與第 一 NMOS管M2的柵極連接，另一路與第一反相器INVl的輸入端連接；第一反相器INVl的輸 出端分為兩路，一路與第二 NMOS管M3的柵極連接，另一路與第二反相器INV2的輸入端連 接；第二反向器的輸出端即為所述的滯環(huán)電壓比較模塊的輸出端。
全文摘要
本發(fā)明對現(xiàn)有的恒流系統(tǒng)進行改進，重新設(shè)計恒流系統(tǒng)的控制電路，以達到更好的電流控制效果，通過增加電流檢測及滯環(huán)電壓比較模塊來驅(qū)動功率管，提高電源管理芯片中電流控制環(huán)路的性能，使得電流控制環(huán)路更快、更準，提高電源轉(zhuǎn)換系統(tǒng)的性能，同時更好保護大電流工作的芯片電路；本發(fā)明電路易于集成，不增加芯片及系統(tǒng)成本。
文檔編號H02M3/156GK102064696SQ20101060392
公開日2011年5月18日 申請日期2010年12月24日 優(yōu)先權(quán)日2010年12月24日
發(fā)明者王金吉, 石萬文, 黃君山 申請人:蘇州華芯微電子股份有限公司