專利名稱：用于諧振功率轉(zhuǎn)換器的同步整流電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及一種功率轉(zhuǎn)換器的控制電路，且更明確地說涉及用于
功率專爭才奐器的同步整力t4空制電3各(synchronous rectifying control circuit )。
背景技術(shù)：
圖1示出了離線諧振功率轉(zhuǎn)換器(offline resonant power converter) 的電^各示意圖。其包含功率變壓器(power transformer ) 10，為了符合安全 規(guī)范，功率變壓器IO提供了交流輸入到功率轉(zhuǎn)換器的輸出之間的隔離。諧振 功率轉(zhuǎn)換器的軟切換實現(xiàn)高效率和低電磁干擾(electric-magnetic interference, EMI )性能。晶體管20和30形成半橋電路以切換諧振回路 (resonant tank )。諧振回路由功率變壓器10、電感器15和電容器40形成。 電感器15作用如同功率變壓器10和/或電感器裝置的一次側(cè)漏電感。電感器 15的電感值L和電容器40的電容值C決定諧振頻率f。。
<formula>complex formula see original document page 6</formula> (1)
功率變壓器10將能量從功率變壓器10的一次側(cè)傳遞到二次側(cè)。整流器 41和42將功率變壓器10的切換電壓整流到電容器65中。因此，在功率轉(zhuǎn) 換器的輸出端子處輸出直流電壓V。。功率轉(zhuǎn)換器的輸出負載通過功率變壓器 10決定諧振回路的Q值。
圖2示出了輸出功率的標準化振幅作為切換頻率的函數(shù)。當切換頻率操 作在諧振頻率f。時，將最大功率傳送到功率轉(zhuǎn)換器的輸出端子。如果切換頻 率低于諧振頻率f。，那么諧振回路將變成電容性阻抗(capacitive impedance )。當切換頻率高于諧振頻率f。而操作時，諧振回路將變成電感性 阻抗(inductive impedance )。功率轉(zhuǎn)換器的壓控振蕩器 (voltage-controlled oscillator, VCO )將切換頻率控制在諧振頻率f。與最大頻率"之間，以確保功率轉(zhuǎn)換器的反饋電路在線性系統(tǒng)下操作。此外， 將切換頻率控制在最大頻率fM以下是為了確保軟切換機制。諧振功率轉(zhuǎn)換器的詳細技術(shù)可查閱1995年由John Wiley & Sons公司出版的Marian K. Kazimierczuk和Dar iusz Czarkowski戶斤著的教牙牛書 "Resonant Power Gonverters"。
在近來的發(fā)展中，在功率變壓器的二次側(cè)應用同步整流器是實現(xiàn)較高效 率功率轉(zhuǎn)換的另一方法，例如Yang的第7,173,835號美國專利"Control circuit associated with saturable inductor operated as synchronous rectifier forward power converter"。然而，此現(xiàn)有技術(shù)的缺點是飽和電 感器(saturable inductor)等引起的額外功率消耗。本發(fā)明的目的是提供 一種用于諧振功率轉(zhuǎn)換器的同步整流電路以實現(xiàn)較高效率。

發(fā)明內(nèi)容
本發(fā)明開發(fā)一種同步整流電路以改進諧振功率轉(zhuǎn)換器的效率。同步整流 電路包含脈沖信號產(chǎn)生電路，其用于根據(jù)切換信號的上升沿(rising edge) 和下降沿(falling edge)來產(chǎn)生脈沖信號。切換信號用來切換功率變壓器 并調(diào)節(jié)功率轉(zhuǎn)換器。例如脈沖變壓器或多個電容器的隔離裝置耦合到脈沖信 號產(chǎn)生電路，以將脈沖信號從功率變壓器的 一次側(cè)傳遞到功率變壓器的二次 側(cè)。集成同步整流器包括整流端子、接地端子、第一輸入端子和第二輸入端 子。整流端子耦合到功率變壓器的二次側(cè)。接地端子耦合到功率轉(zhuǎn)換器的輸 出。功率晶體管連接在整流端子與接地端子之間。第一輸入端子和第二輸入 端子接收脈沖信號來導通/截止功率晶體管。脈沖信號是觸發(fā)信號(trig signal )。脈沖信號的脈沖寬度短于切換信號的脈沖寬度。


本說明書包含附圖以提供對本發(fā)明的進一步理解，且附圖并入本說明書 中并組成本說明書的一部分，

本發(fā)明的實施例，并與描述內(nèi)容一起 用于闡釋本發(fā)明的原理。
圖1示出了離線諧振功率轉(zhuǎn)換器的電路示意圖。數(shù)。
圖3示出了根據(jù)本發(fā)明的具有集成同步整流器的諧振功率轉(zhuǎn)換器的實施例。
圖4是根據(jù)本發(fā)明實施例的集成同步整流器的示意圖。
圖5是根據(jù)本發(fā)明的集成同步整流器的控制電路的實施例。
圖6是根據(jù)本發(fā)明實施例的最大導通時間(maximum on time, MOT)電路。
圖7是根據(jù)本發(fā)明實施例的脈沖信號產(chǎn)生電路的方框示意圖。
圖8示出了延遲電路的電路示意圖。
圖9是根據(jù)本發(fā)明的信號產(chǎn)生電路的實施例。
圖10示出了根據(jù)本發(fā)明實施例根據(jù)切換信號的同步整流電路的信號波形。
圖11示出了根據(jù)本發(fā)明的具有同步整流器的功率轉(zhuǎn)換器的電路示意圖 的另 一實施例，在所述同步整流器中脈沖變壓器作為隔離裝置而操作。
具體實施例方式
圖3示出了具有集成同步整流器的諧振功率轉(zhuǎn)換器。諧振功率轉(zhuǎn)換器包 含功率變壓器IO，其具有一次側(cè)和二次側(cè)。功率變壓器10的一次側(cè)包括兩 個電源開關(guān)20和30，這兩個電源開關(guān)20和30用于切換功率變壓器10的一 次繞組Np。 二次側(cè)包含二次繞組Ns,和另一二次繞組Ns2。第一集成同步整流器 51包括連接到二次繞組Ns,的整流端子DET。第一集成同步整流器51的接地 端子GND連接到功率轉(zhuǎn)換器的接地。具有整流端子DET和接地端子GND的第 二集成同步整流器52也從二次繞組Ns2連接到功率轉(zhuǎn)換器的接地。第一集成 同步整流器51和第二集成同步整流器52的第一輸入端子Sp、第二輸入端子 Sn連接到隔萬裝置70的二次側(cè)，以接收脈沖信號來接通或斷開集成同步整流 器51和52。隔離裝置70可由電容器71和72組成，或可以是脈沖變壓器(pulse transformer)。電容器71和72的電容可能較小(例如，20 pF)，但需要電 容器的高壓額定值來用于隔離。
脈沖信號產(chǎn)生電路100包括輸入信號端子SIN,其接收切換信號SN，用 于根據(jù)切換信號S^的上升(前)沿和下降(后)沿而產(chǎn)生脈沖信號。切換信
號SIN切換功率變壓器10并調(diào)節(jié)功率轉(zhuǎn)換器。脈沖信號產(chǎn)生于脈沖信號產(chǎn)生 電路100的第一輸出端子Xp和第二輸出端子Xw上。脈沖信號是差分 (differential)信號。脈沖信號的極性決定集成同步整流器51和52的接通 或斷開。為了在切換功率變壓器IO進行切換之前產(chǎn)生脈沖信號，脈沖信號產(chǎn) 生電路100纟艮據(jù)切換信號S^進一步產(chǎn)生驅(qū)動信號Sa和Sb。驅(qū)動信號Sa和Sb 分別通過驅(qū)動電路25和35來控制功率開關(guān)20和30。在切換信號SIN啟用 與驅(qū)動信號Sa和SB的啟用之間設置時間延遲。
脈沖信號產(chǎn)生電路100的第一輸出端子Xp和第二輸出端子Xw耦合到隔離 裝置70,以將脈沖信號從功率變壓器10的一次側(cè)傳遞到功率變壓器10的二 次側(cè)。脈沖信號的脈沖寬度短于切換信號S,w的脈沖寬度。脈沖信號是包含高 頻率成分的觸發(fā)信號。因此，僅需要小電容器或小脈沖變壓器來用作隔離裝 置70,這節(jié)省PCB的空間并節(jié)省功率轉(zhuǎn)換器的成本。
圖4是集成同步整流器50的優(yōu)選實施例的示意圖。其表示集成同步整流 器51或52的電路。集成同步整流器50包含功率晶體管400、 二極管450和 控制電路200。 二極管450并聯(lián)連接到功率晶體管400。功率晶體管400連接 在整流端子DET與接地端子GND之間。整流端子DET耦合到功率變壓器10的 二次側(cè)。接地端子GND通常耦合到功率轉(zhuǎn)換器的輸出?？刂齐娐?00經(jīng)由第 一輸入端子Sp和第二輸入端子Sn來接收脈沖信號，以便導通或截止功率晶體 管400。 V(x端子用來將電源供應到控制電路200。
圖5示出了控制電路200的優(yōu)選實施例的示意圖。電阻器211和221為 第一輸入端子Sp提供偏置終端(bias termination )。電阻器213和223為第 二輸入端子Sw提供另一偏置終端。第一輸入端子Sp耦合到比較器210的正輸 入和比較器220的負輸入。第二輸入端子Sw耦合到比較器220的正輸入和比 較器210的負輸入。比較器210和220分別包括偏移電壓215和225，其產(chǎn) 生磁滯現(xiàn)象(hystersis)。具有閾值VT 的第三比較器230連接到其正輸入。 比較器230的負輸入耦合到整流端子DET。比較器210和230的輸出通過AND 門235耦合到SR觸發(fā)器250的設定(set)輸入端子("S" )。 SR觸發(fā)器250的 重設(reset)輸入端子("R")由比較器220的輸出控制。SR觸發(fā)器250的輸 出和比較器230的輸出連接到AND門262。在AND門262的輸出處產(chǎn)生門驅(qū) 動信號V。以便控制功率晶體管400的導通或截止狀態(tài)。門驅(qū)動信號V。的最大導通時間受最大導通時間電3各(maximum on time circuit, MOT) 270卩艮制。 門驅(qū)動信號V。連接到最大導通時間電路270。消隱時間(blanking time)之 后，將根據(jù)門驅(qū)動信號Ve的啟用而產(chǎn)生最大導通時間信號SM。最大導通時間 信號Sm經(jīng)由反相器261連接到AND門260。 AND門260的另一輸入連接到電源 開啟(power-on)重設信號RST。 AND門260的輸出耦合到SR觸發(fā)器250的 清除端子("CLR")以將SR觸發(fā)器250清除(重設)。門驅(qū)動信號V。的最大導 通時間因此受最大導通時間電路270的消隱時間限制。 一旦脈沖信號產(chǎn)生為，
VsN - VsP > V225 ( 2 )
門驅(qū)動信號Ve就將截止功率晶體管400。
當滿足等式(2)和(3)時，
Vsp-Vsn>v2i5 (3)
Vdet < V (4)
門驅(qū)動信號Ve將導通功率晶體管400,其中，Vsp是第一輸入端子Sp的電
壓；VsN是第二輸入端子SN的電壓。V附是整流端子DET的電壓。V^是閾值VTH 的電壓；V^是偏移電壓215的值；V^是偏移電壓225的值。
一旦二極管450導通，整流端子DET的電壓就將低于閾值VTH的電壓。 表示了功率晶體管400僅可在二極管導通之后被導通。
圖6是最大導通時間電路270的優(yōu)選實施例的示意圖。電流源273對電 容器275進行充電。晶體管272對電容器275進行放電。門驅(qū)動信號、通過 反相器271來控制晶體管272。門驅(qū)動信號Vc進一步連接到AND門279。 AND 門279的另一輸入耦合到電容器275。 一旦啟用門驅(qū)動信號V" AND門279的 輸出就將產(chǎn)生最大導通時間信號SM,以在消隱時間之后禁用門驅(qū)動信號Vc。 消隱時間由電流源273的電流值和電容器275的電容值決定。
圖7是脈沖信號產(chǎn)生電路100的優(yōu)選實施例的示意圖。驅(qū)動信號Sa和Sb 根據(jù)切換信號S^而產(chǎn)生。切換信號S^連接到延遲電路110的輸入。延遲電 路110的輸出通過反相器105連接到AND門150的輸入。AND門150的另一 輸入耦合到切換信號SIN。 AND門150、 160以及反相器130和140形成短路防 止電路(anti-cross—conduction circuit )以產(chǎn)生驅(qū)動信號Sa和SB。 AND門 150的輸出耦合到短路防止電路的輸入。切換信號Sw通過反相器124進一步 連接到延遲電路120的輸入。延遲電路120的輸出通過反相器125連接到AND門160的輸入。AND門160的另一輸入耦合到反相器124的輸出。AND門160 的輸出耦合到短路防止電路的輸入。在切換信號S^的啟用與驅(qū)動信號Sa和 SB的啟用之間設置時間延遲。延遲電路110和120決定時間延遲。
圖8示出了延遲電路的優(yōu)選實施例的示意圖。電流源113對電容器115 進行充電。晶體管112對電容器115進行放電。輸入信號通過反相器111來 控制晶體管112。輸入信號進一步連接到NAND門119。 NAND門119的另一輸 入耦合到電容器115。 NAND門的輸出是延遲電路的輸出。當輸入信號為邏輯 低(logic-low)時，對電容器進行放電且NAND門119的輸出為邏輯高 (logic-high)。當輸入信號變?yōu)檫壿嫺邥r，電流源113將開始對電容器115 進行充電。 一旦電容器115的電壓高于NAND門119的輸入閾值，NAND門119 就將輸出邏輯低。電流源113的電流值和電容器115的電容值決定延遲電路 的延遲時間。延遲時間是從輸入信號的邏輯高開始到延遲電路的輸出信號的 邏輯低。
圖9是信號產(chǎn)生電路300的優(yōu)選實施例的示意圖。觸發(fā)器310的時鐘輸 入接收切換信號SIN并產(chǎn)生連接到OR門315的第一輸入的第一信號。切換信 號S^通過反相器325進一步產(chǎn)生信號SNN。信號S,驅(qū)動觸發(fā)器320的時鐘輸 入。觸發(fā)器320輸出連接到OR門315的第二輸入的第二信號。OR門315用 來在第二輸出端子XN處產(chǎn)生負脈沖信號，以便斷開圖3的集成同步整流器51 和52。負脈沖信號通過延遲電路(delay circuit, DLY ) 322將觸發(fā)器310 和32G重設。延遲電路322的延遲時間決定負脈沖信號的脈沖寬度Tp。信號 S則耦合到觸發(fā)器340的D輸入端子和AND門345的輸入。觸發(fā)器340的時鐘 輸入通過反相器342耦合到第二輸出端子Xw以接收負脈沖信號。觸發(fā)器340 的輸出連接到AND門345的另一輸入。AND門345用來在第一輸出端子Xp處 產(chǎn)生正脈沖信號。正脈沖信號經(jīng)由延遲電路332將觸發(fā)器340重設。延遲電 路332的延遲時間決定正脈沖信號的脈沖寬度Tp。因此，正脈沖信號和負脈 沖信號在第一輸出端子Xp和第二輸出端子Xw上形成脈沖信號。
圖10示出了同步整流電路的信號波形。驅(qū)動信號Sa和Sb分別根據(jù)切換 信號SIN的上升沿和下降沿而產(chǎn)生。延遲時間T。設計在切換信號S^的上升沿 與驅(qū)動信號SA的上升沿之間。此外，另一延遲時間T。設計在切換信號SIN的下 降沿與驅(qū)動信號SB的上升沿之間。驅(qū)動信號Ss是驅(qū)動信號Sa的相反信號。根據(jù)切換信號s^的前沿和后沿產(chǎn)生脈沖信號sP-sN (負脈沖信號)，以禁用集成同步整流器51和52。在負脈沖信號結(jié)束之后，產(chǎn)生脈沖信號SP-SN (正脈沖 信號)，以當集成同步整流器51或52的二極管導通時啟用集成同步整流器 51或52。圖11示出了脈沖變壓器75，其用作同步整流電路的隔離裝置70。
所屬領(lǐng)域的技術(shù)人員將了解，可在不脫離本發(fā)明的范圍或精神的情況下 對本發(fā)明的結(jié)構(gòu)做出各種修改和變化。鑒于以上內(nèi)容，希望本發(fā)明涵蓋在所 附權(quán)利要求書及其等效物的范圍內(nèi)的對本發(fā)明的修改和變化。
權(quán)利要求
1.一種用于功率轉(zhuǎn)換器的同步整流電路，其包括集成同步整流器，其具有整流端子，其耦合到功率變壓器的二次側(cè)；接地端子，其耦合到所述功率轉(zhuǎn)換器的輸出；第一輸入端子；以及第二輸入端子，其中，功率晶體管連接在所述整流端子與所述接地端子之間；且所述第一輸入端子和所述第二輸入端子接收脈沖信號來導通/截止所述功率晶體管；以及脈沖信號產(chǎn)生電路，其具有輸入端子，其接收切換信號；第一輸出端子；以及第二輸出端子，其中，所述切換信號用于切換所述功率轉(zhuǎn)換器的所述功率變壓器；所述第一輸出端子和所述第二輸出端子用來產(chǎn)生所述脈沖信號；以及隔離裝置，其耦合在所述集成同步整流器的第一輸入端子與第二輸入端子之間，以及所述脈沖信號產(chǎn)生電路的第一輸出端子與第二輸出端子之間。
2. 根據(jù)權(quán)利要求l所述的同步整流電路，其中，所述隔離裝置包括脈沖 變壓器或多個電容器。
3. 根據(jù)權(quán)利要求1所述的同步整流電路，其中，所述脈沖信號是差分信 號；且所述脈沖信號的極性決定所述功率晶體管的導通/截止狀態(tài)。
4. 根據(jù)權(quán)利要求1所述的同步整流電路，其中，所述脈沖信號是觸發(fā)信 號，且其中，所述脈沖信號的脈沖寬度短于所述切換信號的脈沖寬度。
5. 根據(jù)權(quán)利要求1所述的同步整流電路，其中，所述集成同步整流器包 括閂鎖電路，所述閂鎖電路耦合到所述集成同步整流器的第一輸入端子和第 二輸入端子以接收所述脈沖信號來設定或重設所述閂鎖電路；其中所述閂鎖 電路導通/截止所述功率晶體管。
6. 根據(jù)權(quán)利要求1所述的同步整流電路，其中，所述集成同步整流器進一步包括最大導通時間電路以限制所述功率晶體管的最大導通時間。
7. —種用于功率轉(zhuǎn)換器的同步整流器設備，其包括 脈沖信號產(chǎn)生電路，其用于根據(jù)切換信號的前沿和后沿而產(chǎn)生脈沖信號；隔離裝置，其將所述脈沖信號從功率變壓器的一次側(cè)傳遞到所述功率變壓器的二次側(cè)；以及集成同步整流器，其具有功率晶體管和控制電路；其中，所述功率晶體 管耦合到所述功率變壓器，以用于整流操作；且所述控制電贈"接收所述脈沖 信號來導通/截止所述功率晶體管；其中，所述切換信號用于切換所述功率轉(zhuǎn)換器的所述功率變壓器；且所 述脈沖信號設定或重設所述控制電路的閂鎖電路，以便控制所述功率晶體管。
8. 根據(jù)權(quán)利要求7所述的同步整流器設備，其進一步包括二極管，所述 二極管并聯(lián)耦合到所述功率晶體管；且其中， 一旦所述二極管導通，所述脈沖信號就導通所述功率晶體管。
9. 根據(jù)權(quán)利要求7所述的同步整流器設備，其中，所述隔離裝置包括多個電容器或脈沖變壓器。
10. 根據(jù)權(quán)利要求7所述的同步整流器設備，其中，所述脈沖信號是觸發(fā) 信號，且其中所述脈沖信號的脈沖寬度短于所述切換信號的脈沖寬度。
11. 根據(jù)權(quán)利要求7所述的同步整流器設備，其中，所述脈沖信號產(chǎn)生電路各進一步包括輸入信號端子，其接收所述切換信號；第一輸出端子；第二輸出端子；其中，在所述第一輸出端子和所述第二輸出端子處產(chǎn)生所述脈沖信號。
12. 根據(jù)權(quán)利要求7所述的同步整流器設備，其中，所述集成同步整流器包括整流端子，其耦合到所述功率變壓器的二次側(cè)； 接地端子，其耦合到所述功率轉(zhuǎn)換器的輸出； 第一輸入信號端子；以及 第二輸入信號端子；其中，所述功率晶體管連接在所述整流端子與所述接地端子之間；且所述集成同步整流器的第一輸入信號端子和第二輸入信號端子接收所述脈沖信 號來導通/截止所述功率晶體管。
13. 根據(jù)權(quán)利要求7所述的同步整流器設備，其中，所述功率晶體管的最 大導通時間受最大導通時間電路限制。
14. 一種用于改進功率轉(zhuǎn)換器的效率的方法，其包括 根據(jù)切換信號的前沿和后沿而產(chǎn)生脈沖信號；經(jīng)由隔離障壁將所述脈沖信號從功率變壓器的一次側(cè)傳遞到所述功率變 壓器的二次側(cè)；根據(jù)所述脈沖信號來設定或重設閂鎖；以及 根據(jù)所述閂鎖的狀態(tài)來導通/截止功率晶體管；其中，切換信號用于切換所述功率轉(zhuǎn)換器的功率變壓器；所述功率晶體 管耦合到所述功率變壓器的二次側(cè)以用于整流操作。
15. 根據(jù)權(quán)利要求14所述的用于改進功率轉(zhuǎn)換器的效率的方法，其中， 僅當二極管導通時才可導通所述功率晶體管，且其中，所述二極管并聯(lián)耦合 到所述功率晶體管。
16. 根據(jù)權(quán)利要求14所述的用于改進功率轉(zhuǎn)換器的效率的方法，其中， 所述隔離裝置包括脈沖變壓器或多個電容器。
17. 根據(jù)權(quán)利要求14所述的用于改進功率轉(zhuǎn)換器的效率的方法，其中， 所述脈沖信號的脈沖寬度短于所述切換信號的脈沖寬度。
18. 根據(jù)權(quán)利要求14所述的用于改進功率轉(zhuǎn)換器的效率的方法，其中， 所述功率晶體管的最大導通時間受最大導通時間電路限制。
19. 一種用于功率轉(zhuǎn)換器的同步整流電路，其包括第 一集成同步整流器，其耦合到功率變壓器的二次側(cè)的第 一端子；第二集成同步整流器，其耦合到所述功率變壓器的二次側(cè)的第二端子；其中，所述第一或第二集成同步整流器具有整流端子，其耦合到所述功率變壓器；和接地端子，其耦合到所述 功率轉(zhuǎn)換器的輸出，且其中功率晶體管連接在所述整流端子與所述接地端子之間；以及第一輸入端子和第二輸入端子；其中，所述第一輸入端子和所述第二輸入端子接收脈沖信號來控制所述功率晶體管； 脈沖信號產(chǎn)生電路，其具有輸入端子，其接收切換信號來切換所述功率轉(zhuǎn)換器的所述功率變壓器；第一輸出端子和第二輸出端子，其用于產(chǎn)生所述脈沖信號；以及 隔離裝置，其耦合在所述集成同步整流器的第一輸入端子與第二輸入端 子之間，以及所述脈沖信號產(chǎn)生電路的第一輸出端子與第二輸出端子之間。
20. 根據(jù)權(quán)利要求19所述的同步整流電路，其中，所述脈沖信號是差分 信號；其中，所述脈沖信號的脈沖寬度短于所述切換信號的脈沖寬度；且其 中，所述脈沖信號的極性決定所述功率晶體管的導通/截止狀態(tài)。
21. 根據(jù)權(quán)利要求19所述的同步整流電路，其中，所述集成同步整流器 包括閂鎖電路，其耦合到所述第 一輸入端子和所述第二輸入端子以接收所述 脈沖信號來設定或重設所述閂鎖電路；且其中所述閂鎖電路導通/截止所述功率晶體管。
全文摘要
本發(fā)明提供一種用于諧振功率轉(zhuǎn)換器的同步整流電路。集成同步整流器(integrated synchronous rectifier)包括整流端子、接地端子、第一輸入端子和第二輸入端子。整流端子耦合到功率變壓器的二次側(cè)。接地端子耦合到功率轉(zhuǎn)換器的輸出。功率晶體管連接在整流端子與接地端子之間。第一輸入端子和第二輸入端子接收脈沖信號來導通/截止功率晶體管。脈沖信號產(chǎn)生電路包含輸入端子，其接收切換信號來切換功率轉(zhuǎn)換器的功率變壓器。
文檔編號H02M3/335GK101202511SQ20071018506
公開日2008年6月18日 申請日期2007年11月6日 優(yōu)先權(quán)日2007年8月8日
發(fā)明者楊大勇, 陳佐民 申請人:崇貿(mào)科技股份有限公司