專利名稱：P型功率晶體管控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種P型功率晶體管的控制電路，特別是有關(guān)于一種具有 軟性激活的功能的P型功率晶體管控制電路。
背景技術(shù)：
一般而言，在電源應(yīng)用上所使用到的功率晶體管(powertransistor)較一般 集成電路內(nèi)的金氧半導(dǎo)體(metal oxide semiconductor, MOS)晶體管具有較大 的尺寸，即較大的寬長(zhǎng)比。因此，功率晶體管也比一般MOS晶體管具有較大的 寄生電容。<formula>formula see original document page 4</formula>(1)
由公式(1)可知，當(dāng)功率晶體管被導(dǎo)通的瞬間，隨著寄生的電容值越大以 及導(dǎo)通電壓的斜率越高，所產(chǎn)生的瞬間導(dǎo)通電流也跟著變大，而容易造成其它 外圍組件的損壞。因此，功率晶體管導(dǎo)通時(shí)，軟性激活(soft start)可避免瞬間 導(dǎo)通電流過(guò)大。
圖1為顯示傳統(tǒng)N型功率晶體管的控制電路圖。其中，電荷泵(chargepump) 電路12的輸出電壓提供至N型功率晶體管Ml 1的柵極端以導(dǎo)通N型功率晶體 管，使輸出電壓V。ut大體上等于輸入電壓Vin。在圖1中，電荷泵電路12為一 種升壓電路，經(jīng)由對(duì)電容充電以及開(kāi)關(guān)切換等動(dòng)作，將較低的輸入電壓轉(zhuǎn)換成 較高的輸出電壓。因?yàn)殡姾杀秒娐返妮敵鲭妷号郎乃俣容^慢，即導(dǎo)通電壓的 斜率較低，所以產(chǎn)生的瞬間導(dǎo)通電流也跟著變小。
對(duì)P型功率晶體管的應(yīng)用而言，因?yàn)镻型晶體管沒(méi)有基體效應(yīng)(body effect) 的存在，所以使用上具有較N型功率晶體管更容易設(shè)計(jì)的優(yōu)點(diǎn)。然而，P型與N型功率晶體管導(dǎo)通時(shí)的控制信號(hào)互為反相。因此，無(wú)法使用與N型功率晶體管 相同的電荷泵電路來(lái)控制P型功率晶體管的切換。有鑒于此，本發(fā)明提供可控 制P型功率晶體管軟性激活的電路以及方法。

發(fā)明內(nèi)容
本發(fā)明提供一種P型功率晶體管控制電路，包括P型功率晶體管，具有第 一柵極端，耦接于輸入電壓以及輸出電壓之間；第一開(kāi)關(guān)，耦接于第一電壓以 及第一柵極端之間；電流源，用以提供第一電流，并耦接于第二電壓；以及第 二開(kāi)關(guān)，耦接于第一開(kāi)關(guān)、第一柵極端以及電流源之間。其中，當(dāng)?shù)谝婚_(kāi)關(guān)不 導(dǎo)通且第二開(kāi)關(guān)導(dǎo)通時(shí)，根據(jù)第一電流決定第一柵極端的電壓位準(zhǔn)(voltage level)。
另外，本發(fā)明提供一種P型功率晶體管控制電路，包括P型功率晶體管， 具有第一柵極端，耦接于輸入電壓以及輸出電壓之間；第一開(kāi)關(guān)，耦接于第一 電壓以及第一柵極端之間；電流源，用以提供第一電流，并耦接于第二電壓； 以及第二開(kāi)關(guān)，耦接于第一開(kāi)關(guān)、第一柵極端以及電流源之間。其中，根據(jù)第 二幵關(guān)的導(dǎo)通與不導(dǎo)通的切換動(dòng)作而決定第一柵極端的電壓位準(zhǔn)。
本發(fā)明提供的的電路以及方法可使P型功率晶體管軟性激活。


圖1為顯示傳統(tǒng)N型功率晶體管的控制電路圖2為顯示根據(jù)本發(fā)明一實(shí)施例所述的P型功率晶體管的控制電路圖； 圖3A、圖3B為分別顯示圖2實(shí)施例的控制信號(hào)波形圖； 圖4為顯示根據(jù)本發(fā)明另一實(shí)施例所述的P型功率晶體管的控制電路圖； 圖5為顯示圖4實(shí)施例的控制信號(hào)波形圖。
附圖標(biāo)號(hào) 12 電荷泵電路
22 節(jié)點(diǎn)24、 46 電流源
42 及邏輯柵
M1 P型功率晶體管
44 電流鏡
寄生電容
C』 電容
Ii、 12、 I加 電、流 M11 N型功率晶體管
M2、 M3 晶體管
M4、 M5 鏡射晶體管
Sj 脈沖信號(hào)
Sdk 時(shí)鐘信號(hào)
S^we 激活信號(hào)
SW1、 SW2 開(kāi)關(guān)
S2 信號(hào)
Sctril、 S^2 控制信號(hào)
VDD、 VSS 電源
Vin 輸入電壓
Vout 輸出電壓
Vctrl 電壓
具體實(shí)施例方式
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉出 較佳實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下實(shí)施例:圖2為顯示根據(jù)本發(fā)明一實(shí)施例所述的P型功率晶體管的控制電路圖。開(kāi) 關(guān)SW1耦接于電源VDD與節(jié)點(diǎn)22之間，而開(kāi)關(guān)SW2耦接于電流源24與節(jié)點(diǎn) 22之間。其中，控制信號(hào)Setr 用以控制開(kāi)關(guān)SW1是否導(dǎo)通，而控制信號(hào)SetH2 用以控制開(kāi)關(guān)SW2是否導(dǎo)通。根據(jù)本發(fā)明一實(shí)施例，開(kāi)關(guān)SW1以及開(kāi)關(guān)SW2 并不會(huì)同時(shí)導(dǎo)通。電流源24耦接于開(kāi)關(guān)SW2與電源VSS之間，并提供電流U 至電源VSS。 P型功率晶體管M1的柵極端與開(kāi)關(guān)SW1、開(kāi)關(guān)SW2共同耦接于 節(jié)點(diǎn)22。 P型功率晶體管M1的源極端耦接至輸入電壓Vin，而其漏極端耦接至
輸出電壓V。ut。其中，電容d。ad等效于在P型功率晶體管Ml的漏極端所看到
的全部負(fù)載(即外圍組件)，寄生電容Cp^為P型功率晶體管Ml的寄生電容。 圖3A為顯示圖2的控制信號(hào)波形圖，其中控制信號(hào)Sctrll、 S滅為邏輯"1" 時(shí)，分別導(dǎo)通開(kāi)關(guān)SW1、開(kāi)關(guān)SW2。反之，控制信號(hào)S礎(chǔ)、S加,2為邏輯"0"時(shí)，分別不導(dǎo)通開(kāi)關(guān)SW1、開(kāi)關(guān)SW2。首先，控制開(kāi)關(guān)SW1導(dǎo)通而開(kāi)關(guān)SW2不導(dǎo) 通。因此位于節(jié)點(diǎn)22的電壓V。w為電源VDD，則P型功率晶體管Ml不導(dǎo)通。
接下來(lái)，控制開(kāi)關(guān)SW1不導(dǎo)通而開(kāi)關(guān)SW2導(dǎo)通。此時(shí)，儲(chǔ)存在寄生電容Cp^
的電壓Von會(huì)經(jīng)由電流源24放電至電源VSS。其中，放電的速度決定于電流Ictrl 的大小。電流Ietri越大，則電壓Vew就越快被放電至電源VSS，如箭頭A所指示。 反之，電流I^越小，則電壓Vetri就越慢被放電至電源VSS，如箭頭B所指示。
當(dāng)節(jié)點(diǎn)22的電壓降為電源VSS時(shí)，P型功率晶體管26被完全導(dǎo)通，則輸出電 壓V。ut大體上等于輸入電壓Vin。在此，電流Ietn的大小可為預(yù)設(shè)的固定值，或 由電路設(shè)計(jì)者根據(jù)不同的電路需求而通過(guò)電流源24來(lái)控制電流Ietri的大小。
當(dāng)P型功率晶體管Ml導(dǎo)通的速度越慢，即斜率越小，則導(dǎo)通時(shí)所產(chǎn)生的 瞬間導(dǎo)通電流也跟著變小。因此，可達(dá)到軟性激活P型功率晶體管的功能。除 了控制電流I^的大小之外，也可利用導(dǎo)通以及不導(dǎo)通開(kāi)關(guān)SW2的切換，來(lái)軟 性激活P型功率晶體管。
圖3B為顯示圖2的另一控制信號(hào)波形圖。與圖3A的差別在于控制信號(hào)Sctri2 為脈沖信號(hào)，即開(kāi)關(guān)SW2不會(huì)一直導(dǎo)通。如》圖3B所顯示，需要經(jīng)過(guò)4個(gè)控制 信號(hào)S^2周期，才能將儲(chǔ)存在寄生電容C,的電壓V^放電至電源VSS。禾廿用 控制信號(hào)Setri2的脈沖頻率以及工作周期(duty cycle)來(lái)控制開(kāi)關(guān)SW2的導(dǎo)通頻 率以及維持開(kāi)關(guān)SW2導(dǎo)通的時(shí)間，再根據(jù)電流Ictn的大小，可以容易控制P型 功率晶體管導(dǎo)通的時(shí)間，以達(dá)到軟性激活。
圖4為顯示根據(jù)本發(fā)明另一實(shí)施例所述的P型功率晶體管的控制電路圖。 其中，P型功率晶體管Ml的源極端耦接至輸入電壓Vin，而其漏極端耦接至輸 出電壓V, P型功率晶體管M1的柵極端耦接至晶體管M2、 M3的漏極端。晶 體管M2為PMOS晶體管，其源極端耦接至電源VDD，而其柵極端耦接至激活 信號(hào)Senable。晶體管M3為NMOS晶體管，其源極端耦接至電流鏡44，而其柵 極端耦接至及邏輯柵(AND gate) 42的輸出端。及邏輯柵42根據(jù)激活信號(hào)Senable 以及時(shí)鐘信號(hào)Sdk產(chǎn)生脈沖信號(hào)S,，并提供至晶體管M3的柵極端。電流鏡44包括電流源46、鏡射晶體管M4以及鏡射晶體管M5。其中，鏡 射晶體管M4以及鏡射晶體管M5為NMOS晶體管。鏡射晶體管M4的漏極端 耦接至晶體管M3的源極端，鏡射晶體管M4的柵極端以及鏡射晶體管M5的漏 極端、柵極端耦接至電流源46。鏡射晶體管M4以及鏡射晶體管M5的源極端 耦接至電源VSS。如熟悉此技藝的人士所熟知，電流鏡44可根據(jù)電流源46的 電流I,以及鏡射晶體管M4對(duì)鏡射晶體管M5的寬長(zhǎng)比，提供與電流L成比例的 電流12流經(jīng)鏡射晶體管M4。
圖5為顯示圖4的控制信號(hào)波形圖，其中在P型功率晶體管Ml的柵極端
的信號(hào)以信號(hào)S2表示。
一開(kāi)始先設(shè)定激活信號(hào)S^^為邏輯"0"，則晶體管
M2導(dǎo)通。同時(shí)，及邏輯柵42柵控(gating)時(shí)鐘信號(hào)Sdk，使脈沖信號(hào)S,維持 在邏輯"0"。因此，晶體管M2導(dǎo)通時(shí)，晶體管M3不會(huì)導(dǎo)通，而信號(hào)S2維持
在電源VDD。然后，設(shè)定激活信號(hào)S^^為邏輯"1"，則晶體管M2不導(dǎo)通，
并且及邏輯柵42將時(shí)鐘信號(hào)Sdk傳送給脈沖信號(hào)當(dāng)脈沖信號(hào)S,為邏輯"1 " 時(shí)，晶體管M3導(dǎo)通，以及經(jīng)由電流鏡44，對(duì)P型功率晶體管M1的柵極端以 及寄生電容Cp咖形成一放電路徑至電源VSS。
通過(guò)控制晶體管M3導(dǎo)通時(shí)間的長(zhǎng)短、快慢以及電流12的電流量大小，可 以調(diào)整P型功率晶體管Ml的柵極端的電壓位準(zhǔn)降低至足以導(dǎo)通P型功率晶體 管M1所需的時(shí)間。時(shí)鐘信號(hào)Sdk的頻率越慢或是工作周期越短，則放電的速度 也越慢。因此，P型功率晶體管M1也越慢被導(dǎo)通，而達(dá)到軟性激活的功能。
本發(fā)明雖以較佳實(shí)施例揭示如上，然其并非用以限定本發(fā)明的范圍，任何 熟習(xí)此項(xiàng)技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的更動(dòng)與潤(rùn)飾， 因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1. 一種P型功率晶體管控制電路，其特征是，該電路包括一P型功率晶體管，具有一第一柵極端，耦接于一輸入電壓以及一輸出電壓之間；一第一開(kāi)關(guān)，耦接于一第一電壓以及上述第一柵極端之間；一電流源，用以提供一第一電流，并耦接于一第二電壓；以及一第二開(kāi)關(guān)，耦接于上述第一開(kāi)關(guān)、上述第一柵極端以及上述電流源之間，其中，根據(jù)上述第二開(kāi)關(guān)的導(dǎo)通與不導(dǎo)通的切換動(dòng)作而決定上述第一柵極端的電壓位準(zhǔn)。
2. 如權(quán)利要求1所述的P型功率晶體管控制電路，其特征是，當(dāng)上述第一開(kāi) 關(guān)不導(dǎo)通且上述第二開(kāi)關(guān)導(dǎo)通時(shí)，根據(jù)上述第一電流決定上述第一柵極端的電 壓位準(zhǔn)。
3. 如權(quán)利要求1所述的P型功率晶體管控制電路，其特征是，該電路還包括 根據(jù)上述第一電流的大小，決定上述第一柵極端的電壓位準(zhǔn)的降低速度。
4. 如權(quán)利要求1所述的P型功率晶體管控制電路，其特征是，該電路還包括 根據(jù)上述第一柵極端的電壓位準(zhǔn)而決定上述P型功率晶體管的導(dǎo)通。
5. 如權(quán)利要求1所述的P型功率晶體管控制電路，其特征是，當(dāng)上述P型功 率晶體管導(dǎo)通時(shí)，上述輸出電壓大體上等于上述輸入電壓。
6. 如權(quán)利要求1所述的P型功率晶體管控制電路，其特征是，該電路還包括 一第一控制信號(hào)用以控制上述第一開(kāi)關(guān)的導(dǎo)通，以及一第二控制信號(hào)用以控制 上述第二開(kāi)關(guān)的導(dǎo)通。
7. 如權(quán)利要求6所述的P型功率晶體管控制電路，其特征是，當(dāng)上述第一控 制信號(hào)控制上述第一開(kāi)關(guān)導(dǎo)通時(shí)，上述第二控制信號(hào)控制上述第二開(kāi)關(guān)不導(dǎo)通。
8. 如權(quán)利要求6所述的P型功率晶體管控制電路，其特征是，上述第二控制 信號(hào)為一脈沖信號(hào)。
9. 如權(quán)利要求8所述的P型功率晶體管控制電路，其特征是，該電路還包括根據(jù)上述脈沖信號(hào)的頻率，決定上述第一柵極端的電壓位準(zhǔn)的降低速度。
10. 如權(quán)利要求6所述的P型功率晶體管控制電路，其特征是，該電路還包 括一邏輯電路，上述邏輯電路根據(jù)上述第一控制信號(hào)以及一時(shí)鐘信號(hào)產(chǎn)生上述 第二控制信號(hào)。
11. 如權(quán)利要求10所述的P型功率晶體管控制電路，其特征是，上述邏輯電 路為一及邏輯柵。
12. 如權(quán)利要求1所述的P型功率晶體管控制電路，其特征是，上述第一開(kāi) 關(guān)為一P型金氧半導(dǎo)體晶體管，上述第二開(kāi)關(guān)為一 N型金氧半導(dǎo)體晶體管。
13. 如權(quán)利要求1所述的P型功率晶體管控制電路，其特征是，上述電流源 為一電流鏡電路，包括一第一鏡射晶體管，包括一第二柵極端、 一第一端以及一第二端；以及 一第二鏡射晶體管，包括一第三柵極端、 一第三端以及一第四端， 其中，上述第一鏡射晶體管的上述第二柵極端、上述第一鏡射晶體管的上 述第一端以及上述第二鏡射晶體管的上述第三柵極端耦接至一第二電流，上述 第一鏡射晶體管的上述第二端以及上述第二鏡射晶體管的上述第四端耦接至上 述第二電壓，上述第二鏡射晶體管的上述第三端耦接至上述第二開(kāi)關(guān)。
14. 如權(quán)利要求13所述的P型功率晶體管控制電路，其特征是，根據(jù)上述第 二電流以及上述第二鏡射晶體管對(duì)上述第一鏡射晶體管的寬長(zhǎng)比決定上述第一 電流。
全文摘要
本發(fā)明提供了一種P型功率晶體管控制電路，該電路包括P型功率晶體管，具有柵極端，耦接于一輸入電壓以及一輸出電壓之間；第一開(kāi)關(guān)，耦接于第一電壓以及柵極端之間；電流源，用以提供第一電流，并耦接于第二電壓；以及，第二開(kāi)關(guān)，耦接于第一開(kāi)關(guān)、柵極端以及電流源之間。其中，當(dāng)?shù)谝婚_(kāi)關(guān)不導(dǎo)通且第二開(kāi)關(guān)導(dǎo)通時(shí)，根據(jù)第一電流決定柵極端的電壓位準(zhǔn)(voltage level)。本發(fā)明提供的的電路以及方法可使P型功率晶體管軟性激活。
文檔編號(hào)H02M1/08GK101286692SQ20071009046
公開(kāi)日2008年10月15日 申請(qǐng)日期2007年4月11日 優(yōu)先權(quán)日2007年4月11日
發(fā)明者李仲平, 湯鎮(zhèn)帆 申請(qǐng)人:華邦電子股份有限公司