一種槽柵vdmos的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種槽柵VDMOS，包括：襯底、外延層、第一阱區(qū)、第二阱區(qū)、位于所述第二阱區(qū)表面的第一源極、槽型柵極、包圍所述槽型柵極的柵氧化層、第二源極縱向場(chǎng)板和包圍所述第二源極縱向場(chǎng)板的二氧化硅層；其中，所述襯底、所述外延層和所述第二阱區(qū)的摻雜類型均為第一摻雜類型；所述第一阱區(qū)的摻雜類型為第二摻雜類型；其中，所述柵氧化層和所述二氧化硅層被所述第一阱區(qū)和所述第二阱區(qū)隔離。本發(fā)明提供的槽柵VDMOS，用以解決現(xiàn)有技術(shù)中應(yīng)用電荷耦合技術(shù)的槽柵VDMOS，存在的在空間輻射時(shí)，易發(fā)生SEB和SEGR的技術(shù)問(wèn)題。實(shí)現(xiàn)了減少SEB和SEGR出現(xiàn)的風(fēng)險(xiǎn)，提高可靠性的技術(shù)效果。
【專利說(shuō)明】
_種槽柵VDMOS
技術(shù)領(lǐng)域
[0001 ]本發(fā)明涉及半導(dǎo)體領(lǐng)域，尤其涉及一種槽柵VDM0S。
【背景技術(shù)】
[0002]在半導(dǎo)體領(lǐng)域內(nèi)，柵極利用挖槽工藝制作的MOSFET器件稱作槽柵VDM0S，因槽柵VDMOS在中低壓應(yīng)用領(lǐng)域具有比傳統(tǒng)VDMOS更高的功率密度，更低的導(dǎo)通電阻等優(yōu)勢(shì)，得到了廣泛的應(yīng)用。而在中壓領(lǐng)域，如圖1所示，通常在槽柵101的基礎(chǔ)上，引入了電荷耦合技術(shù)，即利用深入硅外延層的被稱為第二源極102的縱向場(chǎng)板與硅內(nèi)載流子的耦合作用形成的橫向電場(chǎng)，降低擊穿電壓與導(dǎo)通電阻的依賴關(guān)系，提升器件性能。
[0003]但是，當(dāng)其應(yīng)用在航空航天領(lǐng)域時(shí)，由于空間環(huán)境中存在持續(xù)不斷的重離子輻射，極易誘發(fā)其發(fā)生單粒子效應(yīng)，從而使空間系統(tǒng)發(fā)生災(zāi)難性事故。當(dāng)重離子轟擊到硅片表面后，在其運(yùn)動(dòng)路徑上會(huì)產(chǎn)生大量的電子空穴對(duì)。以應(yīng)用電荷耦合技術(shù)的N溝道槽柵VDMOS為例，如圖2中虛線箭頭所示，當(dāng)處于阻斷狀態(tài)時(shí)，其體內(nèi)的電場(chǎng)均指向第二源極102。因此，硅片受到轟擊后，電子空穴對(duì)中的電子會(huì)從漏極流出，而空穴將順著第二源極102邊界流向表面，如圖2中粗箭頭所示。一方面，流入P阱區(qū)的空穴電流過(guò)大，使P阱區(qū)壓降超過(guò)0.7V時(shí)，源摻雜區(qū)-阱區(qū)-外延層組成的寄生三極管將開(kāi)啟，使電流密度過(guò)度集中導(dǎo)致器件發(fā)生單粒子燒毀(Singer Event Burnout,SEB)。另一方面，過(guò)多的空穴堆積在柵氧Si/Si02界面處，貝Ij等效于在柵介質(zhì)層上附加一個(gè)瞬態(tài)電場(chǎng)，導(dǎo)致柵介質(zhì)層內(nèi)電場(chǎng)超過(guò)臨界擊穿電場(chǎng)，發(fā)生柵介質(zhì)層擊穿，即發(fā)生單粒子?xùn)糯?Single Event Gate Rupture SEGR)。由于親合電場(chǎng)的作用，這兩種現(xiàn)象在應(yīng)用電荷耦合技術(shù)的槽柵VDMOS中會(huì)比傳統(tǒng)槽柵VDMOS更嚴(yán)重。
[0004]也就是說(shuō)，現(xiàn)有技術(shù)中應(yīng)用電荷耦合技術(shù)的槽柵VDM0S，存在易發(fā)生SEB和SEGR的技術(shù)問(wèn)題。

【發(fā)明內(nèi)容】

[0005]本發(fā)明通過(guò)提供一種槽柵VDM0S，解決了現(xiàn)有技術(shù)中應(yīng)用電荷耦合技術(shù)的槽柵VDMOS，存在的易發(fā)生SEB和SEGR的技術(shù)問(wèn)題。
[0006]為解決上述技術(shù)問(wèn)題，本發(fā)明提供了如下技術(shù)方案:
[0007]一種槽柵VDMOS，包括:
[0008]襯底、外延層、位于所述外延層表面的第一阱區(qū)、位于所述第一阱區(qū)表面的第二阱區(qū)、位于所述第二阱區(qū)表面的第一源極、槽型柵極、包圍所述槽型柵極的柵氧化層、第二源極縱向場(chǎng)板和包圍所述第二源極縱向場(chǎng)板的二氧化硅層;其中，所述襯底、所述外延層和所述第二阱區(qū)的摻雜類型均為第一摻雜類型;所述第一阱區(qū)的摻雜類型為第二摻雜類型；
[0009]其中，所述柵氧化層和所述二氧化硅層被所述第一阱區(qū)和所述第二阱區(qū)隔離。
[0010]可選的，所述第一阱區(qū)中靠近所述第二源極縱向場(chǎng)板的一側(cè)為重?fù)诫s區(qū)；所述重?fù)诫s區(qū)的摻雜濃度高于所述第一阱區(qū)中除所述重?fù)诫s區(qū)外其他區(qū)域的摻雜濃度。
[0011]可選的，所述第一源極通過(guò)接觸孔沿所述二氧化硅層的表面延伸至與所述重?fù)诫s區(qū)接觸。
[0012]可選的，所述第一源極包括:位于所述VDMOS表面的金屬層和所述接觸孔中的孔內(nèi)金屬。
[0013]可選的，所述第一摻雜類型為N型，所述第二摻雜類型為P型;或所述第一摻雜類型為P型，所述第二摻雜類型為N型。
[0014]可選的，所述第二源極為多晶硅。
[0015]可選的，所述襯底為漏極。
[0016]本申請(qǐng)實(shí)施例中提供的一個(gè)或多個(gè)技術(shù)方案，至少具有如下技術(shù)效果或優(yōu)點(diǎn):
[0017]1、本申請(qǐng)實(shí)施例提供的槽柵VDMOS，將現(xiàn)有技術(shù)中在同一槽內(nèi)形成的第二源極和柵極分離至兩個(gè)隔離的槽內(nèi)，將單粒子激發(fā)空穴電流匯聚的位置與柵氧界面等表面敏感區(qū)域分離，實(shí)現(xiàn)了將器件轟擊時(shí)產(chǎn)生的電流與器件導(dǎo)通時(shí)的電流路徑分離的，從而實(shí)現(xiàn)單粒子加固，減少了 SEB和SEGR發(fā)生的風(fēng)險(xiǎn)，提高了可靠性。
[0018]2、本申請(qǐng)實(shí)施例提供的槽柵VDM0S，將高摻雜區(qū)及第一源極接觸孔均設(shè)計(jì)在第二源極場(chǎng)板附近，從而調(diào)整了敏感區(qū)域的電場(chǎng)分布，通過(guò)將轟擊產(chǎn)生的電荷引到高摻雜區(qū)，再?gòu)牡谝辉礃O的接觸孔處導(dǎo)出電荷，以避免電荷擴(kuò)散，將器件受到重離子轟擊時(shí)產(chǎn)生的電流引導(dǎo)至器件的非敏感區(qū)域，并流出器件外，進(jìn)一步減少了 SEB和SEGR發(fā)生的風(fēng)險(xiǎn)，提高了可靠性。
【附圖說(shuō)明】
[0019]為了更清楚地說(shuō)明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。
[0020]圖1為【背景技術(shù)】中槽柵VDMOS的結(jié)構(gòu)圖；
[0021 ]圖2為【背景技術(shù)】中槽柵VDMOS的電場(chǎng)分布圖；
[0022]圖3為本申請(qǐng)實(shí)施例中槽柵VDMOS的結(jié)構(gòu)圖；
[0023]圖4為本申請(qǐng)實(shí)施例中槽柵VDMOS的電場(chǎng)分布圖。
【具體實(shí)施方式】
[0024]本申請(qǐng)實(shí)施例通過(guò)提供槽柵VDM0S，解決了現(xiàn)有技術(shù)中應(yīng)用電荷耦合技術(shù)的槽柵VDM0S，存在的易發(fā)生SEB和SEGR的技術(shù)問(wèn)題。實(shí)現(xiàn)了減少SEB和SEGR發(fā)生的風(fēng)險(xiǎn)，提高可靠性的技術(shù)效果。
[0025]為解決上述技術(shù)問(wèn)題，本申請(qǐng)實(shí)施例提供技術(shù)方案的總體思路如下:
[0026]本申請(qǐng)?zhí)峁┮环N槽柵VDMOS，包括:
[0027]襯底、外延層、位于所述外延層表面的第一阱區(qū)、位于所述第一阱區(qū)表面的第二阱區(qū)、位于所述第二阱區(qū)表面的第一源極、槽型柵極、包圍所述槽型柵極的柵氧化層、第二源極縱向場(chǎng)板和包圍所述第二源極縱向場(chǎng)板的二氧化硅層;其中，所述襯底、所述外延層和所述第二阱區(qū)的摻雜類型均為第一摻雜類型;所述第一阱區(qū)的摻雜類型為第二摻雜類型；
[0028]其中，所述柵氧化層和所述二氧化硅層被所述第一阱區(qū)和所述第二阱區(qū)隔離。
[0029]本申請(qǐng)實(shí)施例提供的槽柵VDM0S，將現(xiàn)有技術(shù)中在同一槽內(nèi)形成的第二源極和柵極分離至兩個(gè)隔離的槽內(nèi)，將單粒子激發(fā)空穴電流匯聚的位置與柵氧界面等表面敏感區(qū)域分離，實(shí)現(xiàn)了將器件轟擊時(shí)產(chǎn)生的電流與器件導(dǎo)通時(shí)的電流路徑分離的，從而實(shí)現(xiàn)單粒子加固，減少了SEB和SEGR發(fā)生的風(fēng)險(xiǎn)，提高了可靠性。
[0030]為了更好的理解上述技術(shù)方案，下面將結(jié)合具體的實(shí)施方式對(duì)上述技術(shù)方案進(jìn)行詳細(xì)說(shuō)明，應(yīng)當(dāng)理解本發(fā)明實(shí)施例以及實(shí)施例中的具體特征是對(duì)本申請(qǐng)技術(shù)方案的詳細(xì)的說(shuō)明，而不是對(duì)本申請(qǐng)技術(shù)方案的限定，在不沖突的情況下，本申請(qǐng)實(shí)施例以及實(shí)施例中的技術(shù)特征可以相互組合。
[0031]在本實(shí)施例中，提供了一種槽柵VDM0S，請(qǐng)參考圖3，圖3為本申請(qǐng)實(shí)施例中槽柵VDMOS的結(jié)構(gòu)圖，如圖3所示，包括:
[0032]襯底1、外延層2、位于所述外延層2表面的第一阱區(qū)3、位于所述第一阱區(qū)3表面的第二阱區(qū)4、位于所述第二阱區(qū)4表面的第一源極5、槽型柵極6、包圍所述槽型柵極6的柵氧化層7、第二源極縱向場(chǎng)板8和包圍所述第二源極縱向場(chǎng)板8的二氧化硅層9;其中，所述襯底
1、所述外延層2和所述第二阱區(qū)4的摻雜類型均為第一摻雜類型;所述第一阱區(qū)3的摻雜類型為第二摻雜類型；
[0033]其中，所述柵氧化層7和所述二氧化硅層8被所述第一阱區(qū)3和所述第二阱區(qū)4隔離。
[0034]在本申請(qǐng)實(shí)施例中，所述第一摻雜類型為N型，所述第二摻雜類型為P型;或所述第一摻雜類型為P型，所述第二摻雜類型為N型，在此不作限制。
[0035]下面，結(jié)合圖3和圖4，以所述第一摻雜類型為N型，所述第二摻雜類型為P型來(lái)詳細(xì)介紹所述槽柵VDMOS的結(jié)構(gòu)。
[0036]所述槽柵VDMOS，包括:
[0037]N+型Si襯底I，該襯底I作為所述VDMOS器件的漏極；
[0038]N-型Si外延層2，該N-外延層2與所述N+襯底I連接；
[0039]第二源極槽，深入外延層2中，所述第二源極槽包括第二源極縱向場(chǎng)板8和包圍所述第二源極縱向場(chǎng)板8的二氧化硅層9，其中，所述第二源極縱向場(chǎng)板8可以為多晶硅，當(dāng)然，所述第二源極縱向場(chǎng)板8也可以為金屬，在此不作限制；
[0040]柵極槽，深入外延層2中，所述柵極槽包括槽型柵極6和包圍所述槽型柵極6的柵氧化層7，其中，所述槽型柵極6為多晶硅，所述柵氧化層7為二氧化硅;其中，第二源極及多晶硅柵極上方設(shè)置有隔離介質(zhì)層；
[0041]P型第一阱區(qū)3，形成在Si表面，在本申請(qǐng)實(shí)施例中，所述第一阱區(qū)3中靠近所述第二源極縱向場(chǎng)板8的一側(cè)為重?fù)诫s區(qū);所述重?fù)诫s區(qū)的摻雜濃度高于所述第一阱區(qū)3中除所述重?fù)诫s區(qū)外其他區(qū)域的摻雜濃度。具體來(lái)講，如圖3所示，第一阱區(qū)3為P阱時(shí)，所述P阱靠近第二源極縱向場(chǎng)板8附近的區(qū)域?yàn)镻+摻雜；
[0042]N型第二阱區(qū)4，形成在第一阱區(qū)3上；
[0043]需要說(shuō)明的是，所述第二源極槽與所述柵極槽被所述第一阱區(qū)3和所述第二阱區(qū)4隔離，以將單粒子激發(fā)空穴電流匯聚的位置與表面敏感區(qū)域發(fā)生分離;所述表面敏感區(qū)域?yàn)?圖2和圖4中虛線橢圓劃出的區(qū)域，包括柵氧化層7與Si的界面。
[0044]第一源極5，設(shè)置在Si表面，與N型第二阱區(qū)4接觸;所述第一源極5通過(guò)接觸孔10沿所述二氧化硅層9的表面延伸至與第一阱區(qū)3的所述重?fù)诫s區(qū)接觸。在本申請(qǐng)實(shí)施例中，所述第一源極5可以為金屬也可以為多晶硅，在此不作限制，當(dāng)所述第一源極5為金屬時(shí)，包括:位于所述VDMOS表面的金屬層和所述接觸孔10中的孔內(nèi)金屬。
[0045]具體來(lái)講，如圖4所示，一方面，柵極槽和第二源極槽分離后，單粒子激發(fā)空穴電流匯聚的位置與表面敏感區(qū)域發(fā)生分離，再通過(guò)對(duì)分離后的位置進(jìn)行提高摻雜濃度、增加局部電導(dǎo)等方式進(jìn)行加固，改變電場(chǎng)如圖4中虛線箭頭所示，可實(shí)現(xiàn)導(dǎo)流的作用，即將單粒子效應(yīng)產(chǎn)生的電子/空穴電流如圖4中粗箭頭所示，沿器件源極槽一側(cè)的非敏感路徑，引導(dǎo)其流出，從而達(dá)到單粒子加固的目的。
[0046]本方案突破了電荷耦合結(jié)構(gòu)的槽柵VDMOS器件，應(yīng)用電場(chǎng)導(dǎo)流技術(shù)進(jìn)行單粒子加固的結(jié)構(gòu)缺陷，可提高該類器件的抗單粒子輻射能力。
[0047]上述本申請(qǐng)實(shí)施例中的技術(shù)方案，至少具有如下的技術(shù)效果或優(yōu)點(diǎn):
[0048]1、本申請(qǐng)實(shí)施例提供的槽柵VDMOS，將現(xiàn)有技術(shù)中在同一槽內(nèi)形成的第二源極和柵極分離至兩個(gè)隔離的槽內(nèi)，將單粒子激發(fā)空穴電流匯聚的位置與柵氧界面等表面敏感區(qū)域分離，實(shí)現(xiàn)了將器件轟擊時(shí)產(chǎn)生的電流與器件導(dǎo)通時(shí)的電流路徑分離的，從而實(shí)現(xiàn)單粒子加固，減少了 SEB和SEGR發(fā)生的風(fēng)險(xiǎn)，提高了可靠性。
[0049]2、本申請(qǐng)實(shí)施例提供的槽柵VDM0S，將高摻雜區(qū)及第一源極接觸孔均設(shè)計(jì)在第二源極場(chǎng)板附近，從而調(diào)整了敏感區(qū)域的電場(chǎng)分布，通過(guò)將轟擊產(chǎn)生的電荷引到高摻雜區(qū)，再?gòu)牡谝辉礃O的接觸孔處導(dǎo)出電荷，以避免電荷擴(kuò)散，將器件受到重離子轟擊時(shí)產(chǎn)生的電流引導(dǎo)至器件的非敏感區(qū)域，并流出器件外，進(jìn)一步減少了 SEB和SEGR發(fā)生的風(fēng)險(xiǎn)，提高了可靠性。
[0050]顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
【主權(quán)項(xiàng)】
1.一種槽柵VDMOS，其特征在于，包括: 襯底、外延層、位于所述外延層表面的第一阱區(qū)、位于所述第一阱區(qū)表面的第二阱區(qū)、位于所述第二阱區(qū)表面的第一源極、槽型柵極、包圍所述槽型柵極的柵氧化層、第二源極縱向場(chǎng)板和包圍所述第二源極縱向場(chǎng)板的二氧化硅層;其中，所述襯底、所述外延層和所述第二阱區(qū)的摻雜類型均為第一摻雜類型;所述第一阱區(qū)的摻雜類型為第二摻雜類型； 其中，所述柵氧化層和所述二氧化硅層被所述第一阱區(qū)和所述第二阱區(qū)隔離。2.如權(quán)利要求1所述的槽柵VDMOS，其特征在于: 所述第一阱區(qū)中靠近所述第二源極縱向場(chǎng)板的一側(cè)為重?fù)诫s區(qū)；所述重?fù)诫s區(qū)的摻雜濃度高于所述第一阱區(qū)中除所述重?fù)诫s區(qū)外其他區(qū)域的摻雜濃度。3.如權(quán)利要求2所述的槽柵VDMOS，其特征在于: 所述第一源極通過(guò)接觸孔沿所述二氧化硅層的表面延伸至與所述重?fù)诫s區(qū)接觸。4.如權(quán)利要求3所述的槽柵VDMOS，其特征在于，所述第一源極包括:位于所述VDMOS表面的金屬層和所述接觸孔中的孔內(nèi)金屬。5.如權(quán)利要求1所述的槽柵VDMOS，其特征在于: 所述第一摻雜類型為N型，所述第二摻雜類型為P型;或 所述第一摻雜類型為P型，所述第二摻雜類型為N型。
【文檔編號(hào)】H01L29/08GK106098779SQ201610565737
【公開(kāi)日】2016年11月9日
【申請(qǐng)日】2016年7月18日
【發(fā)明人】孫博韜, 王立新, 丁艷
【申請(qǐng)人】中國(guó)科學(xué)院微電子研究所