具有溝道截?cái)喹h(huán)的半導(dǎo)體器件及生產(chǎn)其的方法
【專利摘要】本發(fā)明涉及具有溝道截?cái)喹h(huán)的半導(dǎo)體器件及生產(chǎn)其的方法。一種垂直半導(dǎo)體器件（1）包括：具有前表面（11）和背表面（12）的襯底（2），位于所述襯底（2）中的有源區(qū)（AA），其具有摻雜有第一摻雜劑類型的漂移區(qū)域（22），在橫向上圍繞所述有源區(qū)（AA）的邊緣終端區(qū)域（ER），被提供在所述前表面處并位于所述邊緣終端區(qū)域（ER）中的溝道截?cái)喹h(huán)端子（40），以及位于所述溝道截?cái)喹h(huán)端子（40）朝向所述有源區(qū)（AA）的一側(cè)上并被提供成與所述溝道截?cái)喹h(huán)端子（40）相鄰的第一抑制溝槽（50）。此外，提供了一種用于這種半導(dǎo)體器件的生產(chǎn)方法。
【專利說明】
具有溝道截?cái)喹h(huán)的半導(dǎo)體器件及生產(chǎn)其的方法
技術(shù)領(lǐng)域
[0001]本公開涉及具有溝道截?cái)喹h(huán)的半導(dǎo)體器件的實(shí)施例，并且特別地涉及具有溝道截?cái)喹h(huán)的單極和雙極功率半導(dǎo)體器件(例如場(chǎng)效應(yīng)晶體管(FET )和絕緣柵雙極晶體管(IGBT))以及集成電路的實(shí)施例。
【背景技術(shù)】
[0002]在功率FET器件中，溝道截?cái)喹h(huán)用于抑制在芯片的邊緣區(qū)域中潛在地建立寄生反型溝道。溝道截?cái)喹h(huán)一般包括接近芯片的邊緣區(qū)域的摻雜區(qū)，其此后稱為溝道截?cái)喹h(huán)端子。后者電連接到該器件的背面電勢(shì)或漏極電勢(shì)。在與溝道截?cái)喹h(huán)端子相鄰的表面上，一般提供包括金屬(例如鋁)或另一導(dǎo)電材料的場(chǎng)板，其是溝道截?cái)喹h(huán)的一部分。
[0003]用實(shí)驗(yàn)方法發(fā)現(xiàn)在特定操作條件下，特別是在半導(dǎo)體表面的接近表面區(qū)中的低基本摻雜(base doping)的情況下，該器件的空間電荷區(qū)域可以在橫向方向上延伸以到達(dá)溝道截?cái)喹h(huán)端子的區(qū)域。這可能導(dǎo)致少數(shù)電荷載流子的注入(雙極注入)，并且由此導(dǎo)致泄漏電流的不希望有的增加，尤其是在P摻雜溝道截?cái)喹h(huán)端子的情況下。一般，P摻雜溝道截?cái)喹h(huán)用于簡(jiǎn)化功率器件的生產(chǎn)過程。當(dāng)連接漏極的溝道截?cái)喹h(huán)端子用作有效寄生晶體管時(shí)，這種不希望有的行為特別地發(fā)生在高操作溫度下。在例如由利用質(zhì)子的摻雜產(chǎn)生的表面區(qū)中非常低的摻雜、尤其是連同垂直變化的摻雜輪廓的情況下，在與約111 cm—2—樣低的濃度范圍內(nèi)的負(fù)電荷已經(jīng)示出在所描述的方面是有害的。沒有已知的方式來有效抑制這種結(jié)合P型溝道截?cái)喹h(huán)的寄生效應(yīng)。
[0004]因此，期望具有避免上述問題的半導(dǎo)體器件及因此的生產(chǎn)方法。

【發(fā)明內(nèi)容】

[0005]根據(jù)一個(gè)實(shí)施例，提供一種垂直半導(dǎo)體器件。它包括具有前表面的襯底、位于襯底中具有摻雜有第一摻雜劑類型的漂移區(qū)的有源區(qū)、在橫向上圍繞所述有源區(qū)的邊緣終端區(qū)域、以及位于所述邊緣終端區(qū)域中被提供在所述前表面上的溝道截?cái)喹h(huán)端子。第一抑制溝槽位于溝道截?cái)喹h(huán)端子朝向所述有源區(qū)的一側(cè)上并被提供為與所述溝道截?cái)喹h(huán)端子相鄰。
[0006]根據(jù)另一個(gè)實(shí)施例，提供一種用于生產(chǎn)垂直半導(dǎo)體器件的方法。所述方法包括:提供具有前表面的第一摻雜劑類型的襯底，在所述襯底中提供有源區(qū)和在橫向上圍繞所述有源區(qū)的邊緣終端區(qū)域，在所述邊緣終端區(qū)域中在所述前表面上提供溝道截?cái)喹h(huán)端子，以及在所述有源區(qū)和所述溝道截?cái)喹h(huán)端子之間的區(qū)中提供第一抑制溝槽。
[0007]所述半導(dǎo)體器件和所述方法的另外的實(shí)施例、修改和改進(jìn)將根據(jù)下面的描述和所附權(quán)利要求變得更明顯。
【附圖說明】
[0008]對(duì)于本領(lǐng)域普通技術(shù)人員而言，包括其最佳模式的全部且使得能夠?qū)崿F(xiàn)的公開在包括對(duì)所附附圖的參考的說明書的剩余部分中被更特別地闡明。其中: 圖1示出根據(jù)一個(gè)實(shí)施例的半導(dǎo)體器件；
圖2示出根據(jù)另一個(gè)實(shí)施例的半導(dǎo)體器件；
圖3示出根據(jù)另外的實(shí)施例的半導(dǎo)體器件；
圖4示出根據(jù)另外的實(shí)施例的半導(dǎo)體器件；
圖5在平面圖中示出根據(jù)實(shí)施例的在半導(dǎo)體器件上的部分布局視圖；
圖6-圖8示出根據(jù)實(shí)施例的在半導(dǎo)體器件的生產(chǎn)中的各種狀態(tài)。
【具體實(shí)施方式】
[0009]在下面的詳細(xì)描述中，參考所附附圖，這些所附附圖形成了該詳細(xì)描述的一部分，在這些附圖中作為例證示出了其中可以實(shí)踐本發(fā)明的特定實(shí)施例。在這方面，方向性術(shù)語，例如〃頂部〃、〃底部〃、〃前〃、〃后〃、〃前部〃、〃尾部〃、“橫向”、“垂直”等等，是參考所描述的一個(gè)或多個(gè)圖的取向來使用的。這些術(shù)語旨在包括除了不同于圖中所描繪的那些取向的取向以外的器件的不同取向。由于實(shí)施例的部件可被定位在許多不同的取向上，因此方向性術(shù)語用于例證的目的，并且決不是限制性的。此外，還使用例如〃第一〃、〃第二〃等的術(shù)語來描述各種元件、區(qū)域、區(qū)段等，并且這些術(shù)語也并不旨在是限制性的。遍及描述，類似的術(shù)語指代類似的元件。應(yīng)當(dāng)理解可以利用其他實(shí)施例，并且可以在不脫離本發(fā)明的范圍的情況下做出結(jié)構(gòu)或邏輯改變。因此，下面的詳細(xì)描述不是在限制性意義上理解的，并且本發(fā)明的范圍由所附權(quán)利要求限定。正被描述的所述實(shí)施例使用特定語言，其不應(yīng)被解釋為限制所附權(quán)利要求的范圍。
[0010]場(chǎng)效應(yīng)晶體管(FET)的閾值電壓(通?？s寫為Vth)是柵-源電壓的值，在該柵-源電壓下，F(xiàn)ET的導(dǎo)電性質(zhì)在增強(qiáng)型器件的情況下顯著從不導(dǎo)電改變?yōu)閷?dǎo)電，或者在耗盡型器件的情況下在增加?xùn)?源電壓的情況下顯著從導(dǎo)電改變?yōu)椴粚?dǎo)電。該閾值電壓也稱為夾斷電壓。對(duì)于增強(qiáng)型器件，當(dāng)柵電極和源極區(qū)域之間的電壓高于閾值電壓Vth時(shí)，反型溝道形成在體區(qū)域的緊接于介電區(qū)域或介電層的溝道區(qū)域中。在該閾值下，形成在體區(qū)域中的溝道區(qū)域開始在晶體管的源極接觸和漏極接觸之間建立歐姆連接。在該閾值電壓以下，F(xiàn)ET是不導(dǎo)電的。由此，閾值電壓Vth常常指的是在第一導(dǎo)電類型的兩個(gè)半導(dǎo)體區(qū)域之間的單極電流流動(dòng)的開始所必需的最小柵極電壓，所述兩個(gè)半導(dǎo)體區(qū)域形成晶體管結(jié)構(gòu)的源極和漂移或漏極。
[0011]在本說明書中，半導(dǎo)體襯底的背表面被認(rèn)為是由半導(dǎo)體襯底的下部或背面表面形成的，而前表面被認(rèn)為是由半導(dǎo)體襯底的上部、前或主表面形成的。因此在考慮到該取向的情況下如本說明書中使用的術(shù)語“在……之上”和“在……之下”描述了結(jié)構(gòu)特征對(duì)另一結(jié)構(gòu)特征的相對(duì)位置。
[0012]在本說明書的上下文中，術(shù)語“M0S”(金屬氧化物半導(dǎo)體)應(yīng)當(dāng)理解為包括更一般性的術(shù)語“MIS”(金屬絕緣體半導(dǎo)體)。例如，術(shù)語MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)應(yīng)當(dāng)理解為也包括具有不是氧化物的柵極絕緣體的FET，即術(shù)語MOSFET分別用在IGFET(絕緣柵場(chǎng)效應(yīng)晶體管)和MISFET(金屬絕緣體半導(dǎo)體場(chǎng)效應(yīng)晶體管)的更一般性的術(shù)語意義中。用于MOSFET的柵極材料的術(shù)語“金屬”應(yīng)當(dāng)理解為包括導(dǎo)電材料，例如但不限于，金屬、合金、摻雜多晶半導(dǎo)體和金屬半導(dǎo)體化合物，例如金屬硅化物。
[0013]場(chǎng)效應(yīng)控制的開關(guān)器件，例如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)或絕緣柵雙極晶體管(IGBT)已經(jīng)用于多種應(yīng)用，包括用作電源和功率轉(zhuǎn)換器、電動(dòng)車、空調(diào)以及甚至立體音響系統(tǒng)中的開關(guān)。特別是關(guān)于能夠切換大電流和/或在較高電壓下操作的功率器件，在導(dǎo)通狀態(tài)中的低電阻常常是期望的。這意味著例如對(duì)于待切換的給定電流，期望跨越被接通的FET的電壓降(例如源-漏電壓)是低的。另一方面，在FET的關(guān)斷或換向期間出現(xiàn)的損耗常常也被保持為小的以最小化總損耗。
[0014]如本說明書中使用的術(shù)語“半導(dǎo)體功率開關(guān)”意圖描述在單個(gè)芯片上的具有高電壓和/或高電流切換能力的半導(dǎo)體器件。換句話說，功率半導(dǎo)體器件旨在用于一般在安培范圍內(nèi)的高電流。在本說明書內(nèi)，術(shù)語“半導(dǎo)體功率開關(guān)”、“半導(dǎo)體切換器件”以及“功率半導(dǎo)體器件”是同義使用的。
[0015]在本說明書的上下文中，術(shù)語“有源單元區(qū)域”或“有源區(qū)”意圖描述半導(dǎo)體切換器件的半導(dǎo)體襯底的區(qū)域，其中布置了承載負(fù)載電流的可切換單元。有源區(qū)中的可切換單元限定了半導(dǎo)體切換器件的切換行為。具體地，有源區(qū)可以至少包括主要的或第一可切換區(qū)域以及第二可切換區(qū)域，可選地為超過兩個(gè)的不同可切換區(qū)域。不同可切換區(qū)域中的可切換單元可以在至少一個(gè)物理性質(zhì)(例如柵-漏電容或閾值電壓)上彼此不同。有源區(qū)的不同可切換區(qū)域也被稱為有源區(qū)的“子區(qū)域”并且描述了具有帶有不同于其他子區(qū)域的可切換單元的物理性質(zhì)的物理性質(zhì)的可切換單元或可切換單元的部分的區(qū)域。特別地，不同子區(qū)域可以被制造成具有不同閾值電壓，使得特定子區(qū)域的個(gè)別單元或一組各個(gè)單元的閾值電壓不同于另一個(gè)特定子區(qū)域的個(gè)別單元或一組各個(gè)單元的閾值電壓。
[0016]在本說明書的上下文中，術(shù)語“單元間距”或“縱向間距”意圖描述有源區(qū)中的可切換單元的間距。
[0017]在本說明書的上下文中，術(shù)語“柵電極結(jié)構(gòu)”意圖描述被布置成緊接于半導(dǎo)體襯底并通過介電區(qū)域或介電層與半導(dǎo)體襯底絕緣的導(dǎo)電結(jié)構(gòu)。當(dāng)在半導(dǎo)體襯底的表面上觀看時(shí)，柵電極結(jié)構(gòu)覆蓋半導(dǎo)體器件的不同區(qū)域，例如體區(qū)域和漂移區(qū)域。柵電極結(jié)構(gòu)包括可切換單元的緊接于體區(qū)域的柵電極，并且還包括彼此電連接的相鄰柵電極之間的電連接。柵電極被配置成例如通過可切換單元的相應(yīng)源極區(qū)域和漂移區(qū)域之間的體區(qū)域中的“反型溝道”的電場(chǎng)居間(electric-field-mediated)形成來形成和/或控制體區(qū)域中的溝道區(qū)域的導(dǎo)電性。當(dāng)形成反型溝道時(shí)，溝道區(qū)域的導(dǎo)電類型一般被改變，即被反轉(zhuǎn)，以在源極區(qū)域和漏極區(qū)域之間形成單極電流路徑。柵電極結(jié)構(gòu)常常方便地稱為柵極多晶硅。
[0018]用于在柵電極和體區(qū)域之間形成介電區(qū)域或介電層的介電材料的實(shí)例包括，但不限于，氧化娃(Si02)、氮化娃(Si3N4)、氮氧化娃(S1xNy)、氧化錯(cuò)(Zr02)、氧化鉭(Ta20s)、氧化鈦(Ti02)和氧化鉿(HfO2 )，以及其包括不同絕緣材料的堆疊的組合。
[0019]術(shù)語“電連接”和“電連接的”描述了兩個(gè)元件之間的歐姆連接。
[0020]在本說明書的上下文中，術(shù)語“柵極信號(hào)發(fā)射器”意圖描述將外部切換信號(hào)的傳遞提供給可切換單元的柵電極結(jié)構(gòu)的電極配置。在該說明書內(nèi)，術(shù)語“柵極金屬化”和“柵極信號(hào)發(fā)射器”是同義使用的。一般，柵極金屬化形成在柵電極結(jié)構(gòu)上以改進(jìn)切換信號(hào)的分布。例如，柵電極結(jié)構(gòu)由多晶硅形成并且可以具有覆蓋有源區(qū)的網(wǎng)狀結(jié)構(gòu)，而柵極金屬化形成在半導(dǎo)體器件外圍中(例如在邊緣終端區(qū)中)的柵電極結(jié)構(gòu)上并與該柵電極結(jié)構(gòu)歐姆接觸。柵極金屬化可以例如包括柵極環(huán)或者包括柵極環(huán)和從柵極環(huán)延伸到有源區(qū)中的柵極指狀物(finger)。柵電極結(jié)構(gòu)的網(wǎng)狀結(jié)構(gòu)包括用于源極插塞或源極接觸的開口。柵極信號(hào)發(fā)射器一般具有比柵電極結(jié)構(gòu)低的比電阻。例如，柵極信號(hào)發(fā)射器可以由比柵電極結(jié)構(gòu)更多的導(dǎo)電材料制成和/或可以被制成得比柵電極結(jié)構(gòu)更厚以減小電阻。
[0021]在本說明書中，η摻雜被稱為第一導(dǎo)電類型，而P摻雜被稱為第二導(dǎo)電類型。可替換地，可以利用相反的摻雜關(guān)系來形成半導(dǎo)體器件，使得第一導(dǎo)電類型可以是P摻雜并且第二導(dǎo)電類型可以是η摻雜。此外，一些圖通過緊接于摻雜類型指示或“+”來圖示相對(duì)摻雜濃度。例如“η_”意指比“η”摻雜區(qū)域的摻雜濃度更低的摻雜濃度，而“η+”摻雜區(qū)域具有比“η”摻雜區(qū)域更大的摻雜濃度。然而，指示相對(duì)摻雜濃度并不意味著相同相對(duì)摻雜濃度的摻雜區(qū)域必須具有相同絕對(duì)摻雜濃度，除非另有說明。例如，兩個(gè)不同的η+摻雜區(qū)域可以具有不同的絕對(duì)摻雜濃度。這同樣適用于例如η+摻雜區(qū)域和ρ+摻雜區(qū)域。
[0022]在本說明書的上下文中，術(shù)語“溝道截?cái)喹h(huán)”旨在意指半導(dǎo)體襯底中的位于器件的邊緣區(qū)域中的稱為溝道截?cái)喹h(huán)端子的摻雜區(qū)的組合，其連接到襯底的表面上的場(chǎng)板，所述場(chǎng)板定位為與溝道截?cái)喹h(huán)端子相鄰。溝道截?cái)喹h(huán)端子一般經(jīng)由芯片邊緣(鋸切邊緣)電連接到半導(dǎo)體器件的漏極電勢(shì)(或背面電勢(shì))。由此，溝道截?cái)喹h(huán)端子和溝道截?cái)喹h(huán)的場(chǎng)板之間的電連接一般經(jīng)由接觸結(jié)構(gòu)實(shí)現(xiàn)在芯片的拐角區(qū)域中。
[0023]通常，實(shí)施例涉及具有位于半導(dǎo)體襯底中的有源區(qū)和摻雜有第一摻雜劑類型的漂移區(qū)的垂直半導(dǎo)體器件。邊緣終端區(qū)域在橫向上圍繞有源區(qū)，并且溝道截?cái)喹h(huán)端子被提供在邊緣終端區(qū)域中的襯底的前表面處。第一抑制溝槽被提供在溝道截?cái)喹h(huán)端子朝向有源區(qū)域的一側(cè)，該溝槽在橫向上圍繞該有源區(qū)。第一抑制溝槽用于抑制溝道截?cái)喹h(huán)端子的區(qū)域中的雙極注入。第一抑制溝槽與溝道截?cái)喹h(huán)端子電隔離。其與溝道截?cái)喹h(huán)端子相鄰，并且可以在朝向有源區(qū)域的方向上鄰接它或者遠(yuǎn)離它。一般，溝道截?cái)喹h(huán)端子經(jīng)由芯片邊緣電連接到半導(dǎo)體襯底的背面上的漏極電勢(shì)。在下文中描述的典型實(shí)施例中，漂移區(qū)是η摻雜的并且溝道截?cái)喹h(huán)端子是P摻雜的，但是在實(shí)施例中，漂移區(qū)也可以是P摻雜的并且溝道截?cái)喹h(huán)端子是η摻雜的。
[0024]通常，在實(shí)施例中，建議在溝道截?cái)喹h(huán)端子和半導(dǎo)體本體中的有源區(qū)之間提供附加溝槽，此后稱為抑制溝槽。抑制溝槽導(dǎo)致在P摻雜溝道截?cái)喹h(huán)端子附近操作期間雙極注入的有效抑制。
[0025]優(yōu)選地，該抑制溝槽被定位為盡可能接近ρ型溝道截?cái)喹h(huán)端子。如果待優(yōu)化的器件是例如溝槽IGBT，那么可以使用用于柵極溝槽的工藝，而不用附加的工藝努力(processeffort)和花費(fèi)，從而僅需要設(shè)計(jì)改變。典型的抑制溝槽深度是例如3至5微米，其中溝槽寬度可以例如高達(dá)幾微米。該溝槽可以優(yōu)選地用摻雜或未摻雜的氧化物加襯里，或者當(dāng)溝槽的寬度不太寬時(shí)可以用它完全填充。在實(shí)施例中，用其他絕緣體(例如高k材料)填充該溝槽也是可能的。
[0026]參考圖1，描述半導(dǎo)體器件I的第一實(shí)施例，其中該器件示例性地是MOSFET。半導(dǎo)體器件I包括具有前表面11和布置成與前表面11相對(duì)的背表面12的半導(dǎo)體襯底2。半導(dǎo)體襯底或本體2可以由任何適合于制造半導(dǎo)體器件的半導(dǎo)體材料制成。這樣的材料的實(shí)例包括但不限于，舉幾個(gè)例子來說，諸如硅(Si)之類的元素半導(dǎo)體材料，諸如碳化硅(SiC)或硅鍺(S i Ge )之類的IV族化合物半導(dǎo)體材料，諸如砷化鎵(GaAs )、磷化鎵(GaP )、磷化銦(I nP )、氮化鎵(GaN)、氮化鋁鎵(AlGaN)、磷化銦鎵(InGaPa)或者磷化砷鎵銦(InGaAsP)之類的二元、三元或四元II1-V族半導(dǎo)體材料，以及諸如碲化鎘(CdTe)和碲化汞鎘(HgCdTe)之類的二元或三元I1-VI族半導(dǎo)體材料。上面提到的半導(dǎo)體材料也稱為同質(zhì)結(jié)半導(dǎo)體材料。當(dāng)組合兩種不同的半導(dǎo)體材料時(shí)，形成異質(zhì)結(jié)半導(dǎo)體材料。異質(zhì)結(jié)半導(dǎo)體材料的實(shí)例包括但不限于SiC和SiGe異質(zhì)結(jié)半導(dǎo)體材料。對(duì)于功率半導(dǎo)體應(yīng)用而言，當(dāng)前主要使用S1、SiC和GaN材料。
[0027]半導(dǎo)體襯底2可以是單塊單晶材料。還可能的是，半導(dǎo)體襯底2包括塊單晶材料和形成在其上的至少一個(gè)外延層。使用外延層提供在修整材料的背景摻雜方面更大的自由度，因?yàn)榭梢栽诔练e一個(gè)或多個(gè)外延層期間調(diào)節(jié)摻雜濃度。
[0028]半導(dǎo)體襯底2進(jìn)一步包括第一導(dǎo)電類型的漂移區(qū)域22。漂移區(qū)域22是弱η摻雜區(qū)域。與漂移區(qū)域22接觸，漏極區(qū)域21布置為接觸區(qū)域，在其上提供漏電極18。在該實(shí)施例中，漏極區(qū)域21是高η摻雜的并且與η摻雜的漂移區(qū)域22形成第一結(jié)31，也就是說在該實(shí)施例中的ηη+結(jié)。在其他實(shí)施例中，具有比漂移區(qū)域22高的摻雜濃度且比漏極區(qū)域21低的摻雜濃度的第一導(dǎo)電類型的場(chǎng)截止區(qū)域(圖1中未示出)形成在漂移區(qū)域22和漏極區(qū)域21之間。在一些實(shí)施例中，漂移區(qū)域22可以具有在從約11Vcm3到約11Vcm3的范圍內(nèi)的摻雜濃度。在另外的實(shí)施例中，漏極區(qū)域21可以具有在從約1018/cm3到約12Vcm3的范圍內(nèi)的摻雜濃度。
[0029]ρ摻雜的體區(qū)域23形成在漂移區(qū)域22上并與漂移區(qū)域22接觸。由此，形成第二結(jié)32，也就是說在該實(shí)施例中的pn結(jié)。在一些實(shí)施例中，體區(qū)域23可以具有在從約1015/cm3到約119/cm3的范圍內(nèi)的典型摻雜濃度。如圖1中所示，至少一個(gè)高η摻雜的源極區(qū)域24嵌入體區(qū)域23中。在一些實(shí)施例中，一個(gè)或多個(gè)源極區(qū)域24可以具有在從約11Vcm3到約12Vcm3的范圍內(nèi)的摻雜濃度。第三結(jié)33(也就是說在該實(shí)施例中的pn結(jié))形成在源極區(qū)域24和體區(qū)域23之間。
[0030]隔離層17可以由例如氧化物或其他絕緣材料制成。例如，隔離層17可以選擇性地或全局地?zé)嵘L(zhǎng)在半導(dǎo)體襯底2的前表面11上。在后者的情況下，由此形成的氧化層隨后被結(jié)構(gòu)化。柵電極44和柵極接觸G之間的電接觸僅被示意性地示出，它可以例如實(shí)現(xiàn)在附圖平面的后面或前面的平面內(nèi)。
[0031]至少一個(gè)溝道截?cái)喹h(huán)端子40布置在邊緣終端區(qū)域ER中的半導(dǎo)體襯底2中。溝道截?cái)喹h(huán)端子40從前表面11基本上垂直地延伸到半導(dǎo)體襯底2中。當(dāng)在半導(dǎo)體襯底2的前表面11上的平面圖中觀看時(shí)，技術(shù)人員將認(rèn)識(shí)到邊緣終端區(qū)域ER—般完全圍繞有源區(qū)AA或多個(gè)有源區(qū)。
[0032]襯底邊緣13—般是在分離半導(dǎo)體器件I與其他器件的分離過程期間通過鋸切、激光切割或任何其他合適的分離工藝來形成的，所述其他器件通常是與半導(dǎo)體器件I 一起在公共晶片襯底上進(jìn)行處理的。因此襯底邊緣13可能呈現(xiàn)出由分離工藝以及懸空鍵引起的晶體缺陷。
[0033]在高電壓器件中，溝道截?cái)喹h(huán)40防止在邊緣區(qū)域中建立反型溝道。
[0034]在實(shí)施例中，溝道截?cái)喹h(huán)端子40經(jīng)由襯底邊緣13連接到漏極18的電勢(shì)。此外，半導(dǎo)體襯底可以包括至少一個(gè)場(chǎng)環(huán)54，其可選地與位于襯底的表面11上的至少一個(gè)場(chǎng)板56(圖1中未不出，參見例如圖3和圖4)歐姆連接。場(chǎng)板56—般包括導(dǎo)電材料，例如摻雜的多晶娃或鋁。可以提供多個(gè)場(chǎng)環(huán)54和被提供在有源區(qū)域AA和溝道截?cái)喹h(huán)端子40之間的可選場(chǎng)板56。所述一個(gè)或多個(gè)場(chǎng)環(huán)和場(chǎng)板以及溝道截?cái)喹h(huán)端子40的特別布置可以根據(jù)具體需要來選擇。對(duì)于所描述的場(chǎng)環(huán)結(jié)構(gòu)可替換地，邊緣終端也可以基于公知的橫向摻雜變化(VLD，未示出)或結(jié)終端延伸(JTE)。
[0035]在實(shí)施例中，在溝道截?cái)喹h(huán)端子40和半導(dǎo)體本體中的有源區(qū)AA之間提供附加抑制溝槽50。在空間電荷區(qū)由于高反向電壓而延伸到溝道截?cái)喹h(huán)端子時(shí)的情況下，抑制溝槽50導(dǎo)致對(duì)雙極注入的有效抑制。優(yōu)選地，該抑制溝槽50被定位為接近于ρ型溝道截?cái)喹h(huán)端子
40 ο
[0036]作為非限制性實(shí)例，抑制溝槽的典型深度是2至7μπι。抑制溝槽50的寬度可以例如高達(dá)幾μπι，例如0.5至3μπι。第一抑制溝槽50的壁可以覆蓋有薄層53，其包括例如氧化硅或摻雜的氧化硅。第一抑制溝槽50包括下述中的至少一個(gè):多晶硅、氧化硅、高k材料或磷硅酸鹽玻璃。
[0037]利用未摻雜的氧化硅完全填充抑制溝槽同時(shí)省略襯里一般僅在該溝槽的寬度不太寬時(shí)是可行的。在實(shí)施例中，利用其它絕緣體(例如高k材料)填充該溝槽也是可能的，由此一般利用與用于有源區(qū)AA中的溝槽相同的材料填充抑制溝槽50。
[0038]如上所述提供第一抑制溝槽50結(jié)合接近表面11的區(qū)中的半導(dǎo)體襯底2的非常低的基本摻雜(其如前面所述的可能導(dǎo)致增加的泄漏電流(尤其是在P摻雜的溝道截?cái)喹h(huán)端子40的情況下)以及導(dǎo)致少數(shù)電荷載流子的雙極注入)是特別合適的。例如，如果漂移區(qū)域22具有垂直不均勻的摻雜輪廓70(其在圖1中示例性地示出)，則這種情形可能出現(xiàn)。由此，漂移區(qū)22具有朝向半導(dǎo)體襯底2的前表面11具有較低摻雜的摻雜輪廓70，其可以例如是經(jīng)由半導(dǎo)體表面11的離子注入(例如質(zhì)子注入)的結(jié)果。
[0039]一般，場(chǎng)板66被提供在ρ型溝道截?cái)喹h(huán)端子40的區(qū)域中的半導(dǎo)體前表面11上。場(chǎng)板66通過一般提供在芯片的拐角中的接觸49(圖1中未示出，參見例如圖5)連接到溝道截?cái)喹h(huán)端子40，其通過襯底邊緣13連接到漏極18的電勢(shì)。
[0040]根據(jù)如圖2中所示的實(shí)施例，另一抑制溝槽55被提供在溝道截?cái)喹h(huán)40和有源區(qū)AA之間。它被提供在第一抑制溝槽50朝向有源區(qū)域AA的一側(cè)上。該另一抑制溝槽55—般類似于第一抑制溝槽50，由此具有與第一抑制溝槽50相同的尺寸?？蛇x地，甚至三個(gè)或更多個(gè)抑制溝槽可以被提供在溝道截?cái)喹h(huán)40朝向有源區(qū)AA的一側(cè)上。每個(gè)另一抑制溝槽可用于抑制少數(shù)載流子的注入。抑制溝槽的個(gè)別放置以及它們的尺寸可以容易地通過模擬和優(yōu)化來選擇?？蛇x地，一個(gè)或多個(gè)場(chǎng)板可以被提供在例如包括多晶硅的一個(gè)或多個(gè)抑制溝槽中。
[0041]根據(jù)如圖3中所示的實(shí)施例，另一外部抑制溝槽57被提供在溝道截?cái)喹h(huán)40和襯底2的襯底邊緣13之間。也就是，該外部抑制溝槽57被提供在溝道截?cái)喹h(huán)端子40指向遠(yuǎn)離有源區(qū)AA的一側(cè)上。類似第一抑制溝槽50，它被定位在溝道截?cái)喹h(huán)端子40附近，一般與溝道截?cái)喹h(huán)端子40相鄰。
[0042]可選地，可以在整個(gè)邊緣終端區(qū)域上方或半導(dǎo)體I的整個(gè)前表面上方的溝道截?cái)喹h(huán)40的區(qū)中執(zhí)行η毯式注入。該η毯式注入的注入劑量一般在I X 111 cm—2和5 X 111cm—2之間的范圍內(nèi)，或者更一般地，在1.5 X 111 cm—2和3 X 111 cm—2之間的范圍內(nèi)。在注入之后執(zhí)行的退火工藝之后，該η毯層的滲透深度一般小于5μπι，或者甚至小于3μπι，或者更一般地甚至小于Iym。
[0043]位于溝道截?cái)喹h(huán)端子40和有源區(qū)域AA之間的第一抑制溝槽50可以可選地被提供有增加的η摻雜。這可以通過施主材料的注入和/或擴(kuò)散來執(zhí)行，以便抑制溝道截?cái)喹h(huán)端子40的區(qū)域中的雙極注入。以這種方式，第一抑制溝槽50可以用作一種附加η摻雜的溝道截?cái)喹h(huán)端子。如果該溝槽被適當(dāng)定位，則P摻雜的溝道截?cái)喹h(huán)端子40甚至可以被省略并且被η摻雜的第一抑制溝槽50代替。這同樣可以適用于外部抑制溝槽57并且特別適用于從第一抑制溝槽50相對(duì)于有源區(qū)域AA向內(nèi)設(shè)置的所述另一抑制溝槽55。
[0044]第一抑制溝槽50的填充可以被提供有具有第一摻雜劑類型的重?fù)诫s。這一般可以通過采用對(duì)第一抑制溝槽50的局部沉積的磷硅酸鹽玻璃填充來執(zhí)行。由此，P原子可以擴(kuò)散到在第一抑制溝槽50周圍的鄰近的半導(dǎo)體襯底2中并且創(chuàng)建了遮蔽ρ摻雜的溝道截?cái)喹h(huán)端子40的η摻雜區(qū)。這具有如下的優(yōu)點(diǎn):一般不存在所要求的附加工藝步驟，因?yàn)闊o論如何在半導(dǎo)體器件I的生產(chǎn)期間采用了磷硅酸鹽玻璃(PSG)或硼磷硅酸鹽玻璃(BPSG)沉積步驟。一般，僅相應(yīng)的掩模必須是適應(yīng)的，從而導(dǎo)致對(duì)絕緣層的修改。
[0045]在實(shí)施例中還可能采用另外的高溫工藝以將P摻雜劑擴(kuò)散到第一抑制溝槽50外到周圍的半導(dǎo)體襯底中。
[0046]在上面采用PSG的沉積期間，可以在PSG層和前表面11之間采用薄氧化層，其厚度必須被提供得足夠低使得來自PSG的P原子可以擴(kuò)散通過它們。出于同樣的目的，還可以采用BPSG，因?yàn)榕cB含量相比，該材料中的P含量一般顯著更高，例如大約是兩倍。薄氧化層在該情況下可以是有利的，因?yàn)檠趸柚蠵的擴(kuò)散系數(shù)顯著高于B的擴(kuò)散系數(shù)，因此P原子顯著比B原子更快地到達(dá)薄氧化層和半導(dǎo)體襯底的前表面11之間的邊界。
[0047]盡管圖1、2和3的實(shí)施例關(guān)于單極功率半導(dǎo)體器件，例如功率FET，但圖4的實(shí)施例關(guān)于雙極功率半導(dǎo)體器件，特別地關(guān)于IGBT和二極管。因此，第二導(dǎo)電類型的發(fā)射極區(qū)域21’(在該情況下是高ρ摻雜區(qū)域)形成在第二表面12處。第一結(jié)31在這里形成在發(fā)射極區(qū)域21’和具有比漂移區(qū)域22的摻雜濃度高的摻雜濃度的第一導(dǎo)電類型的可選的場(chǎng)截止區(qū)域25之間。第四結(jié)34(在該情況下是ηη—結(jié))形成在場(chǎng)截止區(qū)域25和漂移區(qū)域22之間。發(fā)射極區(qū)域21’被第二金屬化18電接觸，該第二金屬化18包括集電極端子C。
[0048]在圖5中，示出在芯片的拐角中的溝道截?cái)喹h(huán)端子40的區(qū)的布局上的頂視圖。通過接觸49，溝道截?cái)喹h(huán)端子40連接到場(chǎng)板66(未示出)。
[0049]在圖6中，在提供漏極區(qū)域21之后示出半導(dǎo)體襯底2，所述提供漏極區(qū)域21是MOSFET半導(dǎo)體器件的生產(chǎn)工藝的一部分。在圖7中，示出在蝕刻?hào)艠O溝槽43之后的半導(dǎo)體襯底2的狀態(tài)以及用于后來的抑制溝槽50的溝槽50 ’ ο用于第一抑制溝槽50的溝槽50 ’ 一般，但不必須是在與有源區(qū)AA的柵極溝槽43相同的生產(chǎn)步驟中生產(chǎn)的。
[0050]在圖8中所示的狀態(tài)之前，用于控制有源區(qū)域AA有源區(qū)域的柵極溝槽43中的多晶硅沉積的掩模(未示出)也用于控制第一抑制溝槽50的填充。在一般通過沉積摻雜劑填充抑制溝槽50并提供溝道截?cái)喹h(huán)端子40和體區(qū)域23之后或者與一般通過沉積摻雜劑填充抑制溝槽50并提供溝道截?cái)喹h(huán)端子40和體區(qū)域23部分地同時(shí)，襯底2被進(jìn)一步如本領(lǐng)域中已知的那樣處理以例如得到如關(guān)于圖1所述的半導(dǎo)體器件或者在修改的工藝的情況下得到關(guān)于圖4所述的半導(dǎo)體器件。由此，例如，提供了一個(gè)或多個(gè)氧化層17，并且提供了用于柵極和源極的接觸G和S。
[0051]在本文描述的實(shí)施例的情況下，功率半導(dǎo)體器件中的泄漏電流連同溝道截?cái)喹h(huán)端子的區(qū)域中的不希望有的雙極注入可以被顯著減少。獲得的效果包括所要求的邊緣區(qū)域定尺寸、芯片厚度和阻斷能力之間的改進(jìn)的折中。另一個(gè)效果是相應(yīng)電子部件的改進(jìn)的耐久性，其由此也是更經(jīng)濟(jì)的。
[0052]上面的書面描述包括包含其最佳模式的具體實(shí)施例，并且還以使得本領(lǐng)域任何技術(shù)人員能夠制成和使用本發(fā)明。盡管已經(jīng)按照各種具體實(shí)施例描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到在權(quán)利要求的精神和范圍內(nèi)可以利用修改來實(shí)踐本發(fā)明。尤其是，上面描述的實(shí)施例的相互非排他性特征可以彼此組合。受專利保護(hù)的范圍由權(quán)利要求限定并且包括本領(lǐng)域技術(shù)人員想到的其他實(shí)例。這樣的其他實(shí)例旨在處于權(quán)利要求的范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種垂直半導(dǎo)體器件(I)，包括: -具有前表面(11)和背表面(12)的襯底(2)， -位于所述襯底(2)中的有源區(qū)(AA)，其具有摻雜了第一摻雜劑類型的漂移區(qū)域(22)， -在橫向上圍繞所述有源區(qū)(AA )的邊緣終端區(qū)域(ER)， -被提供在所述前表面上并位于所述邊緣終端區(qū)域(ER)中的溝道截?cái)喹h(huán)端子(40)， -位于所述溝道截?cái)喹h(huán)端子(40)朝向所述有源區(qū)(AA)的一側(cè)上并被提供成與所述溝道截?cái)喹h(huán)端子(40)相鄰的第一抑制溝槽(50)。2.根據(jù)權(quán)利要求1所述的垂直半導(dǎo)體器件，其中所述漂移區(qū)域(22)具有垂直不均勻的慘雜輪廊。3.根據(jù)權(quán)利要求1或2所述的垂直半導(dǎo)體器件，其中所述漂移區(qū)(22)具有朝向所述襯底(2)的所述前表面(11)的具有較低摻雜的垂直不均勻摻雜輪廓。4.根據(jù)任何前述權(quán)利要求所述的垂直半導(dǎo)體器件，其中所述第一抑制溝槽(50)的深度從約2到約7μπι，并且所述第一抑制溝槽(50 )的寬度從約0.5到約3μπι。5.根據(jù)任何前述權(quán)利要求所述的垂直半導(dǎo)體器件，其中所述第一抑制溝槽(50)的壁覆蓋有包括下述中的至少一個(gè)的薄層(53):氧化硅和摻雜的氧化硅，并且其中所述第一抑制溝槽(50)包括下述中的至少一個(gè): -多晶娃， -氧化硅， -高k材料，以及 -磷硅酸鹽玻璃。6.根據(jù)任何前述權(quán)利要求所述的垂直半導(dǎo)體器件，其中所述溝道截?cái)喹h(huán)端子(40)包括第二摻雜劑類型，并且其中 -所述第一摻雜劑類型是η摻雜劑，以及所述第二摻雜劑類型是P摻雜劑，或者 -所述第一摻雜劑類型是P摻雜劑，以及所述第二摻雜劑類型是η摻雜劑。7.根據(jù)任何前述權(quán)利要求所述的垂直半導(dǎo)體器件，其中所述器件是下述之一:二極管、IGBT 和功率 MOSFET。8.根據(jù)任何前述權(quán)利要求所述的垂直半導(dǎo)體器件，還包括提供在所述溝道截?cái)喹h(huán)端子(40 )和所述有源區(qū)(AA)之間的至少一個(gè)另外的內(nèi)部抑制溝槽(55 )。9.根據(jù)任何前述權(quán)利要求所述的垂直半導(dǎo)體器件，還包括提供在所述溝道截?cái)喹h(huán)端子(40)和所述襯底(2)的襯底邊緣(13)之間的外部抑制溝槽(57)，其優(yōu)選被重?fù)诫s有第一摻雜劑、優(yōu)選是η摻雜劑。10.根據(jù)任何前述權(quán)利要求所述的垂直半導(dǎo)體器件，其中所述第一抑制溝槽(50)的填充是重?fù)诫s的，并且優(yōu)選具有包括磷硅酸鹽玻璃的填充。11.一種用于生產(chǎn)垂直半導(dǎo)體器件的方法，包括: -提供具有前表面(11)的第一摻雜劑類型的襯底(2 )， -在所述襯底(2)中提供有源區(qū)(AA)和在橫向上圍繞所述有源區(qū)的邊緣終端區(qū)域(ER)， -在所述邊緣終端區(qū)域(ER)中在所述前表面(2)上提供溝道截?cái)喹h(huán)端子(40)， -在所述有源區(qū)(AA)和所述溝道截?cái)喹h(huán)端子(40)之間的區(qū)中提供第一抑制溝槽(50)。12.根據(jù)權(quán)利要求11所述的方法，其中所述襯底(2)具有垂直不均勻摻雜輪廓，其優(yōu)選朝向所述襯底(2 )的所述前表面(11)具有較低摻雜。13.根據(jù)權(quán)利要求12所述的方法，其中所述垂直不均勻摻雜輪廓是通過質(zhì)子的注入來實(shí)現(xiàn)的。14.根據(jù)權(quán)利要求11-13所述的方法，其中所述溝道截?cái)喹h(huán)端子(40)具有摻雜，所述摻雜具有與第一摻雜劑類型相反的第二摻雜劑類型。15.根據(jù)權(quán)利要求11-14中的任一項(xiàng)所述的方法，還包括:利用下述中的至少一個(gè)覆蓋所述第一抑制溝槽(50)的壁:氧化硅薄層(53)和摻雜的氧化硅薄層，并且利用下述中的至少一個(gè)填充所述第一抑制溝槽(50): _多晶娃，和 -氧化硅，和 -高k材料，和 -磷硅酸鹽玻璃。16.根據(jù)權(quán)利要求11-15中的任一項(xiàng)所述的方法，其中所述第一抑制溝槽(50)的填充是優(yōu)選通過采用所述第一抑制溝槽(50)的磷硅酸鹽玻璃填充來重?fù)诫s有所述第一摻雜劑類型的。17.根據(jù)權(quán)利要求11-16中的任一項(xiàng)所述的方法，其中所述第一抑制溝槽(50)是在與所述有源區(qū)(AA)的柵極溝槽(43)相同的生產(chǎn)步驟中被生產(chǎn)的。18.根據(jù)權(quán)利要求11-17中的任一項(xiàng)所述的方法，其中另外的抑制溝槽(55)被提供在所述溝道截?cái)喹h(huán)端子(40)和所述有源區(qū)(AA)之間。19.根據(jù)權(quán)利要求11-18中的任一項(xiàng)所述的方法，其中外部抑制溝槽(57)被提供在所述溝道截?cái)喹h(huán)端子(40)和所述襯底(2)的襯底邊緣(13)之間，其優(yōu)選被重?fù)诫s有第一摻雜劑，并且其通過下述中的至少一個(gè)來摻雜:擴(kuò)散、注入，優(yōu)選通過P原子從磷硅酸鹽玻璃的擴(kuò)散來慘雜。20.根據(jù)權(quán)利要求11-19中的任一項(xiàng)所述的方法，其中所述第一抑制溝槽(50)和/或所述另外的抑制溝槽(55)的摻雜是通過將摻雜劑擴(kuò)散或注入到相應(yīng)溝槽的區(qū)域中以及可選地?cái)U(kuò)散或注入到相鄰區(qū)中來生產(chǎn)的。
【文檔編號(hào)】H01L21/336GK106024857SQ201610194275
【公開日】2016年10月12日
【申請(qǐng)日】2016年3月31日
【發(fā)明人】E.法爾克, F.D.普菲爾施, H-J.舒爾策, S.福斯
【申請(qǐng)人】英飛凌科技股份有限公司