两个人的电影免费视频_国产精品久久久久久久久成人_97视频在线观看播放_久久这里只有精品777_亚洲熟女少妇二三区_4438x8成人网亚洲av_内谢国产内射夫妻免费视频_人妻精品久久久久中国字幕

具有不同溝道寬度的復(fù)合半導(dǎo)體器件的制作方法

文檔序號(hào):10658356閱讀:327來(lái)源:國(guó)知局
具有不同溝道寬度的復(fù)合半導(dǎo)體器件的制作方法
【專(zhuān)利摘要】一種器件包括半導(dǎo)體襯底、第一構(gòu)成晶體管和第二構(gòu)成晶體管,其中,第一構(gòu)成晶體管包括位于半導(dǎo)體襯底中的彼此并聯(lián)連接的多個(gè)第一晶體管結(jié)構(gòu),第二構(gòu)成晶體管包括位于半導(dǎo)體襯底中的彼此并聯(lián)連接的多個(gè)第二晶體管結(jié)構(gòu)。第一構(gòu)成晶體管和第二構(gòu)成晶體管彼此相鄰地橫向布置并且彼此并聯(lián)連接。所述多個(gè)第一晶體管結(jié)構(gòu)中的每個(gè)晶體管結(jié)構(gòu)比所述多個(gè)第二晶體管結(jié)構(gòu)中的每個(gè)晶體管結(jié)構(gòu)在飽和工作區(qū)域中具有更低的電阻。
【專(zhuān)利說(shuō)明】
具有不同溝道寬度的復(fù)合半導(dǎo)體器件
技術(shù)領(lǐng)域
[0001] 本實(shí)施例涉及半導(dǎo)體器件,更具體地,涉及具有晶體管結(jié)構(gòu)布置的功率半導(dǎo)體器 件和其他半導(dǎo)體器件。
【背景技術(shù)】
[0002] 集成電路(1C)和其他電子設(shè)備通常包括互相連接的場(chǎng)效應(yīng)晶體管(FET)布置,也 被叫做金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(M0SFET)或者簡(jiǎn)稱(chēng)為M0S晶體管或器件。典型的M0S 晶體管包括作為控制電極的柵電極以及間隔開(kāi)的源電極和漏電極。施加于柵電極的控制電 壓控制電流流過(guò)源電極和漏電極之間的可控導(dǎo)電溝道。
[0003] 功率晶體管器件被設(shè)計(jì)為耐高電流和高電壓,其中,所述高電流和高電壓出現(xiàn)在 諸如運(yùn)動(dòng)控制、氣囊展開(kāi)和汽車(chē)燃油噴射器驅(qū)動(dòng)器的動(dòng)力應(yīng)用中。一種類(lèi)型的功率M0S晶體 管器件是橫向擴(kuò)散金屬氧化物半導(dǎo)體(LDM0S)晶體管器件。在LDM0S器件中,在溝道區(qū)域和 漏極區(qū)域之間提供有漂移空間。
[0004] LDM0S晶體管器件通常由安全工作區(qū)來(lái)表征,在該安全工作區(qū)中,工作電流電平和 工作電壓電平在將會(huì)導(dǎo)致器件毀壞或其他損壞的電平以下。器件的電氣安全工作區(qū)涉及通 過(guò)碰撞電離產(chǎn)生次級(jí)電荷載流子。在η溝道LDM0S晶體管器件中,電子可在具有高電場(chǎng)的區(qū) 域中(諸如接近漏極邊界)被加速之后經(jīng)由碰撞電離產(chǎn)生額外的電子-空穴對(duì)。如果產(chǎn)生了 足夠數(shù)量的空穴(次級(jí)電荷載流子)以將LDM0S器件的體電勢(shì)提升到與源極的結(jié)被正向偏置 的程度,則空穴穿過(guò)結(jié)的注入能夠激活經(jīng)由LDM0S晶體管器件的源極(發(fā)射極)區(qū)域、體(基 極)區(qū)域和漏極(集電極)區(qū)域所形成的寄生ηρη雙極晶體管。經(jīng)由寄生雙極晶體管的激活, 會(huì)發(fā)生非常大的破壞電流,工作條件被稱(chēng)為"突跳(snapback)"。
[0005] 當(dāng)在器件的熱安全工作區(qū)之外操作時(shí),也會(huì)在LDM0S晶體管器件中發(fā)生損壞。熱安 全工作區(qū)指定器件可在不因過(guò)熱而損壞的情況下進(jìn)行工作的電壓電平和電流電平。在一些 情況下,器件的能量處理能力導(dǎo)致比電氣安全工作區(qū)更具限制性的熱工作區(qū)。
[0006] 對(duì)保持在電氣安全工作區(qū)和熱安全工作區(qū)二者內(nèi)的嘗試是經(jīng)常令人不希望地限 制針對(duì)器件工作和應(yīng)用的因子。例如,將大型LDM0S晶體管器件連接到電感負(fù)載的應(yīng)用可能 涉及大量能量從電感負(fù)載漏到LDM0S晶體管器件的切換瞬態(tài)。因此,LDM0S晶體管器件可能 在切換期間經(jīng)歷熱故障和/或電氣故障。

【發(fā)明內(nèi)容】

[0007] 在第一方面,一種器件包括半導(dǎo)體襯底、第一構(gòu)成晶體管和第二構(gòu)成晶體管,其 中,第一構(gòu)成晶體管包括位于半導(dǎo)體襯底中的彼此并聯(lián)連接的多個(gè)第一晶體管結(jié)構(gòu),第二 構(gòu)成晶體管包括位于半導(dǎo)體襯底中的彼此并聯(lián)連接的多個(gè)第二晶體管結(jié)構(gòu)。第一構(gòu)成晶體 管和第二構(gòu)成晶體管彼此相鄰地橫向布置并且彼此并聯(lián)連接。所述多個(gè)第一晶體管結(jié)構(gòu)中 的每個(gè)晶體管結(jié)構(gòu)在飽和工作區(qū)域中比所述多個(gè)第二晶體管結(jié)構(gòu)中的每個(gè)晶體管結(jié)構(gòu)具 有更低的電阻。
[0008] 在第二方面,一種器件包括半導(dǎo)體襯底、第一構(gòu)成晶體管和第二構(gòu)成晶體管,其 中,第一構(gòu)成晶體管包括位于半導(dǎo)體襯底中的彼此并聯(lián)連接的多個(gè)第一晶體管結(jié)構(gòu),第二 構(gòu)成晶體管包括位于半導(dǎo)體襯底中的彼此并聯(lián)連接的多個(gè)第二晶體管結(jié)構(gòu)。第一構(gòu)成晶體 管和第二構(gòu)成晶體管彼此相鄰地橫向布置并且彼此并聯(lián)連接。所述多個(gè)第一晶體管結(jié)構(gòu)中 的每個(gè)晶體管結(jié)構(gòu)的有效溝道寬度大于所述多個(gè)第二晶體管結(jié)構(gòu)中的每個(gè)晶體管結(jié)構(gòu)的 有效溝道寬度。
[0009] 在第三方面,一種在半導(dǎo)體襯底中制造器件的方法。所述方法包括:分別在第一構(gòu) 成晶體管的多個(gè)第一晶體管結(jié)構(gòu)和第二構(gòu)成晶體管的多個(gè)第二晶體管結(jié)構(gòu)的半導(dǎo)體襯底 中形成體區(qū)域,其中,第一晶體管和第二晶體管彼此相鄰,體區(qū)域具有第一導(dǎo)電率類(lèi)型。所 述多個(gè)第一晶體管結(jié)構(gòu)和所述多個(gè)第二晶體管結(jié)構(gòu)的柵極形成于半導(dǎo)體襯底上。根據(jù)第一 光刻布局在所述多個(gè)第一晶體管結(jié)構(gòu)和所述多個(gè)第二晶體管結(jié)構(gòu)的半導(dǎo)體襯底中的每個(gè) 體區(qū)域中形成源極區(qū)域,源極區(qū)域具有第二導(dǎo)電率類(lèi)型。根據(jù)第二光刻布局在所述多個(gè)第 一晶體管結(jié)構(gòu)和所述多個(gè)第二晶體管結(jié)構(gòu)的半導(dǎo)體襯底中的每個(gè)體區(qū)域中形成體接觸區(qū) 域,體接觸區(qū)域具有第一導(dǎo)電率類(lèi)型。第一光刻布局和第二光刻布局被配置為使得所述多 個(gè)第一晶體管結(jié)構(gòu)中的每個(gè)晶體管結(jié)構(gòu)的有效溝道寬度大于所述多個(gè)第二晶體管結(jié)構(gòu)中 的每個(gè)晶體管結(jié)構(gòu)的有效溝道寬度。
【附圖說(shuō)明】
[0010]組件和圖不一定是按比例的,而是將重點(diǎn)放在了說(shuō)明各種實(shí)施例的原理上。此外, 在附圖中,類(lèi)似的參考標(biāo)記在全部不同視圖中表示對(duì)應(yīng)的部分(部件)。
[0011] 圖1是根據(jù)一個(gè)實(shí)施例的示例性復(fù)合LDM0S晶體管器件的示意平面圖,包括具有電 阻和電流電平的構(gòu)成晶體管器件。
[0012] 圖2是圖1的復(fù)合LDM0S晶體管器件的局部示意平面圖以更詳細(xì)地描繪復(fù)合LDM0S 晶體管器件的構(gòu)成晶體管器件。
[0013] 圖3是根據(jù)一個(gè)實(shí)施例的沿圖2的線3-3得到的圖1和圖2的構(gòu)成晶體管器件之一的 示例性晶體管結(jié)構(gòu)的局部截面示意圖。
[0014] 圖4是根據(jù)一個(gè)實(shí)施例的沿圖2的線4-4得到的圖1和圖2的構(gòu)成晶體管器件中的另 一個(gè)示例性晶體管結(jié)構(gòu)的局部截面示意圖。
[0015] 圖5是根據(jù)一個(gè)實(shí)施例的具有構(gòu)成晶體管器件布置的另一示例性復(fù)合LDM0S晶體 管器件的示意平面圖。
[0016] 圖6是根據(jù)一個(gè)實(shí)施例的具有構(gòu)成晶體管器件布置的另一示例性復(fù)合LDM0S晶體 管器件的示意平面圖。
[0017] 圖7是根據(jù)一個(gè)實(shí)施例的用于構(gòu)造復(fù)合LDM0S晶體管器件的示例性制造序列的流 程圖。
【具體實(shí)施方式】
[0018] 描述了復(fù)合橫向擴(kuò)散金屬氧化物半導(dǎo)體(LDM0S)器件和其他半導(dǎo)體器件以及電子 裝置的實(shí)施例連同制造這種器件和裝置的方法。復(fù)合器件包括以減少熱故障可能性的方式 布置的多個(gè)構(gòu)成器件。根據(jù)對(duì)在功率晶體管器件(諸如LDM0S晶體管器件)的中心或中心附 近經(jīng)常發(fā)生熱故障的識(shí)別來(lái)布置構(gòu)成器件。在功率晶體管器件的中心達(dá)到的溫度高于在器 件的外圍或外圍附近的溫度。在外圍產(chǎn)生的熱更接近于熱沉,諸如器件的邊緣。相反,熱沉 可能不可用,或充分接近器件中心以除去在器件內(nèi)部產(chǎn)生的熱。
[0019] 所公開(kāi)的實(shí)施例可用于LDM0S晶體管器件和其他器件的結(jié)合,其中,LDM0S晶體管 器件和所述其他器件具有通過(guò)自發(fā)熱(self heating)產(chǎn)生過(guò)多熱量的大區(qū)域或非常大的 區(qū)域。例如,當(dāng)出現(xiàn)高電流和大漏極電壓時(shí),可能在LDM0S晶體管器件中出現(xiàn)這種自發(fā)熱。在 短時(shí)間段期間吸收的能量可另外導(dǎo)致溫度的顯著上升并導(dǎo)致器件的損壞。
[0020] 在大多數(shù)情況下,通過(guò)從中心到邊緣的溫度梯度轉(zhuǎn)移器件中心的熱量,其中,在邊 緣從附近熱沉除去熱量。隨著梯度增大,更快地轉(zhuǎn)移熱能。由此,當(dāng)溫度梯度上升到特定水 平時(shí),可在熱產(chǎn)生和熱冷卻(heat dispassion)之間達(dá)到平衡。該平衡表明大型器件(例如, 大型LDM0S晶體管器件)的中心部分相對(duì)于器件的外圍非常熱。因此,器件中心可能是最弱 的部分或者經(jīng)受熱損壞的部分。
[0021] 復(fù)合器件的構(gòu)成晶體管的布置或布局被配置為改善復(fù)合器件的熱安全工作區(qū) (S0A)。在兩晶體管(2T)實(shí)施例中,一個(gè)晶體管可布置在復(fù)合器件的中心。另一個(gè)晶體管可 沿器件的外圍布置。例如,外圍器件或外部器件可圍繞中心器件或內(nèi)部器件。中心晶體管在 飽和工作區(qū)域中具有高(或更高)電阻。外圍晶體管在飽和工作區(qū)域中具有低(或更低)電 阻。因此,對(duì)于給定工作狀態(tài)(例如,給定柵極偏置電壓和給定漏極偏置電壓),中心晶體管 比外圍晶體管具有更低的每單位面積的電流電平。中心器件中更低的每單位面積的漏極電 流會(huì)導(dǎo)致更低的功率,因此,在器件內(nèi)部產(chǎn)生更低的熱量??梢越?jīng)由各個(gè)晶體管中的不同有 效溝道寬度來(lái)實(shí)現(xiàn)不同電阻級(jí)別。較低(或更低)電阻與復(fù)合器件的功率晶體管結(jié)構(gòu)的基線 有效溝道寬度相對(duì)應(yīng)。
[0022] 復(fù)合結(jié)構(gòu)可以有效地降低器件的內(nèi)部溫度或中心溫度,從而提高器件的能量能力 (energy capability)。內(nèi)部器件中更低的漏極電流和功率可以降低復(fù)合器件的中部的熱 產(chǎn)生。因此,可針對(duì)復(fù)合器件實(shí)現(xiàn)更平坦或更均勻的溫度分布。例如,可避免工作溫度中的 尖峰。結(jié)果,可增大復(fù)合器件的熱安全工作區(qū)或能量能力。因此,所公開(kāi)的實(shí)施例的器件能 夠經(jīng)受得住更高的能量壓力。
[0023]提高的能量能力可用于支持更高的工作電壓電平、更高的工作電流電平和/或更 緊湊的器件布局,例如這可以支持管芯尺寸(die size)的減小。所公開(kāi)實(shí)施例的復(fù)合布置 可實(shí)現(xiàn)改善的熱S0A的這些和其他方面,同時(shí)避免針對(duì)諸如通過(guò)減小器件中心處的輸入功 率來(lái)嘗試使器件內(nèi)的溫度分布變平坦的努力。
[0024] 可通過(guò)一個(gè)或多個(gè)光刻布局建立中心(或內(nèi)部)器件的更低的每單位面積的電流 電平(或更高的飽和電阻)。一種光刻布局可用于在中心器件和外圍器件中形成源極區(qū)域。 另一種光刻布局可用于在中心器件和外圍器件中形成體接觸(或體結(jié),body tie)區(qū)域。光 刻布局可被配置為使得外圍器件中的每個(gè)晶體管的有效溝道寬度大于中心器件中的每個(gè) 晶體管的有效溝道寬度。光刻布局被配置為使得每個(gè)晶體管結(jié)構(gòu)的源極區(qū)域和體接觸區(qū)域 沿器件的橫向維度交替排列地布置。通過(guò)改變?cè)礃O區(qū)域和體接觸區(qū)域的相對(duì)面積,所述交 替排列可建立每個(gè)晶體管結(jié)構(gòu)的有效溝道寬度。擴(kuò)大中心器件中每個(gè)體接觸區(qū)域的相對(duì)面 積減小了中心器件中的每個(gè)晶體管結(jié)構(gòu)的有效溝道寬度。中心器件中較窄的溝道寬度可以 減小中心器件的晶體管結(jié)構(gòu)中相對(duì)于外圍器件的漏極電流。
[0025] 除了改善能量能力,有效溝道寬度的差異也可以是有用的理由。例如,中心器件中 體接觸區(qū)域的增大面積有效減小了用于次級(jí)電荷載流子(例如,由于電離所產(chǎn)生的載流子) 的體導(dǎo)電路徑的電阻。體導(dǎo)電路徑的更低電阻降低了由次級(jí)電荷載流子導(dǎo)致的電壓增大, 從而減小了激活寄生雙極晶體管器件的可能性。因而可抑制寄生雙極突跳,從而避免器件 損壞并進(jìn)一步提高器件能量能力。
[0026] 可以在器件性能沒(méi)有顯著下降的情況下實(shí)現(xiàn)所公開(kāi)實(shí)施例的這些和其他特征。例 如,復(fù)合器件的導(dǎo)通電阻可以?xún)H少量增加,例如大約3%,反過(guò)來(lái)對(duì)于能量能力提高大得多 (例如,大約50%)。在復(fù)合器件的整體導(dǎo)通電阻沒(méi)有顯著增加的情況下,不需要擴(kuò)大復(fù)合器 件的面積。出于這些和其他原因,所公開(kāi)的實(shí)施例可提供一種非常適合于電感負(fù)載和涉及 更高能量能力的其他應(yīng)用的魯棒半導(dǎo)體器件。
[0027] 除了有效溝道寬度的差異之外并且不管有效溝道寬度的差異,構(gòu)成器件的工作特 性和其他特性可以相似。例如,每個(gè)構(gòu)成器件可以包括以周期性重復(fù)的源極-柵極-漏極排 列所布置的多個(gè)晶體管結(jié)構(gòu)。在這種排列中,相鄰晶體管結(jié)構(gòu)可共享共源極或共漏極。
[0028] 圖1是根據(jù)一個(gè)實(shí)施例構(gòu)造的復(fù)合LDM0S晶體管器件10的示例的示意平面圖。器件 10包括半導(dǎo)體襯底11,在半導(dǎo)體襯底11中形成多個(gè)構(gòu)成晶體管器件。構(gòu)成晶體管器件彼此 并聯(lián)連接以建立復(fù)合LDM0S晶體管器件10。構(gòu)成晶體管器件的并聯(lián)連接可涉及多個(gè)共享端 子,其中包括例如共享源極端子、共享漏極端子和共享柵極端子。在該示例中,器件10包括 一對(duì)構(gòu)成晶體管器件,因此可被視為兩晶體管復(fù)合器件或2T復(fù)合器件。構(gòu)成晶體管器件包 括外圍或外部構(gòu)成晶體管12和中心或內(nèi)部構(gòu)成晶體管13。構(gòu)成晶體管12、13橫向地彼此相 鄰布置。在該示例中,構(gòu)成晶體管12、13彼此鄰接。可提供其他或替代的構(gòu)成晶體管器件。
[0029] 外圍構(gòu)成晶體管12包括位于半導(dǎo)體襯底中的彼此并聯(lián)連接的晶體管結(jié)構(gòu)14、15的 陣列。每個(gè)晶體管結(jié)構(gòu)14、15在沿器件10的第一橫向方向或維度定向的多個(gè)平行行(或列) 中的各行(或列)中延伸。為了便于描述,在本文中第一橫向維度被稱(chēng)為器件10的長(zhǎng)度。每個(gè) 晶體管結(jié)構(gòu)14橫跨器件10的整個(gè)長(zhǎng)度橫向延伸。相反,每個(gè)晶體管結(jié)構(gòu)15不是橫跨器件10 的整個(gè)長(zhǎng)度延伸,而是僅橫跨器件10的位于中心構(gòu)成晶體管13的兩個(gè)相對(duì)側(cè)中的一側(cè)的長(zhǎng) 度部分進(jìn)行延伸。陣列中的相鄰晶體管結(jié)構(gòu)14、15并排布置并且在與長(zhǎng)度方向正交的第二 橫向方向或維度(即,器件1 〇的寬度)上彼此間隔開(kāi)??梢蕴峁┤我鈹?shù)量的晶體管結(jié)構(gòu)14、 15。 例如,器件10可包括大約兩百個(gè)或更多個(gè)晶體管結(jié)構(gòu)。
[0030] 中心構(gòu)成晶體管13包括布置在半導(dǎo)體襯底11中并且彼此并聯(lián)連接的晶體管結(jié)構(gòu) 16的陣列。每個(gè)晶體管結(jié)構(gòu)16橫跨中心構(gòu)成晶體管13的整個(gè)長(zhǎng)度橫向延伸。每個(gè)晶體管結(jié) 構(gòu)16在構(gòu)成晶體管12、13之間的邊界17處與一對(duì)晶體管結(jié)構(gòu)15鄰接或縱向相鄰。在該示例 中,每個(gè)晶體管結(jié)構(gòu)16在邊界17處與一對(duì)晶體管結(jié)構(gòu)15鄰接,其中,每個(gè)晶體管結(jié)構(gòu)15布置 在晶體管結(jié)構(gòu)16的相應(yīng)端。構(gòu)成晶體管12、13的鄰接晶體管結(jié)構(gòu)在與橫向方向正交的方向 (例如,長(zhǎng)度方向)上彼此鄰接,其中,每個(gè)晶體管結(jié)構(gòu)14、15、16的溝道和/或?qū)щ娐窂窖厮?述橫向方向定向。結(jié)合圖3至圖5示出并描述晶體管結(jié)構(gòu)14、15、16的導(dǎo)電路徑的示例。
[0031] 構(gòu)成晶體管12的晶體管結(jié)構(gòu)14、15可以橫向地圍繞構(gòu)成晶體管13的晶體管結(jié)構(gòu) 16。 在圖1的實(shí)施例中,構(gòu)成晶體管13的晶體管結(jié)構(gòu)16在構(gòu)成晶體管12的晶體管結(jié)構(gòu)14、15 內(nèi)居中。可以使用其他布置,結(jié)合圖5和圖6示出并描述其他布置的示例。
[0032] 鄰接晶體管結(jié)構(gòu)15、16彼此對(duì)準(zhǔn)。相鄰晶體管結(jié)構(gòu)15、16的對(duì)準(zhǔn)允許相鄰晶體管結(jié) 構(gòu)15、16共享共柵極結(jié)構(gòu)。在圖1的LDMOS示例中,每個(gè)晶體管結(jié)構(gòu)14、15、16包括由半導(dǎo)體襯 底11所支撐的柵極18。每個(gè)柵極18在器件10的整個(gè)長(zhǎng)度上延伸。因此,鄰接晶體管結(jié)構(gòu)15、 16可共享各個(gè)柵極18。在圖1的示例中,為了便于說(shuō)明,將器件10描繪為具有均勻柵極間距。 如圖2的更詳細(xì)的示圖中所示,柵極間距可以是非均勻的。柵極間距可以改變,并且可以是 均勻或非均勻的。
[0033]布置在相鄰行(或列)中的晶體管結(jié)構(gòu)14、15、16(例如,在器件10的寬度方向上相 鄰的那些結(jié)構(gòu))可以共享一個(gè)或多個(gè)區(qū)域或部件。共享的區(qū)域或部件可布置在晶體管結(jié)構(gòu) 14、15的源極側(cè)20和/或漏極側(cè)21,或者晶體管結(jié)構(gòu)16的源極側(cè)22和/或漏極側(cè)23。例如,一 對(duì)相鄰晶體管結(jié)構(gòu)14可在晶體管結(jié)構(gòu)14的源極側(cè)20共享共源極區(qū)域和共同體區(qū)域(common body region)。其他相鄰晶體管結(jié)構(gòu)14可在晶體管結(jié)構(gòu)14的漏極側(cè)21共享共漏極區(qū)域和共 同漂移區(qū)域(common drift region)。在圖1的示例中,相鄰晶體管結(jié)構(gòu)14交替地在源極側(cè) 20或漏極側(cè)21共享部件。相鄰晶體管結(jié)構(gòu)15可被類(lèi)似地配置和布置。相鄰晶體管結(jié)構(gòu)16也 可沿源極側(cè)22和漏極側(cè)23以交替方式被類(lèi)似地配置和布置。
[0034]在圖1中參考器件20的一部分24以突出晶體管12、13之間的邊界17。在圖2中更詳 細(xì)地示意性示出在該部分24中的器件10的布局。
[0035]圖2描繪出構(gòu)成晶體管12的三個(gè)相鄰晶體管結(jié)構(gòu)15以及構(gòu)成晶體管13的三個(gè)相鄰 晶體管結(jié)構(gòu)16。晶體管結(jié)構(gòu)15中的每一個(gè)沿邊界17與晶體管結(jié)構(gòu)16中的相應(yīng)一個(gè)鄰接并對(duì) 準(zhǔn)。對(duì)準(zhǔn)的晶體管結(jié)構(gòu)15、16端對(duì)端彼此鄰接。對(duì)準(zhǔn)的晶體管結(jié)構(gòu)15、16共享一個(gè)柵極18。柵 極18因此橫跨邊界17延伸。每個(gè)柵極18被相應(yīng)一個(gè)晶體管結(jié)構(gòu)15和相應(yīng)一個(gè)晶體管結(jié)構(gòu)16 所共享。
[0036]晶體管結(jié)構(gòu)15的源極側(cè)20包括橫向交替排列地布置的源極區(qū)域30和體接觸區(qū)域 32。在該示例中,源極區(qū)域30和體接觸區(qū)域32沿長(zhǎng)度方向橫向交替。源極區(qū)域30和體接觸區(qū) 域32被一對(duì)相鄰晶體管結(jié)構(gòu)15共享。通過(guò)經(jīng)由光刻布局所配置的開(kāi)口 34注入摻雜物(例如, η型摻雜物)來(lái)形成源極區(qū)域30。通過(guò)經(jīng)由光刻所配置的開(kāi)口 36注入摻雜物(例如,p型摻雜 物)來(lái)形成體接觸區(qū)域32。開(kāi)口 34、36與柵極18疊加,這樣,源極區(qū)域30和體接觸區(qū)域32與柵 極18的邊緣38自對(duì)準(zhǔn)。源極區(qū)域30和體接觸區(qū)域32布置在由晶體管結(jié)構(gòu)15共享的體區(qū)域 (圖4)內(nèi) 。
[0037]晶體管結(jié)構(gòu)15的源極側(cè)20包括分別用于源極區(qū)域30和體接觸區(qū)域32的歐姆接觸 40和42。在該示例中,分別針對(duì)每個(gè)源極區(qū)域30和每個(gè)體接觸區(qū)域32提供兩個(gè)歐姆接觸40、 42。每個(gè)歐姆接觸40、42可包括由半導(dǎo)體襯底11 (圖1)支撐的一個(gè)或多個(gè)金屬層。歐姆接觸 40、42可從半導(dǎo)體襯底11的表面至形成互連(未示出)的金屬層向上延伸?;ミB可沿晶體管 結(jié)構(gòu)15的長(zhǎng)度進(jìn)行以電連接源極區(qū)域30和體接觸區(qū)域32中的每一個(gè)。利用該電連接,源極 區(qū)域3 0可被視為晶體管結(jié)構(gòu)15的共同源極區(qū)域的構(gòu)成源極區(qū)域。然后,晶體管結(jié)構(gòu)15的各 個(gè)互連可彼此電連接(例如,經(jīng)由一個(gè)或多個(gè)進(jìn)一步的互連)以將晶體管結(jié)構(gòu)15并聯(lián)連接, 從而形成構(gòu)成晶體管12。
[0038]晶體管結(jié)構(gòu)15的漏極側(cè)21在每個(gè)柵極18的對(duì)側(cè)44上。在該示例中,沿對(duì)側(cè)44布置 側(cè)壁間隔物46。漏極區(qū)域48與柵極18和側(cè)壁間隔物46間隔開(kāi)。漏極區(qū)域48包括多個(gè)歐姆接 觸50。每個(gè)漏極區(qū)域48被兩個(gè)晶體管結(jié)構(gòu)15的源極區(qū)域34所共享。結(jié)合圖3和圖4的截面示 圖來(lái)提供關(guān)于晶體管結(jié)構(gòu)15的漏極側(cè)21的進(jìn)一步細(xì)節(jié)。
[0039] 構(gòu)成晶體管13的晶體管結(jié)構(gòu)16以多種方式與構(gòu)成晶體管12的晶體管結(jié)構(gòu)15相似。 與一對(duì)晶體管結(jié)構(gòu)15的相應(yīng)特征類(lèi)似地配置或共享晶體管結(jié)構(gòu)16的多個(gè)區(qū)域、部件或其他 特征。例如,柵極18被共享并因此在邊界17的每側(cè)被相同地配置。漏極區(qū)域48也橫跨邊界17 延伸,因此,沿漏極側(cè)21的特征可與晶體管結(jié)構(gòu)15的特征相同地配置。其他相同或相似配置 的特征包括歐姆接觸40、42。用于連通和鈍化的互連和/或其他結(jié)構(gòu)也可被共享,因此,被相 同地配置。
[0040] 晶體管結(jié)構(gòu)16在一個(gè)或多個(gè)方面不同于晶體管結(jié)構(gòu)15以修改晶體管結(jié)構(gòu)16在飽 和工作區(qū)域中的電阻。晶體管結(jié)構(gòu)15在飽和工作區(qū)域中比晶體管結(jié)構(gòu)16具有更低的電阻。 在圖2的示例中,通過(guò)修改總的體接觸面積和總的源極面積來(lái)實(shí)現(xiàn)電阻的差(和產(chǎn)生的每單 位面積的電流),從而修改每個(gè)晶體管結(jié)構(gòu)16的有效溝道寬度。每個(gè)晶體管結(jié)構(gòu)15的有效溝 道寬度大于每個(gè)晶體管結(jié)構(gòu)16的有效溝道寬度。在一些情況下,與晶體管結(jié)構(gòu)16相比,通過(guò) 用更小的體接觸面積配置晶體管結(jié)構(gòu)15來(lái)建立晶體管結(jié)構(gòu)15的更大有效溝道寬度。
[0041] 每個(gè)晶體管結(jié)構(gòu)15的溝道位于源極區(qū)域30和漏極區(qū)域48之間柵極18的下方。每個(gè) 晶體管結(jié)構(gòu)16的溝道位于源極區(qū)域52和漏極區(qū)域48之間柵極18的下方。在圖3和圖4中示出 示例性溝道。通過(guò)柵極18的寬度來(lái)建立每個(gè)溝道的長(zhǎng)度。通過(guò)源極區(qū)域30的尺寸(例如,共 同長(zhǎng)度)來(lái)建立晶體管結(jié)構(gòu)15的每個(gè)溝道的有效寬度。通過(guò)源極區(qū)域52的尺寸(例如,共同 長(zhǎng)度)來(lái)建立晶體管結(jié)構(gòu)16的每個(gè)溝道的有效寬度。
[0042] -對(duì)晶體管結(jié)構(gòu)16的源極側(cè)22包括交替的源極區(qū)域52和體接觸區(qū)域54。如在晶體 管結(jié)構(gòu)15中,源極區(qū)域52和體接觸區(qū)域54沿器件的長(zhǎng)度橫向交替,并被每對(duì)相鄰晶體管結(jié) 構(gòu)16共享。可通過(guò)用于形成晶體管結(jié)構(gòu)15的相應(yīng)區(qū)域的相同摻雜物注入過(guò)程來(lái)形成源極區(qū) 域52和體接觸區(qū)域54。
[0043] 源極區(qū)域和體接觸區(qū)域的交替布置建立了每個(gè)晶體管結(jié)構(gòu)15、16的有效溝道寬 度。通過(guò)經(jīng)由光刻布局所配置的開(kāi)口的尺寸來(lái)建立源極區(qū)域52和體接觸區(qū)域54的相對(duì)尺 寸。在圖2的示例中,通過(guò)開(kāi)口56定義每個(gè)源極區(qū)域52。通過(guò)開(kāi)口58定義每個(gè)體接觸區(qū)域54。 如晶體管結(jié)構(gòu)15的開(kāi)口 34、36,開(kāi)口 56、58與柵極18重疊。結(jié)果,源極區(qū)域52和體接觸區(qū)域54 與柵極18自對(duì)準(zhǔn)。
[0044] 開(kāi)口 56、58在器件的長(zhǎng)度維度上的尺寸建立了每個(gè)晶體管結(jié)構(gòu)16的有效溝道寬 度。同樣地,開(kāi)口 34、36在器件的長(zhǎng)度維度上的尺寸建立了每個(gè)晶體管結(jié)構(gòu)15的有效溝道寬 度。在圖2的示例中,開(kāi)口56、58被配置為使得每個(gè)源極區(qū)域52比每個(gè)體接觸區(qū)域54在溝道 建立維度(例如,器件長(zhǎng)度維度)上具有更小的尺寸。在這種情況下,每個(gè)源極區(qū)域52是每個(gè) 體接觸區(qū)域54的大約三分之一長(zhǎng)。反過(guò)來(lái)說(shuō),每個(gè)體接觸區(qū)域54是每個(gè)源極區(qū)域52的大約 三倍長(zhǎng)。因此,在每個(gè)晶體管結(jié)構(gòu)16的交替布置的長(zhǎng)度上,體接觸區(qū)域54的共同尺寸在溝道 建立維度上大于源極區(qū)域52的共同尺寸。每個(gè)源極區(qū)域52短于每個(gè)體接觸區(qū)域54的程度可 從所示出的示例改變。
[0045] 相反,晶體管結(jié)構(gòu)15具有更大的有效溝道寬度。再次經(jīng)由源極區(qū)域30和體接觸區(qū) 域32的相對(duì)尺寸建立有效溝道寬度。晶體管結(jié)構(gòu)15比晶體管結(jié)構(gòu)16具有專(zhuān)用于源極區(qū)域30 的更大器件長(zhǎng)度。在圖2的示例中,源極區(qū)域30在溝道建立維度上與體接觸區(qū)域32具有相同 的尺寸。因此,源極與體接觸之比是1:1。作為比較,晶體管結(jié)構(gòu)16的源極與體接觸之比是1: 3〇
[0046] 對(duì)于晶體管結(jié)構(gòu)15、16,可使用其他比率。比率之一或二者可不同于所示出的示 例。例如,晶體管結(jié)構(gòu)16可具有1: 2的源極與體接觸之比。備選地或附加地,晶體管結(jié)構(gòu)15可 具有2:1的源極與體接觸之比??墒褂帽嚷实母鞣N組合來(lái)優(yōu)化裝置性能(例如,復(fù)合器件的 導(dǎo)通電阻、漏極電流和/或其他參數(shù))以及對(duì)于特定應(yīng)用的能量能力。
[0047] 可使用其他交替布置來(lái)建立不同的有效溝道寬度。在一些情況下,可在源極區(qū)域 30、52之間布置其他類(lèi)型的結(jié)構(gòu)。例如,可將淺溝道隔離(STI)區(qū)域并入交替布置中(例如, 對(duì)于每個(gè)源極區(qū)域52和每個(gè)體接觸區(qū)域54的一個(gè)STI區(qū)域)以減小每個(gè)晶體管結(jié)構(gòu)16的有 效溝道寬度。
[0048] 可通過(guò)其他方式建立晶體管結(jié)構(gòu)16在飽和工作區(qū)域中的更高電阻(和更低的每單 位面積的電流電平)。例如,晶體管結(jié)構(gòu)15、16中的漏極區(qū)域的總面積或尺寸可以不同。備選 地或附加地,還可在晶體管結(jié)構(gòu)中修改其他區(qū)域(例如,體區(qū)域)的摻雜物濃度水平。
[0049] 在圖2的示例中,相鄰晶體管結(jié)構(gòu)15、16之間的邊界17可被視為布置在源極區(qū)域 30、52之一中。因?yàn)樵礃O區(qū)域30、52大小相似,所以可相應(yīng)地實(shí)現(xiàn)構(gòu)成晶體管器件12、13之間 的平滑或清晰的過(guò)渡。在其他情況下,可將邊界17布置在中性區(qū)(即,非源極區(qū)域也非體接 觸區(qū)域)中,諸如STI區(qū)域。
[0050] 晶體管結(jié)構(gòu)16的漏極側(cè)23可與晶體管結(jié)構(gòu)15的漏極側(cè)21相同或相似。例如,還沿 每個(gè)柵極18的邊緣44布置漏極側(cè)23。在圖2的實(shí)施例中,沿漏極側(cè)21、23的晶體管結(jié)構(gòu)15、16 的區(qū)域、部件和其他特征可被相同或相似地配置。以下結(jié)合圖3和圖4的示例性實(shí)施例來(lái)提 供關(guān)于漏極側(cè)23的特征的進(jìn)一步細(xì)節(jié)。
[0051] 圖2示出在一些情況下晶體管結(jié)構(gòu)15、16如何彼此不電隔離。由于在晶體管結(jié)構(gòu) 15、16之間缺少或不存在隔離區(qū)域,晶體管結(jié)構(gòu)15、16不被電隔離。在沒(méi)有任何中間隔離區(qū) 域(諸如摻雜隔離環(huán)或DTI區(qū)域)的情況下,每個(gè)晶體管結(jié)構(gòu)15鄰接一個(gè)晶體管結(jié)構(gòu)16。在將 STI區(qū)域并入以上描述的交替源極側(cè)布置之一或二者中的示例中,晶體管結(jié)構(gòu)可仍然被視 為彼此不電隔離,這是因?yàn)榫w管結(jié)構(gòu)仍然共享共同體區(qū)域。
[0052]雖然圖2解決了鄰接晶體管結(jié)構(gòu)15、16之間的源極側(cè)配置的過(guò)渡,但是源極側(cè)配置 還在邊界17的其他側(cè)或接近邊界17的其他側(cè)改變。源極側(cè)配置還在邊界17的與晶體管結(jié)構(gòu) 15、16的長(zhǎng)度平行的兩側(cè)改變。在圖1的實(shí)施例中,沿那些側(cè)的邊界17標(biāo)記了最后晶體管結(jié) 構(gòu)16的柵極18的位置以具有配置有光暈狀(halo)區(qū)域的源極側(cè)。
[0053]圖3和圖4是沿圖2的線3-3得到的構(gòu)成晶體管13 (圖1和圖2)和/或沿圖2的線4-4得 到的構(gòu)成晶體管12(圖1和圖2)的晶體管結(jié)構(gòu)60的示例的示意截面圖。晶體管結(jié)構(gòu)60可以是 晶體管結(jié)構(gòu)15(圖1和圖2)之一或者晶體管結(jié)構(gòu)16(圖1和圖2)之一。在圖3和圖4所示出的截 面圖中,構(gòu)成晶體管12、13的晶體管結(jié)構(gòu)看上去相似,這是因?yàn)椴町愊喾刺幱谄渌麢M向維度 上,如以上結(jié)合圖2所述。
[0054]在圖3和圖4的示例中,晶體管結(jié)構(gòu)60被配置為η溝道LDM0S晶體管。晶體管結(jié)構(gòu)60 可被配置為RESURF晶體管結(jié)構(gòu)。晶體管結(jié)構(gòu)60布置在半導(dǎo)體襯底62(例如,圖1的襯底11)中 (和/或半導(dǎo)體襯底62上),反過(guò)來(lái),半導(dǎo)體襯底62可包括多個(gè)外延層64。在該示例中,半導(dǎo)體 襯底62包括單個(gè)ρ型外延層64,其中,ρ型外延層64生長(zhǎng)于原始襯底或支撐襯底65上。原始襯 底65可以是重?fù)诫s的ρ型襯底。在其他情況下,原始襯底65可以是輕摻雜的。晶體管結(jié)構(gòu)60 可備選地或附加地包括形成有一個(gè)或多個(gè)晶體管區(qū)域的非外延層。半導(dǎo)體襯底62的任何一 個(gè)層或多個(gè)層可以包括硅。
[0055] 半導(dǎo)體襯底62的結(jié)構(gòu)、材料和其他特性可從所示出的示例改變。例如,半導(dǎo)體襯底 62可具有絕緣硅片(SOI)構(gòu)造,在SOI構(gòu)造中,在外延層64與原始襯底65之間布置一個(gè)或多 個(gè)掩埋絕緣體層。絕緣體層可以包括氧化硅??梢栽诎雽?dǎo)體襯底62中包括附加的層、更少的 層或替代層。可以包括任意數(shù)量的額外半導(dǎo)體層和/或非半導(dǎo)體層。例如,可以在外延層64 與原始襯底65之間布置掩埋摻雜層。可以在生長(zhǎng)外延層64之前對(duì)掩埋摻雜層進(jìn)行摻雜。在 一些情況下,摻雜掩埋層可幫助漂移區(qū)域損耗以支持RESURF效應(yīng)。因此,所公開(kāi)的器件不限 于例如包括外延生長(zhǎng)層的襯底或SOI襯底,而是可支持多種其他類(lèi)型的半導(dǎo)體襯底,其中包 括大塊襯底(bulk substrate)。
[0056] 晶體管結(jié)構(gòu)60不與復(fù)合晶體管器件10(圖1)的相鄰晶體管結(jié)構(gòu)單獨(dú)隔離。掩埋絕 緣體層或其他層可用作將晶體管結(jié)構(gòu)60與原始襯底65進(jìn)行電隔離的下部或底部邊界。但是 這樣的層不將晶體管結(jié)構(gòu)60與復(fù)合晶體管器件10的其他晶體管結(jié)構(gòu)進(jìn)行隔離。晶體管結(jié)構(gòu) 60在僅專(zhuān)用于將晶體管結(jié)構(gòu)60與相鄰晶體管結(jié)構(gòu)進(jìn)行橫向分離的半導(dǎo)體襯底62中不包括 外圍器件隔離層或區(qū)域或者其他器件隔離層或區(qū)域。相反,任何器件隔離層或區(qū)域(諸如隔 離阱或溝道區(qū)域(例如,DTI區(qū)域))可以橫向地和/或另外地圍繞整個(gè)復(fù)合器件10的外周。可 提供這些層或區(qū)域用作將整個(gè)復(fù)合晶體管器件1〇(圖1)與襯底62的其余部分進(jìn)行電隔離或 分離的屏障。相反,構(gòu)成晶體管器件12、13(圖1和圖2)既彼此不電隔離,構(gòu)成晶體管器件12、 13(圖1和圖2)的各個(gè)晶體管結(jié)構(gòu)也彼此不電隔離。
[0057]晶體管結(jié)構(gòu)60在半導(dǎo)體襯底62中包括器件體或體區(qū)域66。在該示例中,體區(qū)域66 是形成于襯底62的外延層64中的p型阱。p型阱可被配置為在高電壓下工作(例如,高側(cè)工 作)??梢越?jīng)由一個(gè)或多個(gè)重?fù)诫s的P型體接觸區(qū)域67(圖3)以及在半導(dǎo)體襯底62中的體區(qū) 域66的p型阱中形成或處于p型阱上方的相應(yīng)電極或端子(例如,圖2的歐姆接觸42)來(lái)偏置 體區(qū)域66。每個(gè)接觸區(qū)域67的摻雜濃度可處于足以建立對(duì)體區(qū)域66的歐姆接觸的水平。如 以上結(jié)合圖2所述,體接觸區(qū)域67的大小可以改變以建立有效溝道寬度。在朝圖3的圖紙內(nèi) 外延伸的橫向維度上改變體接觸區(qū)域67的大小。
[0058]晶體管結(jié)構(gòu)60在半導(dǎo)體襯底62中包括重?fù)诫s的源極區(qū)域68(圖4)和漏極區(qū)域70。 在圖3的示例中,源極區(qū)域68和漏極區(qū)域70是外延層64的η型摻雜部分。重?fù)诫s的η型源極區(qū) 域68布置在體區(qū)域66內(nèi)、布置在體區(qū)域66上和/或另外布置在體區(qū)域66的上方。源極區(qū)域68 和漏極區(qū)域70及其部分可具有以下水平的摻雜濃度,該水平的摻雜濃度足以與源極電極或 端子和漏極電極或端子(例如,圖2的歐姆接觸40、502)建立歐姆接觸以分別偏置源極區(qū)域 68和漏極區(qū)域70。
[0059]源極區(qū)域68和漏極區(qū)域70在圖3的截面所示出的橫向維度(例如,以上參考的寬度 方向)上橫向彼此間隔開(kāi)。這種間隔限定了晶體管結(jié)構(gòu)60在源極區(qū)域68和漏極區(qū)域70之間 的導(dǎo)電路徑。因此,導(dǎo)電路徑可沿圖3所示出的橫向維度定向。在一些實(shí)施例中,源極區(qū)域68 和漏極區(qū)域70可具有附加或替代的橫向間隔。在該示例中,晶體管結(jié)構(gòu)60與一側(cè)的相鄰晶 體管結(jié)構(gòu)共享源極區(qū)域68,并與另一側(cè)相鄰的另一晶體管結(jié)構(gòu)共享漏極區(qū)域70??商峁┤?意數(shù)量的源極區(qū)域或漏極區(qū)域??墒褂闷渌礃O布置/漏極布置。例如,漏極區(qū)域70可不被 共享或者另外布置在相鄰晶體管結(jié)構(gòu)之間。
[0060]如上所述,晶體管結(jié)構(gòu)60包括與鄰接晶體管結(jié)構(gòu)共享的柵極72之一。柵極72可以 是形成于半導(dǎo)體襯底62的表面上或上方的復(fù)合結(jié)構(gòu)。柵極72布置在源極區(qū)域68和漏極區(qū)域 70之間??梢允褂闷渌麞艠O布置。例如,柵極結(jié)構(gòu)72可包括由接近漏極區(qū)域70的襯底62支撐 的另一結(jié)構(gòu)。可經(jīng)由柵極端子或其他導(dǎo)電互連74偏置柵極72以在工作期間控制源極區(qū)域68 和漏極區(qū)域70之間的電荷載流子的運(yùn)動(dòng)。柵極72包括柵極電介質(zhì)76、導(dǎo)電層78和側(cè)壁間隔 物80,其中,導(dǎo)電層78位于柵極電介質(zhì)76上或上方,側(cè)壁間隔物80沿著柵極電介質(zhì)76和導(dǎo)電 層78的側(cè)壁。柵極電介質(zhì)76可包括沉積在半導(dǎo)體襯底62的表面上或另外形成于半導(dǎo)體襯底 62的表面上的二氧化硅(或氧化硅)。導(dǎo)電層78可包括多晶硅板。柵極電介質(zhì)76使導(dǎo)電層78 絕緣于襯底62。側(cè)壁間隔物80可包括沿柵極結(jié)構(gòu)的橫向邊緣布置的電介質(zhì)材料。側(cè)壁間隔 物80可覆蓋所述橫向邊緣以用作硅化物阻斷劑來(lái)防止沿半導(dǎo)體襯底62的表面的硅化物短 路。側(cè)壁間隔物80可提供間隔以將柵極72的導(dǎo)電部件與晶體管結(jié)構(gòu)60的源極區(qū)域68和其他 區(qū)域進(jìn)行分離。在該示例中,側(cè)壁間隔物80之一在限定源極區(qū)域68的邊緣時(shí)用于對(duì)準(zhǔn)目的, 如圖4中所示。
[0061]柵極72的配置可以改變。例如,柵極72可包括多個(gè)導(dǎo)電層(例如,多晶硅板)。因此, 柵極72的部件、材料和其他特性可從所示出的示例改變。
[0062]可在半導(dǎo)體襯底62的表面形成多個(gè)STI區(qū)域。在該實(shí)施例中,單個(gè)STI區(qū)域82將柵 極結(jié)構(gòu)18與施加于漏極區(qū)域70的高電壓隔開(kāi)。STI區(qū)域82可被配置為防止或最小化到柵極 72的柵極電介質(zhì)76的熱載流子注入(HCI)。利用STI區(qū)域82,晶體管結(jié)構(gòu)60可被配置為場(chǎng)漂 移LDM0S晶體管器件。在其他實(shí)施例中,可經(jīng)由其他結(jié)構(gòu)提供場(chǎng)氧化層(或其他電介質(zhì))。在 備選實(shí)施例中,晶體管結(jié)構(gòu)60被配置為有源漂移器件。
[0063]在一些實(shí)施例中,除了布置的用于將柵極72與各個(gè)漏極區(qū)域70隔開(kāi)的STI區(qū)域82 之外,在器件1〇(圖1)的器件區(qū)域內(nèi)在半導(dǎo)體襯底62中不布置其他STI區(qū)域。STI區(qū)域不用于 將晶體管結(jié)構(gòu)60與相鄰晶體管結(jié)構(gòu)進(jìn)行隔離或分離,也不用于將晶體管結(jié)構(gòu)60的各個(gè)區(qū)域 (例如,源極區(qū)域68和體接觸區(qū)域67)彼此分離。備選地,一個(gè)或多個(gè)STI區(qū)域可用于分離布 置在半導(dǎo)體襯底62的表面或由半導(dǎo)體襯底62的表面支撐的接觸區(qū)域、歐姆接觸或其他結(jié) 構(gòu)。
[0064]晶體管結(jié)構(gòu)60可在源極區(qū)域68和漏極區(qū)域70或接近源極區(qū)域68和漏極區(qū)域70配 置有一個(gè)或多個(gè)輕摻雜或中摻雜過(guò)渡或擴(kuò)展區(qū)域(例如,η型輕摻雜漏極或NLDD區(qū)域)。在圖 4的示例中,鄰近源極區(qū)域68布置擴(kuò)展區(qū)域84。擴(kuò)展區(qū)域84可以是與源極區(qū)域68連接形成的 擴(kuò)散區(qū)域或包括與源極區(qū)域68連接形成的擴(kuò)散區(qū)域。擴(kuò)展區(qū)域84在柵極72的下方橫向延 伸。擴(kuò)展或過(guò)渡區(qū)域可以幫助控制表面處或接近表面的電場(chǎng),包括除了接近源極區(qū)域68或 漏極區(qū)域70的區(qū)之外的區(qū)。
[0065]當(dāng)柵極72被偏置時(shí),電荷載流子(在這種情況下,電子;備選地,空穴)在一個(gè)或多 個(gè)溝道區(qū)或區(qū)域86(圖4)中累積。每個(gè)溝道區(qū)域86(或其部分)可在柵極72之下位于體區(qū)域 66中。在該示例中,空穴的累積導(dǎo)致溝道區(qū)域86中從ρ型體區(qū)域66到接近半導(dǎo)體襯底62的表 面的η型導(dǎo)電層或區(qū)域的電荷反轉(zhuǎn)。一旦在導(dǎo)電層或區(qū)域中累積了足夠量的電荷載流子,則 電荷載流子能夠通過(guò)體區(qū)域66的溝道區(qū)域86從源極區(qū)域68流向漏極區(qū)域70。溝道區(qū)域86的 長(zhǎng)度由圖4中的距離Lch來(lái)指示。溝道區(qū)域86的寬度建立在與定義了距離Lch的維度相橫的橫 向維度上。溝道區(qū)域86的寬度通過(guò)源極區(qū)域68的寬度來(lái)建立。接著,晶體管結(jié)構(gòu)60的有效溝 道寬度可通過(guò)寬度維度上的源極區(qū)域68的共同尺寸來(lái)建立。
[0066] 溝道區(qū)域86可以包括半導(dǎo)體襯底62中的由于施加于柵極72的偏壓而發(fā)生電荷反 轉(zhuǎn)或累積的其他區(qū)域或區(qū)。電荷載流子還可在體區(qū)域66外部或之外累積。在圖4的示例中, 電荷載流子還可在外延層64鄰近體區(qū)域66的部分88中累積。在一些情況下,部分88可被視 為器件20的累積區(qū)域90(圖4)的部分。累積區(qū)域90是晶體管結(jié)構(gòu)60在柵極72下方的襯底表 面或接近襯底表面布置的漂移區(qū)域92(圖4)的一部分。在施加了柵極偏置電壓時(shí),電荷載流 子在累積區(qū)域90中累積。溝道區(qū)域86和累積區(qū)域90可形成晶體管結(jié)構(gòu)60的導(dǎo)電區(qū)域或?qū)щ?路徑的部分。
[0067] 導(dǎo)電路徑不限于發(fā)生電荷反轉(zhuǎn)或累積的區(qū)域或者經(jīng)由施加于柵極72的偏置電壓 實(shí)現(xiàn)或增強(qiáng)導(dǎo)電的區(qū)域。導(dǎo)電路徑或?qū)щ妳^(qū)域因此不限于襯底表面處的區(qū)域或接近襯底表 面的區(qū)域。例如,導(dǎo)電路徑包括電荷載流子進(jìn)行漂移以到達(dá)漏極區(qū)域70的漂移區(qū)域92的其 他部分。漂移區(qū)域92可將漏極區(qū)域70和溝道區(qū)域86電連接。在該示例中,漂移區(qū)域92形成有 和/或包括STI區(qū)域82下方的η型阱94。如以下所述,漂移區(qū)域92可通過(guò)用于形成η型阱94的 摻雜物注入和之后的熱退火(或其他制造工藝)來(lái)限定,其中,在熱退火期間加熱導(dǎo)致?lián)诫s 物擴(kuò)散從而使摻雜物分布于漏極區(qū)域70的下方。
[0068]漂移區(qū)域92(和/或η型阱94)可在柵極72的下方橫向延伸以形成器件20的累積區(qū) 域90^型阱94和/或漂移區(qū)域92可與體區(qū)域66相鄰(例如,線對(duì)線或鄰接)和/或與體區(qū)域66 間隔開(kāi)。在工作期間,電荷載流子在穿過(guò)圖4的截面示圖的維度所示出的漂移區(qū)域92(和/或 η型阱94)的橫向距離(例如,長(zhǎng)度)進(jìn)行漂移之前在累積區(qū)域90中進(jìn)行累積。
[0069]電荷載流子從源極區(qū)域68流向漏極區(qū)域70所沿的導(dǎo)電路徑穿過(guò)或包括漂移區(qū)域 92。因此,晶體管結(jié)構(gòu)60的導(dǎo)電路徑可包括與體區(qū)域66具有不同導(dǎo)電率類(lèi)型的額外或替代 區(qū)或區(qū)域。漂移區(qū)域92可被配置為允許電荷載流子在由施加在漏極區(qū)域70和源極區(qū)域68之 間的漏極-源極電壓所建立的電場(chǎng)下漂移。由此,漂移區(qū)域92在工作期間將漏極區(qū)域70電連 接到溝道區(qū)域86和源極區(qū)域68。
[0070] 在圖3的實(shí)施例中,漂移區(qū)域92被配置為場(chǎng)漂移區(qū)域。STI區(qū)域82布置在累積區(qū)域 90和漏極區(qū)域70之間。替代地或附加地,場(chǎng)隔離結(jié)構(gòu)可布置在累積區(qū)域90和漏極區(qū)域70之 間。例如,場(chǎng)隔離結(jié)構(gòu)可包括布置在襯底表面上的一個(gè)或多個(gè)場(chǎng)板(field plate)。
[0071] 晶體管結(jié)構(gòu)60的導(dǎo)電路徑或?qū)щ妳^(qū)域可仍在襯底表面處或接近襯底表面包括其 他區(qū)域,不論η型還是p型。例如,除了延伸區(qū)域84之外,晶體管結(jié)構(gòu)60的溝道區(qū)域86和/或其 他導(dǎo)電區(qū)域還可以包括一個(gè)或多個(gè)中間摻雜的η型過(guò)渡區(qū)域。
[0072]漂移區(qū)域92可被配置為在工作期間耗盡以根據(jù)減小表面場(chǎng)(RESURF)效應(yīng)減小電 場(chǎng)的大小。漂移區(qū)域92的耗盡可導(dǎo)致?lián)舸┬阅艿奶岣?。在該示例中,在η型?4與ρ型外延層 64和/或體區(qū)域66之間形成結(jié),以建立用于減小漂移區(qū)域92中和/或漂移區(qū)域92周?chē)膮^(qū)域 中的電場(chǎng)的RESURF效應(yīng)。減小的電場(chǎng)可避免沿導(dǎo)電路徑的擊穿,從而增大晶體管結(jié)構(gòu)60的 固有擊穿電壓(BVdss)。漂移區(qū)域92還可被配置為通過(guò)校平漂移區(qū)域92內(nèi)的特定位置中的 電場(chǎng)來(lái)實(shí)現(xiàn)高擊穿電壓電平和低漏極-源極電阻(Rdson)二者。漂移區(qū)域92可沿與例如外延 層64和/或體區(qū)域66反偏置的PN結(jié),至少部分地在工作期間,既可橫向耗盡也可縱向耗盡。 由于在源極區(qū)域68和漏極區(qū)域70之間施加了漏極電壓Vds而導(dǎo)致結(jié)反偏置。如在RESURF效 應(yīng)中,反偏置的結(jié)可減小電場(chǎng),以提高擊穿性能。在備選實(shí)施例中,晶體管結(jié)構(gòu)60可被配置 為建立雙RESURF效應(yīng),在雙RESURF效應(yīng)中,例如,可與漂移區(qū)域92相鄰地(例如,在漂移區(qū)域 92下方或以下)布置一個(gè)或多個(gè)額外區(qū)域以器件區(qū)域中的進(jìn)一步耗盡。
[0073]電流路徑及其任何部分或區(qū)域的形狀、摻雜物濃度分布和/或其他特性可從所示 出的示例改變。例如,圖4中示出的橫向維度上的漂移區(qū)域92的摻雜物濃度分布可以改變。 漂移區(qū)域92的摻雜物濃度水平、分布和其他特性可以改變。
[0074]在一些情況下,溝道區(qū)域86和/或漂移區(qū)域92可包括多個(gè)阱或其他構(gòu)成區(qū)域,以橫 跨圖4中所示的溝道區(qū)域86和/或漂移區(qū)域92的長(zhǎng)度提供非均勻的摻雜物濃度水平。其他電 流路徑區(qū)域中的一個(gè)或多個(gè)的摻雜物濃度分布和/或水平可以備選地或附加地改變。
[0075] 按簡(jiǎn)化形式示出以上描述的晶體管結(jié)構(gòu)。例如,圖3和圖4沒(méi)有示出被配置用于源 極、漏極和柵極區(qū)域和端子的導(dǎo)電(例如,歐姆)接觸和其他金屬層。所述器件可具有為了便 于說(shuō)明而在圖1至圖4中未示出的用于連接、隔離、鈍化和其他目的的多個(gè)其他結(jié)構(gòu)或部件。 例如,所述器件可包括任意數(shù)量的額外金屬層以及布置在金屬層之間的相應(yīng)鈍化層。在一 些示例中,可在原始襯底和器件區(qū)域之間布置另一P型外延層(未示出)。
[0076] 上述半導(dǎo)體襯底62中的半導(dǎo)體區(qū)域的摻雜物濃度、厚度和其他特性可以改變。在 圖3至圖5所示出的一個(gè)示例實(shí)施例中,以上參考的半導(dǎo)體區(qū)域可具有以下近似濃度和厚 度:
[0078]濃度和厚度可在其他實(shí)施例中不同。例如,原始襯底66的摻雜物濃度可顯著改變。
[0079] 圖5描繪出包括具有不同閾值電壓的構(gòu)成晶體管器件布置的另一示例性復(fù)合晶體 管器件100。在該示例中,復(fù)合晶體管器件100包括主要外圍或外部構(gòu)成晶體管器件102和多 個(gè)內(nèi)部構(gòu)成晶體管器件104。外圍構(gòu)成器件102可結(jié)合圖1和圖2的外圍構(gòu)成器件12如上所述 被配置。內(nèi)部構(gòu)成器件104可結(jié)合圖1和圖2的中心構(gòu)成器件13如上所述被配置。內(nèi)部器件 104與復(fù)合晶體管器件100的外部邊界106間隔開(kāi),并布置在不容易除去熱量的區(qū)域中。在該 實(shí)施例中,內(nèi)部器件104布置在中心區(qū)域108中,以及四個(gè)區(qū)域110沿兩個(gè)橫向方向從中心區(qū) 域108向外布置。對(duì)于內(nèi)部器件104,可使用其他布置。例如,可使用單個(gè)十字形的內(nèi)部器件 104,來(lái)代替圖5所示的四個(gè)內(nèi)部器件104。
[0080] 每個(gè)構(gòu)成器件102、104可包括如上所述的多個(gè)晶體管結(jié)構(gòu)。例如,晶體管結(jié)構(gòu)可布 置為周期性重復(fù)的源極-柵極-漏極布置,在所述周期性重復(fù)的源極-柵極-漏極布置中,相 鄰晶體管結(jié)構(gòu)共享源極區(qū)域或漏極區(qū)域。此外,源極區(qū)域可如上所述與體接觸區(qū)域橫向地 交替。構(gòu)成器件102、104的晶體管結(jié)構(gòu)也彼此不隔離,而是如上所述,可按端對(duì)端鄰接關(guān)系 彼此鄰接和對(duì)準(zhǔn)。
[0081] 構(gòu)成晶體管器件102、104的配置和其他特征允許較大地改變復(fù)合晶體管器件100 的布局。例如,構(gòu)成晶體管器件102、104之間的不隔離允許布局改變。構(gòu)成晶體管器件102、 104的大小、形狀可以改變,并且如上所述通過(guò)修改交替的源極區(qū)域和體接觸區(qū)域按多種方 式布置。
[0082] 圖6描繪出包括如上所述具有不同有效溝道寬度的構(gòu)成晶體管器件的復(fù)合晶體管 器件120的另一示例性布局。在這種情況下,復(fù)合晶體管器件120具有三個(gè)構(gòu)成晶體管器件 122-124。構(gòu)成晶體管器件122沿復(fù)合晶體管器件120的外圍布置。構(gòu)成晶體管器件124布置 在復(fù)合晶體管器件120的中心、內(nèi)部區(qū)域中。構(gòu)成晶體管器件123布置在構(gòu)成晶體管器件122 和124之間。在該示例中,三個(gè)構(gòu)成晶體管器件122-124布置在形成同心環(huán)的區(qū)域中。
[0083]三個(gè)構(gòu)成晶體管器件122-124的有效溝道寬度可以隨著距復(fù)合晶體管器件120中 心的距離的增大而增大。作為布置在最內(nèi)側(cè)的構(gòu)成器件,構(gòu)成晶體管器件124可以具有最小 的有效溝道寬度。作為布置在最外側(cè)的構(gòu)成器件,構(gòu)成晶體管器件122可以具有最大的有效 溝道寬度。構(gòu)成晶體管器件123可具有其他兩個(gè)構(gòu)成晶體管器件之間的有效溝道寬度。因 此,由構(gòu)成器件122-124產(chǎn)生的熱量可根據(jù)距外圍的距離而變化。
[0084]圖7示出用于制造具有如上所述的改善的熱S0A的半導(dǎo)體器件的示例性制造方法 700。所述方法可用于制造具有多個(gè)構(gòu)成晶體管器件的復(fù)合晶體管器件。在圖7的實(shí)施例中, 提供了外圍(或外部)構(gòu)成器件和中心(或內(nèi)部)構(gòu)成器件。每個(gè)構(gòu)成晶體管器件可被配置為 具有以上描述的一個(gè)或多個(gè)特征的LDM0S晶體管器件。例如,LDM0S晶體管器件可包括被配 置為減小的表面場(chǎng)(RESURF)晶體管結(jié)構(gòu)的多個(gè)晶體管結(jié)構(gòu)。利用半導(dǎo)體襯底、具有以上所 述η溝道示例的導(dǎo)電率類(lèi)型的區(qū)域或?qū)踊蛘邆溥x地被配置為支持P溝道器件的區(qū)域或?qū)觼?lái) 制造晶體管器件。所述方法包括一系列動(dòng)作,為了便于說(shuō)明僅描繪其中的顯著部分。動(dòng)作的 順序可在其他實(shí)施例中改變。例如,體區(qū)域可在漂移區(qū)域之前形成,從而有效地對(duì)動(dòng)作706 和708進(jìn)行重新排序。制造方法不限于任何特定的摻雜機(jī)制,可包括進(jìn)一步發(fā)展的摻雜技 術(shù)。
[0085]所述方法可以開(kāi)始于或包括動(dòng)作702,在動(dòng)作702,在重?fù)诫s的ρ型半導(dǎo)體襯底上生 長(zhǎng)Ρ型外延層。襯底可以是SOI或大塊襯底。動(dòng)作702可包括:在生長(zhǎng)外延層之前形成一個(gè)或 多個(gè)器件隔離層??山?jīng)由例如離子注入在SOI襯底的掩埋絕緣體層上形成掩埋器件隔離層。 掩埋器件隔離層可橫跨復(fù)合晶體管器件的整個(gè)器件區(qū)域延伸。在一些情況下,動(dòng)作702包 括:生長(zhǎng)多個(gè)P型外延層。可生長(zhǎng)任意數(shù)量的外延層。
[0086]在該實(shí)施例中,在動(dòng)作704,在襯底的表面形成多個(gè)隔離區(qū)域。隔離區(qū)域可以是STI 區(qū)域。STI區(qū)域可包括例如場(chǎng)隔離區(qū)域,其中,場(chǎng)隔離區(qū)域限定了構(gòu)成晶體管器件的每個(gè)晶 體管結(jié)構(gòu)的場(chǎng)漂移長(zhǎng)度??山?jīng)由任何現(xiàn)在已知或之后開(kāi)發(fā)的工藝來(lái)形成隔離區(qū)域。例如,動(dòng) 作704可包括:形成溝道,并在溝道中沉積(例如,化學(xué)氣相沉積或CVD)-種或多種材料。在 一些實(shí)施例中,溝道填充有氧化硅??沙练e其他或替代材料。在備選實(shí)施例中,在漂移區(qū)域 形成之后形成STI區(qū)域。
[0087]可以在動(dòng)作704形成其他隔離區(qū)域。例如,可形成進(jìn)一步的STI區(qū)域和DTI區(qū)域以限 定復(fù)合器件的外部邊界。還可使用其他類(lèi)型的器件隔離區(qū)域(諸如摻雜隔離區(qū)域)來(lái)隔離復(fù) 合晶體管器件。然而,如上所述,可以不經(jīng)由這種區(qū)域彼此隔離構(gòu)成晶體管器件。如上所述, 構(gòu)成晶體管器件的晶體管結(jié)構(gòu)可在其間沒(méi)有布置任何隔離區(qū)域的情況下彼此相鄰或鄰接。 例如,晶體管結(jié)構(gòu)的端部可彼此鄰接。備選地或附加地,構(gòu)成晶體管器件的晶體管結(jié)構(gòu)還可 沿其長(zhǎng)度彼此相鄰。因此,一個(gè)構(gòu)成器件的晶體管結(jié)構(gòu)可與另一構(gòu)成器件的晶體管結(jié)構(gòu)共 享區(qū)域(例如,漏極區(qū)域)或部件(例如,柵極)。
[0088] 在動(dòng)作706,對(duì)襯底進(jìn)行摻雜以在外延層中形成阱區(qū)域。在圖7的實(shí)施例中,注入η 型摻雜物以形成構(gòu)成晶體管器件的每個(gè)晶體管結(jié)構(gòu)的漂移區(qū)域。注入過(guò)程可配置有掩膜, 從而如圖3和圖4所示形成阱區(qū)域。可如上所述改變每個(gè)阱區(qū)域的摻雜物濃度分布。
[0089] 在動(dòng)作708,對(duì)襯底進(jìn)行摻雜以形成晶體管結(jié)構(gòu)的體區(qū)域。在該示例中,注入ρ型摻 雜物。注入過(guò)程可配置有掩膜,從而如圖3和圖4所示形成阱區(qū)域。體區(qū)域和漂移區(qū)域可線對(duì) 線地(line-on-line)布置或者彼此間隔開(kāi)外延層的一部分。
[0090] 接著,制造工藝可包括用于形成晶體管結(jié)構(gòu)的柵極的動(dòng)作710總體示出的一個(gè)或 多個(gè)過(guò)程。所述過(guò)程可包括柵極電介質(zhì)層和柵極導(dǎo)電層(例如,多晶硅層)的沉積或其他形 成??蓪?shí)現(xiàn)其他或替代過(guò)程??扇缟纤鲇上噜従w管結(jié)構(gòu)共享柵極。在一些情況下,動(dòng)作 710包括:在動(dòng)作712形成源極擴(kuò)展或過(guò)渡區(qū)域和/或漏極擴(kuò)展或過(guò)渡區(qū)域(例如,NLDD區(qū) 域)??赏ㄟ^(guò)在動(dòng)作714形成柵極的側(cè)壁間隔物之前注入摻雜物(例如,η型摻雜物)來(lái)形成擴(kuò) 展區(qū)域。摻雜物注入可被實(shí)現(xiàn)為傾斜注入和/或另外被配置為提供在柵極下方橫向延伸的 擴(kuò)展區(qū)域。
[0091] 在動(dòng)作716,形成構(gòu)成晶體管器件的源極區(qū)域和漏極區(qū)域??梢栽谛纬蓚?cè)壁間隔物 以將源極區(qū)域與柵極對(duì)準(zhǔn)之后實(shí)現(xiàn)多次重型(heavy)注入。在上述實(shí)施例中,注入η型摻雜 物以形成源極區(qū)域和漏極區(qū)域。
[0092] 在動(dòng)作718形成體接觸區(qū)域。在上述實(shí)施例中,注入ρ型摻雜物以形成體接觸區(qū)域。 源極區(qū)域和體接觸區(qū)域可如以上結(jié)合圖2所述和所示被布置為橫向交替排列。
[0093] 根據(jù)各種光刻布局建立在動(dòng)作716和718形成的源極區(qū)域和體接觸區(qū)域的交替布 置。如上所述,光刻布局被配置為使得構(gòu)成晶體管的晶體管結(jié)構(gòu)的有效溝道寬度不同。例 如,外圍構(gòu)成器件的每個(gè)晶體管結(jié)構(gòu)的有效溝道寬度可大于中心構(gòu)成器件的每個(gè)晶體管結(jié) 構(gòu)的有效溝道寬度。用于形成源極區(qū)域的光刻布局可限定或建立每個(gè)構(gòu)成器件中的源極區(qū) 域的尺寸(例如,溝道寬度建立維度)。用于形成體接觸區(qū)域的光刻布局可限定或建立每個(gè) 構(gòu)成器件中的體接觸區(qū)域的尺寸(例如,溝道寬度建立維度)。例如,光刻布局可被配置為使 得在中心構(gòu)成器件中每個(gè)源極區(qū)域在溝道建立維度上比每個(gè)體接觸區(qū)域具有更小的尺寸。 可如上所述改變相應(yīng)溝道相關(guān)光刻布局、相應(yīng)摻雜物注入過(guò)程和產(chǎn)生的器件區(qū)域。
[0094] 可在制造過(guò)程期間的各個(gè)點(diǎn)處實(shí)現(xiàn)附加動(dòng)作。例如,多個(gè)動(dòng)作可對(duì)襯底退火以重 新布置漂移區(qū)域或其他區(qū)域中的摻雜物離子并在注入過(guò)程之后修復(fù)襯底。附加動(dòng)作的其他 示例包括:沉積并限定由襯底支撐的一個(gè)或多個(gè)金屬層和鈍化層。
[0095] 上述半導(dǎo)體器件和電子裝置通過(guò)形成復(fù)合晶體管布置而具有提高的能量能力。由 于形成了比外圍或外部構(gòu)成晶體管器件具有更高閾值電壓的中心或內(nèi)部構(gòu)成晶體管器件, 復(fù)合器件具有改善的熱S0A。更高的閾值電壓可延遲熱故障,直到在外圍器件中發(fā)生熱擊 穿。因此,可在復(fù)合器件的難以除去熱的區(qū)域(例如,內(nèi)部區(qū)域)中延遲或避免熱擊穿。通過(guò) 在內(nèi)部構(gòu)成晶體管器件的晶體管結(jié)構(gòu)中形成光暈區(qū)域來(lái)建立更高的閾值電壓。構(gòu)成晶體管 器件的晶體管結(jié)構(gòu)彼此不隔離。在一些情況下,存在光暈區(qū)域是構(gòu)成晶體管器件之間的唯 一差異。因此,構(gòu)成晶體管器件的晶體管結(jié)構(gòu)可具有相同占用空間。因此,光暈區(qū)域的面積 可限定構(gòu)成晶體管器件之間的邊界。復(fù)合器件的這些方面允許在對(duì)復(fù)合器件的擊穿電壓電 平和/或?qū)娮铔](méi)有任何顯著不利影響的情況下實(shí)現(xiàn)熱SOA的改善。因此,可避免器件面 積的整體增加。
[0096] 雖然以上結(jié)合η溝道LDM0S晶體管進(jìn)行了描述,但是所公開(kāi)的器件不限于任何特定 晶體管配置。例如,所公開(kāi)的器件的特征的應(yīng)用不限于LDM0S器件或其他功率M0S器件。所公 開(kāi)的器件的一個(gè)或多個(gè)特征可應(yīng)用于其他器件和/或器件配置。例如,所公開(kāi)的器件可具有 不同RESURF結(jié)構(gòu),其中包括單個(gè)RESURF結(jié)構(gòu)布置,雙RESURF結(jié)構(gòu)布置和其他RESURF結(jié)構(gòu)布 置,這些RESURF結(jié)構(gòu)布置均可在本文中被稱(chēng)為"RESURF晶體管"。
[0097] 為了便于描述并且沒(méi)有任何有意限制,本文中描述和示出η溝道LDM0S器件。然而, 所公開(kāi)的器件不限于η溝道器件,例如,可通過(guò)替代半導(dǎo)體襯底和/或相反導(dǎo)電率類(lèi)型的區(qū) 域來(lái)提供Ρ溝道器件和其他類(lèi)型的器件。因此,例如,本文中所描述的示例中的每個(gè)半導(dǎo)體 區(qū)域、層或其他結(jié)構(gòu)可具有與所提供的示例中標(biāo)明的類(lèi)型相反的導(dǎo)電率類(lèi)型(例如,η型或Ρ 型)。
[0098] 雖然結(jié)合電感負(fù)載進(jìn)行了描述,但是本文中所描述的半導(dǎo)體器件不限于任何特定 類(lèi)型的負(fù)載、電路或其他應(yīng)用或電子裝置??山Y(jié)合多種情境使用半導(dǎo)體器件。半導(dǎo)體器件不 限于用作分立器件,而可并入多種集成電路中。
[0099] 具有布置于電介質(zhì)或其他絕緣體上的導(dǎo)電柵電極的半導(dǎo)體器件可被視為M0S器 件,盡管不具有金屬柵電極和氧化物柵極絕緣體。因此,即使這種器件可能不采用金屬或氧 化物而采用導(dǎo)電材料(例如,金屬、合金、硅化物、摻雜半導(dǎo)體等)的各種組合來(lái)替代簡(jiǎn)單金 屬和除了氧化物之外的絕緣材料(例如,氮化物、氮氧化物混合物等),也可使用術(shù)語(yǔ)"金屬 氧化物半導(dǎo)體"和縮寫(xiě)"M0S"。因此,如本文中所使用的,術(shù)語(yǔ)"M0S"和"LDM0S"意在包括這種 變型。
[0100] 本發(fā)明的實(shí)施例由以下權(quán)利要求及其等同物限定,并且本部分不應(yīng)被視為對(duì)權(quán)利 要求的限制。以上結(jié)合優(yōu)選實(shí)施例討論了本發(fā)明的進(jìn)一步方面和優(yōu)點(diǎn),并且這些進(jìn)一步方 面和優(yōu)點(diǎn)可在之后被獨(dú)立地或組合地要求保護(hù)。
[0101]盡管本公開(kāi)已經(jīng)描述了各種實(shí)施例,但是應(yīng)理解,可在不脫離本公開(kāi)的范圍的情 況下進(jìn)行許多改變和修改。因此,意在將前述詳細(xì)描述視為說(shuō)明性的而非限制,并且應(yīng)理 解,以下權(quán)利要求(包括所有等同物)意在限定本公開(kāi)的精神和范圍。
【主權(quán)項(xiàng)】
1. 一種器件,包括 半導(dǎo)體襯底; 第一構(gòu)成晶體管,包括位于導(dǎo)半體襯底中的彼此并聯(lián)連接的多個(gè)第一晶體管結(jié)構(gòu);以 及 第二構(gòu)成晶體管,包括位于半導(dǎo)體襯底中的彼此并聯(lián)連接的多個(gè)第二晶體管結(jié)構(gòu); 其中,第一構(gòu)成晶體管和第二構(gòu)成晶體管彼此相鄰地橫向布置并且彼此并聯(lián)連接; 其中,所述多個(gè)第一晶體管結(jié)構(gòu)中的每個(gè)晶體管結(jié)構(gòu)比所述多個(gè)第二晶體管結(jié)構(gòu)中的 每個(gè)晶體管結(jié)構(gòu)在飽和工作區(qū)域中具有更低的電阻。2. 根據(jù)權(quán)利要求1所述的器件,其中,所述多個(gè)第一晶體管結(jié)構(gòu)中的每個(gè)晶體管結(jié)構(gòu)的 有效溝道寬度大于所述多個(gè)第二晶體管結(jié)構(gòu)中的每個(gè)晶體管結(jié)構(gòu)的有效溝道寬度。3. 根據(jù)權(quán)利要求2所述的器件,其中,所述多個(gè)第一晶體管結(jié)構(gòu)和所述多個(gè)第二晶體管 結(jié)構(gòu)中的每個(gè)晶體管結(jié)構(gòu)各自包括多個(gè)源極區(qū)域和多個(gè)體接觸區(qū)域,其中,所述多個(gè)體接 觸區(qū)域與所述多個(gè)源極區(qū)域沿所述器件的橫向維度交替排列地布置。4. 根據(jù)權(quán)利要求3所述的器件,其中,所述交替排列建立每個(gè)晶體管結(jié)構(gòu)的有效溝道寬 度。5. 根據(jù)權(quán)利要求3所述的器件,其中,在所述多個(gè)第二晶體管結(jié)構(gòu)中,所述多個(gè)源極區(qū) 域中的每個(gè)源極區(qū)域比所述多個(gè)體接觸區(qū)域中的每個(gè)體接觸區(qū)域具有更小的溝道建立維 度的尺寸。6. 根據(jù)權(quán)利要求1所述的器件,其中,所述多個(gè)第二晶體管結(jié)構(gòu)被所述多個(gè)第一晶體管 結(jié)構(gòu)橫向地圍繞。7. 根據(jù)權(quán)利要求1所述的器件,其中,所述多個(gè)第二晶體管結(jié)構(gòu)在所述多個(gè)第一晶體管 結(jié)構(gòu)內(nèi)居中。8. 根據(jù)權(quán)利要求1所述的器件,其中,所述多個(gè)第一晶體管結(jié)構(gòu)和所述多個(gè)第二晶體管 結(jié)構(gòu)彼此不電隔離。9. 根據(jù)權(quán)利要求1所述的器件,其中,第一構(gòu)成晶體管和第二構(gòu)成晶體管是橫向擴(kuò)散金 屬氧化物半導(dǎo)體(LDMOS)晶體管。10. 根據(jù)權(quán)利要求1所述的器件,其中: 所述多個(gè)第一晶體管結(jié)構(gòu)和所述多個(gè)第二晶體管結(jié)構(gòu)中的每個(gè)晶體管結(jié)構(gòu)各自包括 體區(qū)域,在所述體區(qū)域中,在工作期間形成溝道; 所述多個(gè)第一晶體管結(jié)構(gòu)和所述多個(gè)第二晶體管結(jié)構(gòu)中的每個(gè)晶體管結(jié)構(gòu)的溝道定 向在第一橫向方向上; 第一構(gòu)成晶體管和第二構(gòu)成晶體管在與第一橫向方向正交的第二橫向方向上彼此橫 向地鄰接。11. 根據(jù)權(quán)利要求1所述的器件,其中,所述多個(gè)第一晶體管結(jié)構(gòu)中的相應(yīng)晶體管結(jié)構(gòu) 與所述多個(gè)第二晶體管結(jié)構(gòu)中的相應(yīng)晶體管結(jié)構(gòu)對(duì)準(zhǔn),使得所述相應(yīng)晶體管結(jié)構(gòu)共享由所 述半導(dǎo)體襯底支撐的共柵極。12. -種器件,包括 半導(dǎo)體襯底; 第一構(gòu)成晶體管,包括位于半導(dǎo)體襯底中的彼此并聯(lián)連接的多個(gè)第一晶體管結(jié)構(gòu);以 及 第二構(gòu)成晶體管,包括位于半導(dǎo)體襯底中的彼此并聯(lián)連接的多個(gè)第二晶體管結(jié)構(gòu); 其中,第一構(gòu)成晶體管和第二構(gòu)成晶體管彼此相鄰地橫向布置并且彼此并聯(lián)連接; 所述多個(gè)第一晶體管結(jié)構(gòu)中的每個(gè)晶體管結(jié)構(gòu)的有效溝道寬度大于所述多個(gè)第二晶 體管結(jié)構(gòu)中的每個(gè)晶體管結(jié)構(gòu)的有效溝道寬度。13. 根據(jù)權(quán)利要求12所述的器件,其中,所述多個(gè)第一晶體管結(jié)構(gòu)中的每個(gè)晶體管結(jié)構(gòu) 的有效溝道寬度大于所述多個(gè)第二晶體管結(jié)構(gòu)中的每個(gè)晶體管結(jié)構(gòu)的有效溝道寬度。14. 根據(jù)權(quán)利要求13所述的器件,其中,所述多個(gè)第一晶體管結(jié)構(gòu)和所述多個(gè)第二晶體 管結(jié)構(gòu)中的每個(gè)晶體管結(jié)構(gòu)包括多個(gè)源極區(qū)域和多個(gè)體接觸區(qū)域,其中,所述多個(gè)體接觸 區(qū)域與所述多個(gè)源極區(qū)域沿所述器件的橫向維度交替排列地布置。15. 根據(jù)權(quán)利要求14所述的器件,其中,所述交替排列建立每個(gè)晶體管結(jié)構(gòu)的有效溝道 寬度。16. 根據(jù)權(quán)利要求14所述的器件,其中: 針對(duì)所述多個(gè)第一晶體管結(jié)構(gòu)和所述多個(gè)第二晶體管結(jié)構(gòu)中的每個(gè)晶體管結(jié)構(gòu),所述 交替排列建立所述多個(gè)體接觸區(qū)域在溝道建立維度上的共同尺寸以及所述多個(gè)源極區(qū)域 在溝道建立維度上的共同尺寸; 針對(duì)所述多個(gè)第二晶體管結(jié)構(gòu)中的每個(gè)晶體管結(jié)構(gòu),所述多個(gè)體接觸區(qū)域的共同尺寸 大于所述多個(gè)源極區(qū)域的共同尺寸。17. 根據(jù)權(quán)利要求12所述的器件,其中,所述多個(gè)第二晶體管結(jié)構(gòu)被所述多個(gè)第一晶體 管結(jié)構(gòu)橫向地圍繞。18. -種在半導(dǎo)體襯底中制造器件的方法,所述方法包括: 分別在第一構(gòu)成晶體管的多個(gè)第一晶體管結(jié)構(gòu)和第二構(gòu)成晶體管的多個(gè)第二晶體管 結(jié)構(gòu)的半導(dǎo)體襯底中形成體區(qū)域,其中,第一構(gòu)成晶體管和第二構(gòu)成晶體管彼此相鄰,體區(qū) 域具有第一導(dǎo)電率類(lèi)型; 在半導(dǎo)體襯底上形成所述多個(gè)第一晶體管結(jié)構(gòu)和所述多個(gè)第二晶體管結(jié)構(gòu)的柵極; 根據(jù)第一光刻布局在所述多個(gè)第一晶體管結(jié)構(gòu)和所述多個(gè)第二晶體管結(jié)構(gòu)的半導(dǎo)體 襯底中的每個(gè)體區(qū)域中形成源極區(qū)域,源極區(qū)域具有第二導(dǎo)電率類(lèi)型;以及 根據(jù)第二光刻布局在所述多個(gè)第一晶體管結(jié)構(gòu)和所述多個(gè)第二晶體管結(jié)構(gòu)的半導(dǎo)體 襯底中的每個(gè)體區(qū)域中形成體接觸區(qū)域,體接觸區(qū)域具有第一導(dǎo)電率類(lèi)型; 其中,第一光刻布局和第二光刻布局被配置為使得所述多個(gè)第一晶體管結(jié)構(gòu)中的每個(gè) 晶體管結(jié)構(gòu)的有效溝道寬度大于所述多個(gè)第二晶體管結(jié)構(gòu)中的每個(gè)晶體管結(jié)構(gòu)的有效溝 道寬度。19. 根據(jù)權(quán)利要求18所述的方法,其中: 第一光刻布局和第二光刻布局被配置為使得所述多個(gè)第一晶體管結(jié)構(gòu)和所述多個(gè)第 二晶體管結(jié)構(gòu)中的每個(gè)晶體管結(jié)構(gòu)的源極區(qū)域和體接觸區(qū)域沿所述器件的橫向維度交替 排列地布置;以及 所述交替排列建立每個(gè)晶體管結(jié)構(gòu)的有效溝道寬度。20. 根據(jù)權(quán)利要求18所述的方法,其中,第一光刻布局和第二光刻布局被配置為使得在 所述多個(gè)第二晶體管結(jié)構(gòu)中,每個(gè)源極區(qū)域比每個(gè)體接觸區(qū)域具有更小的溝道建立維度的 尺寸。
【文檔編號(hào)】H01L27/06GK106024776SQ201610168820
【公開(kāi)日】2016年10月12日
【申請(qǐng)日】2016年3月23日
【發(fā)明人】閔源基, 皮特·羅德里克斯, 楊紅凝, 佐江凱
【申請(qǐng)人】飛思卡爾半導(dǎo)體公司
網(wǎng)友詢(xún)問(wèn)留言 已有0條留言
  • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1
金门县| 镇沅| 高青县| 塘沽区| 米林县| 勃利县| 松溪县| 洛扎县| 黄冈市| 望谟县| 盐边县| 盘山县| 姜堰市| 岳池县| 丰都县| 五寨县| 海城市| 微山县| 洛宁县| 浦县| 东阳市| 新民市| 沈阳市| 上高县| 白城市| 大厂| 博白县| 嵊泗县| 民丰县| 济源市| 扎赉特旗| 积石山| 巴彦县| 盘锦市| 繁昌县| 赣州市| 武山县| 淅川县| 大悟县| 曲阜市| 桂东县|