Led外延片的制作方法
【專利摘要】本發(fā)明公開了一種LED外延片，包括依次疊加的襯底、GaN緩沖層、第一N-GaN接觸層、第一多量子阱發(fā)光層、P-GaN接觸層、N型電極和P型電極，所述P-GaN接觸層另一面依次設(shè)有第二多量子阱發(fā)光層和第二N-GaN接觸層；第一N-GaN接觸層和第二N-GaN接觸層上均與N型電極連接。本發(fā)明P-GaN接觸層的兩側(cè)設(shè)有并聯(lián)的發(fā)光層，有源發(fā)光層的面積增加了一倍，在相同的驅(qū)動(dòng)電流下，流過發(fā)光層的電流密度下降了一半，電流密度均勻化程度提高，降低了電流抑制衰退現(xiàn)象，同時(shí)LED的正向壓降降低，發(fā)光效率高。發(fā)光層面積的增加，在保證亮度的情況下，可以縮小芯片面積，提高驅(qū)動(dòng)電流，既降低LED芯片成本，又不會降低光效。
【專利說明】LED外延片
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于LED照明【技術(shù)領(lǐng)域】，具體是涉及一種LED外延片。
【背景技術(shù)】
[0002]現(xiàn)有LED的制作中，LED芯片的成本占到了綜合成本的一半以上；縮小藍(lán)光LED芯片的尺寸，進(jìn)而降低LED整體制作成本是目前多數(shù)廠家普遍采用的途徑。LED芯片尺寸縮小后，為保證亮度不變，就需要提高輸入給LED芯片的電流密度。但LED存在著電流抑制衰退現(xiàn)象，也就是電流密度越高LED芯片發(fā)光效率越低，提高電流密度，能量損失反而會變大。因此，單純采取縮小芯片尺寸的方式，不是降低LED芯片成本的根本途徑。
[0003]為減弱LED電流抑制衰退問題，有的通過改進(jìn)發(fā)光層使用的量子阱構(gòu)造，也有的將藍(lán)色LED芯片表面設(shè)置的η型接觸電極轉(zhuǎn)移到芯片內(nèi)部，使芯片面內(nèi)的電流密度均勻化，使電流密度在藍(lán)色LED芯片面內(nèi)均勻流過，這些措施為抑制衰退現(xiàn)象發(fā)揮了作用。但普遍存在著工藝、結(jié)構(gòu)復(fù)雜，制作成本高，效果不明顯等缺點(diǎn)。
[0004]通常使用的LED外延片一般是在P-GaN接觸層的一側(cè)設(shè)有I個(gè)多量子阱發(fā)光層。利用現(xiàn)有LED外延片，通過縮小芯片尺寸，達(dá)到降低芯片制作成本的目的很難做到。也有的LED外延片設(shè)有兩個(gè)多量子阱發(fā)光層，其兩個(gè)多量子阱發(fā)光層為串聯(lián)，中間設(shè)有的連接層，產(chǎn)生壓降較大，影響發(fā)光效果。

【發(fā)明內(nèi)容】

[0005]本發(fā)明要解決的技術(shù)問題是提供一種能有效降低LED芯片制作成本，且能夠改善LED電流抑制衰退問題。
[0006]為解決上述技術(shù)問題，本發(fā)明包括依次疊加的襯底、GaN緩沖層、第一 N-GaN接觸層、第一多量子阱發(fā)光層、P-GaN接觸層、N型電極和P型電極，其結(jié)構(gòu)特點(diǎn)是所述P-GaN接觸層另一面依次設(shè)有第二多量子阱發(fā)光層和第二 N-GaN接觸層；第一 N-GaN接觸層和第二N-GaN接觸層上均與N型電極連接。
[0007]優(yōu)選的是所述P-GaN接觸層厚度為350_1000nm。
[0008]進(jìn)一步優(yōu)選的是所述P-GaN接觸層厚度為400_650nm。
[0009]所述P-GaN接觸層兩側(cè)的多量子阱發(fā)光層均為InGaN/GaN藍(lán)光多量子層，第一和第二多量子阱發(fā)光層的厚度均為9-15nm ;第一 N-GaN接觸層31和第二 N-GaN接觸層厚度均為 100-1000nm。
[0010]所述N型電極和P型電極分別設(shè)有內(nèi)延的N型電極支路和P型電極支路，且N型電極支路和P型電極支路叉形設(shè)置；N型電極支路的底面和頂面分別與第一 N-GaN接觸層和第二 N-GaN接觸層電連接，P型電極支路底面與P-GaN接觸層電連接。
[0011]采用上述結(jié)構(gòu)后，本發(fā)明P-GaN接觸層兩面分別設(shè)有第一多量子阱發(fā)光層和第二多量子阱發(fā)光層，且兩發(fā)光層分別設(shè)有第一 N-GaN接觸層和第二 N-GaN接觸層。也就是在P-GaN接觸層的兩面建立了發(fā)光層，這種并聯(lián)設(shè)置的發(fā)光層帶來的優(yōu)點(diǎn):一是在不增加芯片面積的情況下有源發(fā)光層的面積增加了一倍，在相同的驅(qū)動(dòng)電流下，流過發(fā)光層的電流密度下降了一半，使芯片內(nèi)的電流密度均勻化程度提高，可有效降低電流抑制衰退現(xiàn)象，同時(shí)LED的正向壓降降低，進(jìn)而大幅度提高發(fā)光效果。二是由于發(fā)光層面積的增加，可以縮小芯片面積，提高驅(qū)動(dòng)電流，在保證亮度的情況下，既降低LED芯片成本，又不會降低光效。
【專利附圖】

【附圖說明】
[0012]下面結(jié)合附圖和實(shí)施例對本發(fā)明作進(jìn)一步描述:
圖1是本發(fā)明結(jié)構(gòu)示意圖；
圖2是本發(fā)明一個(gè)實(shí)施例電極支路布置示意圖。
【具體實(shí)施方式】
[0013]由圖1所示，該LED外延片包括從下往上依次疊加的藍(lán)寶石襯底l、GaN緩沖層2、第一 N-GaN接觸層31、第一多量子阱發(fā)光層41、P_GaN接觸層5、第二多量子阱發(fā)光層42和第二 N-GaN接觸層32。P-GaN接觸層5上設(shè)有與之電連接的P型電極7，第一 N-GaN接觸層31和第二 N-GaN接觸層32上分別設(shè)有一個(gè)N型電極(61，62)，兩個(gè)N型電極可以分別設(shè)置，在封裝前完成并聯(lián)，也可以先行連接再進(jìn)行封裝。兩個(gè)量子阱發(fā)光層均為InGaN/GaN藍(lán)光多量子層。并聯(lián)設(shè)置的雙多量子發(fā)光層，相對于單面設(shè)置的芯片上，發(fā)光面積增加了一倍，正向壓降會降低，界面內(nèi)電流均勻化得以提高，能大幅減少局部電流密度升高的問題。P-GaN接觸層兩面設(shè)有雙多量子發(fā)光層，因此P-GaN接觸層5厚度一般為350-1000nm，優(yōu)選的厚度為400-650nm。厚度的增加，一方面電阻進(jìn)一步降低，同時(shí)有利于管芯的腐蝕加工。第一和第二多量子阱發(fā)光層的厚度均為9-15nm，優(yōu)選的厚度為9_12nm。第一 N-GaN接觸層31和第二 N-GaN接觸層32厚度一般為lOO-lOOOnm，優(yōu)選的厚度為200_600nm。
[0014]圖2所示實(shí)施例，外延片的頂面蝕刻有的凹槽，所述凹槽按其深度分為2組，其中的一組深槽為N型電極支路槽722，槽體深度為第一 N-GaN接觸層31到外延片的頂面的厚度，第一 N-GaN接觸層31為N型電極支路槽722的槽底。N型電極支路槽722的槽體內(nèi)設(shè)有導(dǎo)電片64，N型電極支路槽722的槽口上面設(shè)有與第二 N-GaN接觸層32電聯(lián)接的N型電極支路63。導(dǎo)電片64上、下兩端分別與N型電極支路63和第二 N-GaN接觸層32電聯(lián)接，導(dǎo)電片64的側(cè)面與槽體間設(shè)有絕緣鈍化層8。槽深較淺的一組凹槽為P型電極支路槽721，其槽底為P-GaN接觸層5，該槽體內(nèi)設(shè)有導(dǎo)電層71，所述導(dǎo)電層71下端和外端分別與P-GaN接觸層5及P型電極7電聯(lián)接。P型電極支路槽721和N型電極支路槽722間隔設(shè)置，同樣的其槽體內(nèi)的兩組導(dǎo)電層71和導(dǎo)電片64呈叉形布置。使用時(shí)，P、N電極間的電流均勻化程度進(jìn)一步提高，進(jìn)而降低電流抑制衰退現(xiàn)象。經(jīng)對比試驗(yàn)，其發(fā)光效率可提高10-15%。在同等亮度的情況下，芯片面積可以縮小45%，制作成本大幅降低。
【權(quán)利要求】
1.一種LED外延片，包括依次疊加的襯底(l)、GaN緩沖層(2)、第一N-GaN接觸層(31)、第一多量子阱發(fā)光層(41)、P-GaN接觸層(5)、N型電極和P型電極(7)，其特征是所述P-GaN接觸層(5 )另一面依次設(shè)有第二多量子阱發(fā)光層(42 )和第二 N-GaN接觸層(32 );第一 N-GaN接觸層(31)和第二 N-GaN接觸層(32)上均與N型電極連接。
2.按照權(quán)利要求1所述的LED外延片，其特征是所述P-GaN接觸層(5)厚度為350_1000nm。
3.按照權(quán)利要求2所述的LED外延片，其特征是所述P-GaN接觸層(5)厚度為400_650nm。
4.按照權(quán)利要求2或3所述的LED外延片，其特征是所述P-GaN接觸層(5)兩側(cè)的多量子阱發(fā)光層均為InGaN/GaN藍(lán)光多量子層，第一和第二多量子阱發(fā)光層的厚度均為9-15nm ;第一 N-GaN接觸層(31)和第二 N-GaN接觸層(32)厚度均為lOO-lOOOnm。
5.按照權(quán)利要求1所述的LED外延片，其特征是N型電極和P型電極(7)分別設(shè)有內(nèi)延的N型電極支路(63)和P型電極支路(71)，且N型電極支路(63)和P型電極支路(71)叉形設(shè)置；N型電極支路(63)的底面和頂面分別與第一 N-GaN接觸層(31)和第二 N-GaN接觸層(32)電連接，P型電極支路(71)底面與P-GaN接觸層(5)電連接。
【文檔編號】H01L33/02GK103456851SQ201310398798
【公開日】2013年12月18日 申請日期:2013年9月5日 優(yōu)先權(quán)日:2013年9月5日
【發(fā)明者】劉樹高, 安建春 申請人:山東開元電子有限公司