一種改善閃存存儲器外圍電路區(qū)柵氧化層可靠性的方法
【專利摘要】本發(fā)明提供一種改善閃存存儲器外圍電路區(qū)柵氧化層可靠性的方法，所述方法將外圍電路區(qū)半導(dǎo)體襯底頂部的含氮區(qū)域進(jìn)行氧化處理，將其轉(zhuǎn)化為氧化層并去除該氧化層，從而暴露出外圍電路區(qū)未含氮的半導(dǎo)體襯底表面并在該表面上生長柵氧化層，使本發(fā)明在后續(xù)外圍電路區(qū)中制作MOS器件時，由于半導(dǎo)體襯底頂部含氮區(qū)域的去除，降低了在半導(dǎo)體襯底表面柵氧化層的生長難度，尤其提高了位于隔離結(jié)構(gòu)拐角處的半導(dǎo)體襯底上柵氧化層的生長能力，使生長柵氧化層的完整性和均勻性得以增加，提高了MOS器件柵氧化層的可靠性；另外，本發(fā)明的氧化處理在室溫或較低溫度進(jìn)行，降低了現(xiàn)有技術(shù)的熱預(yù)算，避免器件摻雜輪廓發(fā)生偏移，同時使本發(fā)明方便實施，操作簡單。
【專利說明】
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于半導(dǎo)體器件制作工藝領(lǐng)域，涉及一種柵氧化層的制作方法，特別是涉 及一種改善閃存存儲器外圍電路區(qū)柵氧化層可靠性的方法。 -種改善閃存存儲器外圍電路區(qū)柵氧化層可靠性的方法

【背景技術(shù)】
[0002] 閃存存儲器（Flash Memory，簡稱閃存）是一種可編程擦除、非揮發(fā)性 (non-volatile)的內(nèi)存，即在無外部電源供電時，也能夠保存信息內(nèi)容，這使得裝置本身 不需要浪費電力在數(shù)據(jù)的存儲上，再加上閃存也具備重復(fù)讀寫、體積小、容量高及便于攜帶 的特性，這使得閃存特別適合使用在攜帶式的裝置上，已成為業(yè)界研究的主流之一。
[0003] 典型的閃存存儲器主要是由用來存儲電荷的浮柵（Floating Gate)與用來控制數(shù) 據(jù)存儲的控制柵（Contro 1 Gate )所構(gòu)成，控制柵設(shè)置于浮柵之上且二者之間以阻擋氧化層 相隔，同時浮柵與半導(dǎo)體襯底之間以隧穿氧化層（Tunnel Oxide)相隔，其中，隧穿氧化層必 須足夠薄，以使載流子（Carrier)能在高電場下隧穿通過，同時，隧穿氧化層還關(guān)系到閃存 存儲器的電荷保持能力（Charge Retention Capability)及可靠性等特性。
[0004] 目前，采用氮化處理隧穿氧化層的方法以提高隧穿氧化層的品質(zhì)及穩(wěn)定性，其中， 最常見的氮化處理是在形成隧穿氧化層之后，使其在Ν 2、Ν20或N02的氣氛下進(jìn)行退火，以在 隧穿氧化層底部接近半導(dǎo)體襯底處形成含氮區(qū)域，進(jìn)而提高隧穿氧化層的可靠性，使閃存 存儲器的存儲單元區(qū)的數(shù)據(jù)保存能力及閃存存儲器存儲單元區(qū)的的可靠性得以增強。
[0005] 但是，對隧穿氧化層進(jìn)行氮化處理以提高存儲單元區(qū)的可靠性的同時，造成閃存 存儲器外圍電路區(qū)的半導(dǎo)體襯底頂部也形成有含氮區(qū)域。又由于該含氮區(qū)域的Si-N鍵不 易斷裂，因此不能用常規(guī)方法輕易去除位于半導(dǎo)體襯底頂部的該含氮區(qū)域。該含氮區(qū)域的 存在，抑制了在外圍電路區(qū)中半導(dǎo)體襯底表面上生長M0S器件的柵氧化層，使形成的柵氧 化層厚度不足，當(dāng)M0S器件柵極加載高壓后，該較薄的柵氧化層容易被擊穿，降低了柵氧化 層的可靠性，進(jìn)一步，相較于平坦處的半導(dǎo)體襯底表面而言，在位于隔離結(jié)構(gòu)拐角處的半導(dǎo) 體襯底上形成的柵氧化層更加薄，造成柵氧化層的完整性和均勻性降低，導(dǎo)致M0S器件在 隔離結(jié)構(gòu)拐角處的柵氧化層局部電場增強（local electric field enhancement),直接引 起外圍電路區(qū)的半導(dǎo)體襯底的M0S器件失效。
[0006] 進(jìn)一步，現(xiàn)有技術(shù)中去除位于外圍電路區(qū)的半導(dǎo)體襯底頂部的含氮區(qū)域時，是通 過爐管氧化（reoxidation)的方式來進(jìn)行氧化處理，但是爐管的高溫(往往超過800°C)會 產(chǎn)生額外的熱預(yù)算，不僅增加制備成本，而且使得器件的摻雜輪廓（doping profile)發(fā)生 偏移。


【發(fā)明內(nèi)容】

[0007] 鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種改善閃存存儲器外圍 電路區(qū)柵氧化層可靠性的方法，用于解決現(xiàn)有技術(shù)中提高存儲單元區(qū)隧穿氧化層可靠性的 同時降低了位于外圍電路區(qū)柵氧化層可靠性的問題，本發(fā)明的另一目的是為了解決現(xiàn)有技 術(shù)中去除含氮區(qū)域時產(chǎn)生額外的熱預(yù)算引發(fā)的問題。
[0008] 為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種改善閃存存儲器外圍電路區(qū)柵 氧化層可靠性的方法，所述方法至少包括以下步驟：
[0009] 1)提供一半導(dǎo)體襯底，通過隔離結(jié)構(gòu)將所述半導(dǎo)體襯底隔離出存儲單元區(qū)和外圍 電路區(qū)；
[0010] 2)在所述半導(dǎo)體襯底上依次形成隧穿氧化層、浮柵及介質(zhì)層，其中，形成所述隧穿 氧化層之后對其進(jìn)行氮化處理，此時，于所述隧穿氧化層接觸的半導(dǎo)體襯底頂部形成有含 氮層；
[0011] 3)光刻、刻蝕位于外圍電路區(qū)的介質(zhì)層、浮柵及隧穿氧化層，直至暴露出外圍電路 區(qū)的半導(dǎo)體襯底表面并保留步驟2)中存儲單元區(qū)中形成的結(jié)構(gòu)；
[0012] 4)通入氣體，對外圍電路區(qū)的半導(dǎo)體襯底頂部的含氮區(qū)域進(jìn)行氧化處理以將該含 氮區(qū)域轉(zhuǎn)化為氧化層；
[0013] 5)保留步驟2)中存儲單元區(qū)中形成的結(jié)構(gòu)，去除位于外圍電路區(qū)半導(dǎo)體襯底頂部 的氧化層以暴露出未含氮的半導(dǎo)體襯底；
[0014] 6)在所述未含氮的半導(dǎo)體襯底表面上形成柵氧化層。
[0015] 可選地，所述步驟4)中的氣體為含臭氧的氣體。
[0016] 可選地，所述步驟4)的溫度條件為室溫。
[0017] 可選地，所述步驟4)中的氣體為H2S04與H20 2的混合物。
[0018] 可選地，所述步驟4)的溫度范圍為10(Γ150?。
[0019] 可選地，H2S04與H20 2的濃度比的范圍為5 :1至7 :1。
[0020] 可選地，所述氧化層厚度為5(Γ100埃。
[0021] 如上所述，本發(fā)明的改善閃存存儲器外圍電路區(qū)柵氧化層可靠性的方法，具有以 下有益效果：本發(fā)明將外圍電路區(qū)半導(dǎo)體襯底頂部的含氮區(qū)域進(jìn)行氧化處理，將其轉(zhuǎn)化為 氧化層并去除該氧化層，從而暴露出外圍電路區(qū)未含氮的半導(dǎo)體襯底表面并在該表面上生 長柵氧化層，使本發(fā)明在后續(xù)外圍電路區(qū)中制作M0S器件時，由于半導(dǎo)體襯底頂部含氮區(qū) 域的去除，降低了在半導(dǎo)體襯底表面柵氧化層的生長難度，尤其提高了位于隔離結(jié)構(gòu)拐角 處的半導(dǎo)體襯底上柵氧化層的生長能力，使生長柵氧化層的完整性和均勻性得以增加，提 高了 M0S器件柵氧化層的可靠性；另外，本發(fā)明的氧化處理在室溫或較低溫度下進(jìn)行不會 產(chǎn)生多余的熱預(yù)算，從而降低了現(xiàn)有技術(shù)的熱預(yù)算，避免了器件的摻雜輪廓發(fā)生偏移，從而 未影響到器件性能，同時使本發(fā)明方便實施，操作簡單。

【專利附圖】

【附圖說明】
[0022] 圖1顯示為本發(fā)明的一種改善閃存存儲器外圍電路區(qū)柵氧化層可靠性的方法的 流程示意圖。
[0023] 圖2至圖6顯示為本發(fā)明的一種改善閃存存儲器外圍電路區(qū)柵氧化層可靠性的方 法在各步驟中的結(jié)構(gòu)示意圖。
[0024] 元件標(biāo)號說明
[0025] 1半導(dǎo)體襯底
[0026] 100存儲單元區(qū)
[0027] 200外圍電路區(qū)
[0028] 11含氮區(qū)域
[0029] 2隔離結(jié)構(gòu) [0030] 3隧穿氧化層
[0031] 4 浮柵
[0032] 5介質(zhì)層
[0033] 6光刻膠
[0034] 7氧化層
[0035] S1 ?S6 步驟

【具體實施方式】
[0036] 以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書 所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的具體實 施方式加以實施或應(yīng)用，本說明書中的各項細(xì)節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離 本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0037] 請參閱圖1至圖6。需要說明的是，具體實施例中所提供的圖示僅以示意方式說明 本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù) 目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其 組件布局型態(tài)也可能更為復(fù)雜。
[0038] 現(xiàn)有技術(shù)中對隧穿氧化層進(jìn)行氮化處理以提高存儲單元區(qū)的可靠性的同時，造成 閃存存儲器外圍電路區(qū)的半導(dǎo)體襯底頂部也形成有含氮區(qū)域。又由于該含氮區(qū)域的Si-N 鍵不易斷裂，因此不能用常規(guī)方法輕易去除位于半導(dǎo)體襯底頂部的該含氮區(qū)域。該含氮區(qū) 域的存在，抑制了在外圍電路區(qū)中半導(dǎo)體襯底表面上生長M0S器件的柵氧化層，使形成的 柵氧化層厚度不足，當(dāng)M0S器件柵極加載高壓后，該較薄的柵氧化層容易被擊穿，降低了柵 氧化層的可靠性，進(jìn)一步，相較于平坦處的半導(dǎo)體襯底表面而言，在位于隔離結(jié)構(gòu)拐角處的 半導(dǎo)體襯底上形成的柵氧化層更加薄，造成柵氧化層的完整性和均勻性降低，導(dǎo)致M0S器 件在隔離結(jié)構(gòu)拐角處的柵氧化層局部電場增強，直接引起外圍電路區(qū)的半導(dǎo)體襯底的M0S 器件失效。進(jìn)一步，現(xiàn)有技術(shù)中去除位于外圍電路區(qū)的半導(dǎo)體襯底頂部的含氮區(qū)域時，是通 過爐管氧化（reoxidation)的方式來進(jìn)行氧化處理，但是爐管的高溫(往往超過800°C)會 產(chǎn)生額外的熱預(yù)算，不僅增加制備成本，而且使得器件的摻雜輪廓（doping profile)發(fā)生 偏移。
[0039] 有鑒于此，本發(fā)明提供了一種改善閃存存儲器外圍電路區(qū)柵氧化層可靠性的方 法，本發(fā)明將外圍電路區(qū)半導(dǎo)體襯底頂部的含氮區(qū)域進(jìn)行氧化處理，將其轉(zhuǎn)化為氧化層并 去除該氧化層，從而暴露出外圍電路區(qū)未含氮的半導(dǎo)體襯底表面并在該表面上生長柵氧化 層，使本發(fā)明在外圍電路區(qū)中制作M0S器件時，由于半導(dǎo)體襯底頂部含氮區(qū)域的去除，降低 了在半導(dǎo)體襯底表面柵氧化層的生長難度，尤其提高了位于隔離結(jié)構(gòu)拐角處的半導(dǎo)體襯底 上柵氧化層的生長能力，使生長柵氧化層的完整性和均勻性得以增加，提高了 M0S器件柵 氧化層的可靠性；另外，本發(fā)明的氧化處理在室溫或較低溫度下進(jìn)行不會產(chǎn)生多余的熱預(yù) 算，從而降低了現(xiàn)有技術(shù)的熱預(yù)算，避免了器件的摻雜輪廓發(fā)生偏移，從而未影響到器件性 能，同時使本發(fā)明方便實施，操作簡單。以下將詳細(xì)闡述本發(fā)明的改善閃存存儲器外圍電路 區(qū)柵氧化層可靠性的方法的原理及實施方式，使本領(lǐng)域技術(shù)人員不需要創(chuàng)造性勞動即可理 解本發(fā)明的改善閃存存儲器外圍電路區(qū)柵氧化層可靠性的方法。
[0040] 實施例一
[0041] 如圖1至圖6所示，本發(fā)明提供一種改善閃存存儲器外圍電路區(qū)柵氧化層可靠性 的方法，所述方法至少包括以下步驟：
[0042] 首先執(zhí)行步驟1)，請參閱圖1中S1步驟及圖2,提供一半導(dǎo)體襯底1，通過隔離結(jié) 構(gòu)2將所述半導(dǎo)體襯底1隔離出存儲單元區(qū)100和外圍電路區(qū)200。
[0043] 需要指出的是，制備淺溝槽隔離2的具體步驟為：在形成有硬掩膜的半導(dǎo)體襯底 上刻蝕平行排列的隔離槽，而后對所述隔離槽通過氧化物填充以及平坦化處理以形成淺溝 槽隔離，其中，所述淺溝槽隔離表面與所述半導(dǎo)體襯底上的硬掩膜表面在同一平面上，而后 去除所述硬掩膜形成圖2中的結(jié)構(gòu)示意圖。
[0044] 需要說明的是，所述半導(dǎo)體襯底1的材料為硅、硅鍺、絕緣層上硅（silicon oninsulator, SOI)、絕緣層上娃錯（silicon germanium on insulator, SG0I)或絕緣層上 鍺（germanium on insulator，G0I),在本實施例中，所述半導(dǎo)體襯底1的為娃材料；所述硬 掩膜包括依次形成于半導(dǎo)體襯底1上的氧化硅及氮化硅；所述隔離結(jié)構(gòu)2為淺溝槽隔離或 絕緣介質(zhì)隔離，在本實施例中，所述隔離結(jié)構(gòu)2為淺溝槽隔離，其材料至少包括氧化硅。接 著執(zhí)行步驟2)。
[0045] 在步驟2)中，請參閱圖1中S2步驟及圖3,在所述半導(dǎo)體襯底1上依次形成隧穿 氧化層3、浮柵4及介質(zhì)層5。其中，形成所述隧穿氧化層3之后對其進(jìn)行氮化處理，此時， 于所述隧穿氧化層3接觸的存儲單元區(qū)100和外圍電路區(qū)200的半導(dǎo)體襯底1頂部均形成 有含氮區(qū)域11，而后再在經(jīng)過氮化處理的隧穿氧化層3上形成浮柵4及介質(zhì)層5,從而使存 儲單元區(qū)100和外圍電路區(qū)200的結(jié)構(gòu)表面均為介質(zhì)層5。所述隧穿氧化層3為單層結(jié)構(gòu) 的二氧化硅；所述浮柵4為多晶硅；所述介質(zhì)層5為三層的疊層結(jié)構(gòu)，其中，所述疊層結(jié)構(gòu) 的最下層和最上層為二氧化硅，所述疊層結(jié)構(gòu)的中間層為氮化硅，即為氧化層-氮化層-氧 化層（0N0)結(jié)構(gòu)(未詳細(xì)圖示0N0各層)。
[0046] 需要說明的是，對所述隧穿氧化層3進(jìn)行氮化處理是使其在Ν2、Ν20或Ν0 2的氣氛 下進(jìn)行退火，退火溫度范圍為80(n〇0(TC，以在所述隧穿氧化層3中且靠近半導(dǎo)體襯底1表 面處形成含氮區(qū)域(未圖示)，以提高存儲單元區(qū)中隧穿氧化層3的可靠性，增強循環(huán)操作中 閃存存儲器的存儲單元的數(shù)據(jù)保存能力，此時，與所述隧穿氧化層3接觸的存儲單元區(qū)100 和外圍電路區(qū)200的半導(dǎo)體襯底1頂部均形成有含氮區(qū)域11。
[0047] 需要進(jìn)一步的是，對位于外圍電路區(qū)200的半導(dǎo)體襯底1頂部的所述含氮區(qū)域11 而言，由于該含氮區(qū)域11的存在，抑制了后續(xù)在外圍電路區(qū)中半導(dǎo)體襯底表面上生長M0S 器件的柵氧化層，導(dǎo)致預(yù)形成的柵氧化層厚度不足。當(dāng)M0S器件柵極加載高壓后，該較薄的 柵氧化層容易被擊穿，降低了柵氧化層的可靠性，進(jìn)一步，相較于平坦處的半導(dǎo)體襯底表面 而言，在位于隔離結(jié)構(gòu)拐角處的半導(dǎo)體襯底上形成的柵氧化層更加薄，造成柵氧化層的完 整性和均勻性降低，導(dǎo)致M0S器件在隔離結(jié)構(gòu)拐角處的柵氧化層局部電場增強，直接引起 外圍電路區(qū)的半導(dǎo)體襯底的M0S器件失效。同時，由于該含氮區(qū)域11中Si-N鍵不易斷裂， 因此無法用常規(guī)方法輕易去除位于半導(dǎo)體襯底1頂部的該含氮區(qū)域11。本實施例中，去除 該含氮區(qū)域11的方法如圖1中S3~S5步驟所述：將外圍電路區(qū)半導(dǎo)體襯底頂部1的含氮區(qū) 域11進(jìn)行氧化處理，將其轉(zhuǎn)化為氧化層并去除該氧化層。具體內(nèi)容詳見步驟3)至步驟5)。
[0048] 在步驟3)中，請參閱圖1中S3步驟及圖4,在所述存儲單元區(qū)100的介質(zhì)層5上 形成光刻膠6,光刻、刻蝕位于外圍電路區(qū)200的介質(zhì)層5、浮柵4及隧穿氧化層3,直至暴露 出外圍電路區(qū)200的半導(dǎo)體襯底1表面，同時，保留步驟2)中存儲單元區(qū)100中形成的結(jié) 構(gòu)，其中，在本實施例中，刻蝕外圍電路區(qū)的介質(zhì)層5及浮柵4采用干法刻蝕的方法，刻蝕外 圍電路區(qū)的隧穿氧化層3采用HF溶液進(jìn)行濕法刻蝕。
[0049] 需要說明的是，在去除隧穿氧化層3之后，可以在步驟3)中去除光刻膠6也可以 在后續(xù)步驟5)中去除該光刻膠6。步驟3)中如果不去除光刻膠，則在步驟4)氧化處理時， 會對承載步驟3)中形成的結(jié)構(gòu)的機臺造成污染，但對步驟3)中形成的結(jié)構(gòu)本身的氧化處 理并無不良影響；若步驟3)中去除光刻膠6,則步驟5)中后續(xù)進(jìn)行濕法刻蝕時仍需要在存 儲單元區(qū)100上形成光刻膠6以保護存儲單元區(qū)100的結(jié)構(gòu)。在本實施例中，在步驟3)去 除隧穿氧化層3之后也將光刻膠6去除(請參考圖5)。接著執(zhí)行步驟4)。
[0050] 在步驟4)中，請參閱圖1中S4步驟及圖5,通入氣體，對外圍電路區(qū)200的半導(dǎo)體 襯底1頂部的含氮區(qū)域11進(jìn)行氧化處理，以將該含氮區(qū)域11轉(zhuǎn)化為氧化層7。其中，通入的 氣體為含臭氧的氣體或為H 2S04與H202的混合物(硫酸過氧化氫混合物，Sulfuric Peroxide Mixture，SPM);所述氧化層7的厚度為5(Γ100埃。在本實施例中，在室溫條件下，通入的含 臭氧的氣體，以將位于該外圍電路區(qū)200的含氮區(qū)域11轉(zhuǎn)化為優(yōu)選厚度為7(Γ80埃的氧化 硅材料的氧化層7。
[0051] 需要說明的是，步驟3)中去除隧穿氧化層3之后將介質(zhì)層5上的光刻膠6也去除， 從而步驟4)中存儲單元區(qū)100的結(jié)構(gòu)表面為介質(zhì)層5,且最上層為氧化硅，因此步驟4)中 對外圍電路區(qū)200進(jìn)行氧化處理將外圍電路區(qū)200的含氮區(qū)域11轉(zhuǎn)化為氧化硅材料的氧 化層7時，該氧化處理對存儲單元區(qū)100的結(jié)構(gòu)未產(chǎn)生影響。
[0052] 需要進(jìn)一步說明的是，本實施例中對外圍電路區(qū)200的含氮區(qū)域11進(jìn)行氧 化處理是在室溫下進(jìn)行，因此與現(xiàn)有技術(shù)的在超過800°C的高溫環(huán)境下通過爐管氧化 (reoxidation)的方式來進(jìn)行氧化處理相比較而言，降低了熱預(yù)算，避免了器件的摻雜輪廓 發(fā)生偏移，從而未影響到器件性能，同時使本發(fā)明方便實施，操作簡單。接著執(zhí)行步驟5)。
[0053] 在步驟5)中，請參閱圖1中S5步驟及圖6,保留步驟2)中存儲單元區(qū)中形成的結(jié) 構(gòu)，采用HF溶液進(jìn)行濕法刻蝕以去除位于外圍電路區(qū)200半導(dǎo)體襯底1頂部的氧化層7,從 而暴露出未含氮的半導(dǎo)體襯底1。
[0054] 需要說明的是，由于本實施例步驟3)中去除隧穿氧化層3之后將介質(zhì)層5上的光 刻膠6也去除，則步驟5)中仍需要在存儲單元區(qū)100上形成光刻膠6以保護存儲單元區(qū) 100的結(jié)構(gòu)。在另一實施例中，當(dāng)步驟3)中不去除光刻膠6時，步驟5)中已有光刻膠6保 護存儲單元區(qū)100中形成的結(jié)構(gòu)，此時步驟5)直接進(jìn)行刻蝕外圍電路區(qū)200半導(dǎo)體襯底1 頂部的氧化層7即可。
[0055] 需要指出的是，由于本發(fā)明中將外圍電路區(qū)200半導(dǎo)體襯底1頂部的含氮區(qū)域11 進(jìn)行氧化處理，并將含氮區(qū)域11轉(zhuǎn)化為氧化硅材料的氧化層7,因此可利用常規(guī)的HF溶液 濕法刻蝕并很容易地去除該氧化層7, 一方面，降低了去除含氮區(qū)域11的工藝操作難度，另 一方面，由于外圍電路區(qū)200半導(dǎo)體襯底1頂部的含氮區(qū)域11的去除，從而有利于后續(xù)在 外圍電路區(qū)200半導(dǎo)體襯底1表面柵氧化層的生長，尤其提高了位于隔離結(jié)構(gòu)1拐角處的 半導(dǎo)體襯底1上柵氧化層的生長能力，使生長柵氧化層的完整性和均勻性得以增加，提高 了 MOS器件柵氧化層的可靠性。接著執(zhí)行步驟6)。
[0056] 在步驟6)中，請參閱圖1中S5步驟，在所述未含氮的半導(dǎo)體襯底1表面上形成柵 氧化層(未圖示)。
[0057] 本實施例在室溫下采用含臭氧的氣體，將外圍電路區(qū)半導(dǎo)體襯底頂部的含氮區(qū)域 進(jìn)行氧化處理，將其轉(zhuǎn)化為氧化層并去除該氧化層，從而暴露出外圍電路區(qū)未含氮的半導(dǎo) 體襯底表面并在該表面上生長柵氧化層，使本實施例在外圍電路區(qū)中制作M0S器件時，由 于半導(dǎo)體襯底頂部含氮區(qū)域的去除，降低了在半導(dǎo)體襯底表面柵氧化層的生長難度，尤其 提高了位于隔離結(jié)構(gòu)拐角處的半導(dǎo)體襯底上柵氧化層的生長能力，使生長柵氧化層的完整 性和均勻性得以增加，提高了 M0S器件柵氧化層的可靠性；另外，本實施例的氧化處理在室 溫下進(jìn)行，不會產(chǎn)生多余的熱預(yù)算，從而降低了現(xiàn)有技術(shù)的熱預(yù)算，避免了器件的摻雜輪廓 發(fā)生偏移，從而未影響到器件性能，同時使本發(fā)明方便實施，操作簡單。
[0058] 實施例二
[0059] 實施例二與實施例一的方案基本相同，不同之處僅在于步驟4)中通入的氣體及氧 化處理的相關(guān)工藝條件，其余相同步驟，請參閱實施例一的相關(guān)描述，此處不再一一贅述。
[0060] 首先執(zhí)行步驟1)至步驟3 )，具體內(nèi)容請參見實施例一。接著執(zhí)行步驟4 )。
[0061] 在實施例二的步驟4)中，在10(ri50°C溫度條件下，通入&504與!1 202的混合物(硫 酸過氧化氫混合物，Sulfuric Peroxide Mixture，SPM)氣體，對外圍電路區(qū)200的半導(dǎo)體 襯底1頂部的含氮區(qū)域11進(jìn)行氧化處理，以將該含氮區(qū)域11轉(zhuǎn)化為氧化層7。其中，H 2S04 與H202的濃度比范圍為5 :1至7 :1，所述氧化層厚度為5(Γ100埃。本實施例二中，位于該 外圍電路區(qū)200的含氮區(qū)域11通入SPM氣體進(jìn)行氧化處理后，轉(zhuǎn)化為優(yōu)選厚度為7(Γ80埃 的氧化硅材料的氧化層7。
[0062] 需要說明的是，本實施例中對外圍電路區(qū)200的含氮區(qū)域11進(jìn)行氧化處理是在 10(n50°C溫度條件下進(jìn)行，因此與現(xiàn)有技術(shù)的在超過800°C的高溫環(huán)境下通過爐管氧化 (reoxidation)的方式來進(jìn)行氧化處理相比較而言，降低了熱預(yù)算，避免了器件的摻雜輪廓 發(fā)生偏移，從而未影響到器件性能，同時使本發(fā)明方便實施，操作簡單。接著執(zhí)行與實施例 一相同的步驟5)?步驟6)。
[0063] 綜上所述，本實施例在10(Tl50°C溫度條件下采用H2S04與H 202的混合氣體，將外 圍電路區(qū)半導(dǎo)體襯底頂部的含氮區(qū)域進(jìn)行氧化處理，將其轉(zhuǎn)化為氧化層并去除該氧化層， 從而暴露出外圍電路區(qū)未含氮的半導(dǎo)體襯底表面并在該表面上生長柵氧化層，使本實施例 在外圍電路區(qū)中制作M0S器件時，由于半導(dǎo)體襯底頂部含氮區(qū)域的去除，降低了在半導(dǎo)體 襯底表面柵氧化層的生長難度，尤其提高了位于隔離結(jié)構(gòu)拐角處的半導(dǎo)體襯底上柵氧化層 的生長能力，使生長柵氧化層的完整性和均勻性得以增加，提高了 M0S器件柵氧化層的可 靠性；另外，本實施例的氧化處理在較低溫度下進(jìn)行不會產(chǎn)生多余的熱預(yù)算，從而降低了現(xiàn) 有技術(shù)的熱預(yù)算，避免了器件的摻雜輪廓發(fā)生偏移，從而未影響到器件性能，同時使本發(fā)明 方便實施，操作簡單。
[0064] 所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點而具高度產(chǎn)業(yè)利用價值。
[〇〇65] 上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟 悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進(jìn)行修飾或改變。因 此，舉凡所屬【技術(shù)領(lǐng)域】中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完 成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【權(quán)利要求】
1. 一種改善閃存存儲器外圍電路區(qū)柵氧化層可靠性的方法，其特征在于，所述方法至 少包括以下步驟： 1) 提供一半導(dǎo)體襯底，通過隔離結(jié)構(gòu)將所述半導(dǎo)體襯底隔離出存儲單元區(qū)和外圍電路 區(qū)； 2) 在所述半導(dǎo)體襯底上依次形成隧穿氧化層、浮柵及介質(zhì)層，其中，形成所述隧穿氧 化層之后對其進(jìn)行氮化處理，此時，于所述隧穿氧化層接觸的半導(dǎo)體襯底頂部形成有含氮 層； 3) 光刻、刻蝕位于外圍電路區(qū)的介質(zhì)層、浮柵及隧穿氧化層，直至暴露出外圍電路區(qū)的 半導(dǎo)體襯底表面并保留步驟2)中存儲單元區(qū)中形成的結(jié)構(gòu)； 4) 通入氣體，對外圍電路區(qū)的半導(dǎo)體襯底頂部的含氮區(qū)域進(jìn)行氧化處理以將該含氮區(qū) 域轉(zhuǎn)化為氧化層； 5) 保留步驟2)中存儲單元區(qū)中形成的結(jié)構(gòu)，去除位于外圍電路區(qū)半導(dǎo)體襯底頂部的氧 化層以暴露出未含氮的半導(dǎo)體襯底； 6) 在所述未含氮的半導(dǎo)體襯底表面上形成柵氧化層。
2. 根據(jù)權(quán)利要求1所述的改善閃存存儲器外圍電路區(qū)柵氧化層可靠性的方法，其特征 在于：所述步驟4)中的氣體為含臭氧的氣體。
3. 根據(jù)權(quán)利要求2所述的改善閃存存儲器外圍電路區(qū)柵氧化層可靠性的方法，其特征 在于：所述步驟4)的溫度條件為室溫。
4. 根據(jù)權(quán)利要求1所述的改善閃存存儲器外圍電路區(qū)柵氧化層可靠性的方法，其特征 在于：所述步驟4)中的氣體為H2S0 4與H202的混合物。
5. 根據(jù)權(quán)利要求4所述的改善閃存存儲器外圍電路區(qū)柵氧化層可靠性的方法，其特征 在于：所述步驟4)的溫度范圍為10(Γ150?。
6. 根據(jù)權(quán)利要求4所述的改善閃存存儲器外圍電路區(qū)柵氧化層可靠性的方法，其特征 在于：H2S04與H 202的濃度比的范圍為5 :1至7 :1。
7. 根據(jù)權(quán)利要求1所述的改善閃存存儲器外圍電路區(qū)柵氧化層可靠性的方法，其特征 在于：所述氧化層厚度為5(Γ100埃。
【文檔編號】H01L21/28GK104112656SQ201310138654
【公開日】2014年10月22日 申請日期:2013年4月18日 優(yōu)先權(quán)日:2013年4月18日
【發(fā)明者】王成誠, 李紹彬, 楊蕓 申請人:中芯國際集成電路制造(上海)有限公司