單片集成的cmos聲波器件的制作方法
【專利摘要】一種集成CMOS和聲波器件，包括：具有相對(duì)的第一和第二表面的電絕緣壓電薄膜；形成在設(shè)置在壓電薄膜的第一表面的一個(gè)或多個(gè)部分上的半導(dǎo)體薄膜中的一個(gè)或多個(gè)CMOS器件；以及具有設(shè)置在壓電薄膜的第一和第二表面的至少一個(gè)上的導(dǎo)電傳感器電極的至少一個(gè)聲波結(jié)構(gòu)。
【專利說(shuō)明】單片集成的CMOS聲波器件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及單片集成的聲波CMOS器件，以及用于生產(chǎn)該單片集成的聲波CMOS器件的工藝。
【背景技術(shù)】
[0002]比如表面聲波(SAW)和薄膜體聲波諧振器(FBAR)器件這樣的聲波器件對(duì)許多應(yīng)用(包括電信和傳感)來(lái)說(shuō)是很重要的。這些應(yīng)用通常需要微米級(jí)或納米級(jí)的機(jī)械聲波結(jié)構(gòu)來(lái)提供例如帶通濾波器、色散延遲線和振蕩器等。為了促進(jìn)這些結(jié)構(gòu)與CMOS電子設(shè)備的使用，期望以相對(duì)低的成本通過(guò)集成對(duì)應(yīng)的制造/工藝技術(shù)生產(chǎn)一種單一器件，其包括CMOS電子設(shè)備和一個(gè)或多個(gè)聲波結(jié)構(gòu)/器件。然而，此集成在技術(shù)上具有挑戰(zhàn)性，到目前為止主要呈現(xiàn)混合集成或異構(gòu)集成的形式；例如，通過(guò)將一個(gè)或多個(gè)預(yù)制聲波器件倒裝結(jié)合到預(yù)制CMOS器件上。雖然文獻(xiàn)中存在均勻或單片集成的報(bào)告，但是在范圍上仍然十分有限，并通常涉及在完成的預(yù)先存在CMOS器件的金屬層的頂部上形成聲波結(jié)構(gòu)和壓電材料。
[0003]期望提供一種緩解現(xiàn)有技術(shù)的一個(gè)或多個(gè)困難或至少提供有用替代方案的集成的CMOS聲波器件以及用于生產(chǎn)集成的CMOS聲波器件的工藝。

【發(fā)明內(nèi)容】

[0004]根據(jù)本發(fā)明，一種集成的CMOS聲波器件,包括:
[0005]具有相對(duì)的第一和第二表面的電絕緣壓電薄膜；
[0006]一個(gè)或多個(gè)絕緣體上半導(dǎo)體(SOI) CMOS器件，形成在設(shè)置在電絕緣壓電薄膜的第一表面的一個(gè)或多個(gè)部分上的半導(dǎo)體薄膜中；以及
[0007]至少一個(gè)聲波結(jié)構(gòu)，具有設(shè)置在壓電薄膜的第一和第二表面中的至少一個(gè)上的導(dǎo)電傳感器電極。
[0008]在某些實(shí)施方式中，CMOS器件包括部分耗盡和全部耗盡CMOS器件中的至少一個(gè)。
[0009]在某些實(shí)施方式中，壓電薄膜為CMOS器件提供實(shí)質(zhì)性冷卻路徑。在某些實(shí)施方式中，壓電薄膜基本上是無(wú)支撐的并且通過(guò)壓電薄膜的大部分冷卻是沿著壓電薄膜的平面的。
[0010]在某些實(shí)施方式中，導(dǎo)電傳感器電極至少設(shè)置在壓電薄膜的第二表面上。
[0011]在某些實(shí)施方式中，導(dǎo)電傳感器電極設(shè)置在壓電薄膜的第一和第二表面上。
[0012]在某些實(shí)施方式中，壓電薄膜的第一表面上的導(dǎo)電傳感器電極的至少一部分與壓電薄膜的第二表面上的導(dǎo)電傳感器電極中的對(duì)應(yīng)電極對(duì)齊。
[0013]在某些實(shí)施方式中，包括穿過(guò)壓電薄膜的導(dǎo)電觸點(diǎn)(contact)。
[0014]在某些實(shí)施方式中，導(dǎo)電傳感器電極限定交叉型聲波傳感器。
[0015]在某些實(shí)施方式中，至少一個(gè)聲波結(jié)構(gòu)包括至少一個(gè)表面聲波結(jié)構(gòu)。在某些實(shí)施方式中，至少一個(gè)聲波結(jié)構(gòu)包括至少一個(gè)體聲波結(jié)構(gòu)。
[0016]在某些實(shí)施方式中，該裝置包括經(jīng)由一個(gè)或多個(gè)層結(jié)合到半導(dǎo)體薄膜的第一側(cè)上的處理襯底，一個(gè)或多個(gè)層包括一個(gè)或多個(gè)互連層。
[0017]在某些實(shí)施方式中，半導(dǎo)體薄膜是硅薄膜并且壓電薄膜是AlN薄膜。
[0018]根據(jù)本發(fā)明，提出了一種用于生產(chǎn)集成的CMOS聲波器件的工藝，包括:
[0019]形成或接收具有設(shè)置在電絕緣壓電薄膜上的半導(dǎo)體薄膜的絕緣體上半導(dǎo)體(SOI)襯底，電絕緣壓電薄膜設(shè)置在支撐襯底上；
[0020]在半導(dǎo)體薄膜的一個(gè)或多個(gè)第一部分中形成CMOS器件；以及
[0021]形成具有設(shè)置在壓電薄膜的至少一個(gè)表面上的相互間隔的導(dǎo)電傳感器電極的至少一個(gè)聲波結(jié)構(gòu)，至少一種介電材料設(shè)置在導(dǎo)電傳感器電極之間并設(shè)置在壓電薄膜的至少一個(gè)表面上。
[0022]在某些實(shí)施方式中，壓電薄膜具有相對(duì)的第一和第二表面，半導(dǎo)體薄膜設(shè)置在壓電薄膜的第一表面上，并且傳感器電極設(shè)置在壓電薄膜的至少第二表面上。在某些實(shí)施方式中，傳感器電極設(shè)置在壓電薄膜的第一和第二表面上。
[0023]在某些實(shí)施方式中，該工藝包括形成穿過(guò)壓電薄膜以跨越壓電薄膜互連傳感器電極的導(dǎo)電觸點(diǎn)。
[0024]在某些實(shí)施方式中，CMOS器件包括部分耗盡和全部耗盡CMOS器件中的至少一個(gè)。
[0025]在某些實(shí)施方式中，壓電薄膜為CMOS器件提供實(shí)質(zhì)性冷卻路徑。在某些實(shí)施方式中，該工藝包括移除支撐襯底以暴露壓電薄膜，其中，通過(guò)壓電薄膜的大部分冷卻是沿著壓電薄膜的平面的。
[0026]在某些實(shí)施方式中，該工藝包括:
[0027]在CMOS器件上形成一個(gè)或多個(gè)另外的層，一個(gè)或多個(gè)另外的層包括一個(gè)或多個(gè)
互連層；
[0028]將處理襯頂(superstrate)結(jié)合到一個(gè)或多個(gè)層中的最外側(cè)的層上；以及
[0029]移除支撐襯底以暴露壓電薄膜。
[0030]在某些實(shí)施方式中，該工藝包括選擇性地移除半導(dǎo)體薄膜的一個(gè)或多個(gè)第二部分以將半導(dǎo)體薄膜的一個(gè)或多個(gè)第一部分形成為壓電薄膜上的相互間隔的半導(dǎo)體島。
[0031 ] 在某些實(shí)施方式中，半導(dǎo)體薄膜是硅薄膜并且壓電薄膜是AlN薄膜。
【專利附圖】

【附圖說(shuō)明】
[0032]本發(fā)明的一些實(shí)施例在下文中僅通過(guò)實(shí)例的方式參照附圖進(jìn)行描述，其中:
[0033]圖1是用于生產(chǎn)單片集成的CMOS聲波器件的工藝的流程圖；
[0034]圖2是圖1的工藝的第一接觸工藝的流程圖；
[0035]圖3是圖1的工藝的第二接觸工藝的流程圖；
[0036]圖4是絕緣體上半導(dǎo)體(SOI)晶片或襯底的示意性橫截面?zhèn)纫晥D，其中半導(dǎo)體薄膜下方的埋入式絕緣層是具有適用于生成并傳輸聲波的壓電特性的電絕緣體；
[0037]圖5至圖14各自包括在圖1的工藝的連續(xù)步驟中的圖4的SOI襯底的一部分的示意性平面圖和對(duì)應(yīng)橫截面?zhèn)纫晥D；并且
[0038]圖15和圖16各自包括由圖1至圖3的工藝生產(chǎn)的最終集成的S0ICM0S聲波結(jié)構(gòu)/器件的一部分的示意性平面圖和對(duì)應(yīng)橫截面?zhèn)纫晥D，其中，聲波結(jié)構(gòu)分別是體聲波結(jié)構(gòu)或表面聲波結(jié)構(gòu)?！揪唧w實(shí)施方式】
[0039]本文中描述了單片集成的CMOS (互補(bǔ)金屬氧化物半導(dǎo)體)聲波器件以及用于生產(chǎn)單片集成的CMOS聲波器件的集成工藝，其中，CMOS器件形成在薄膜絕緣體上半導(dǎo)體(SOI)結(jié)構(gòu)中。SOI結(jié)構(gòu)包括設(shè)置在薄膜絕緣體上的半導(dǎo)體薄膜，該薄膜絕緣體也是壓電的并為聲波結(jié)構(gòu)/器件提供聲波介質(zhì)。因此，聲波結(jié)構(gòu)包括壓電薄膜的一個(gè)或多個(gè)第一部分，壓電薄膜的一個(gè)或多個(gè)第二部分提供SOI襯底的絕緣體，CMOS器件由該絕緣體形成。CMOS器件可以包括部分耗盡和/或全部耗盡CMOS器件。
[0040]本文中描述的聲波結(jié)構(gòu)包括設(shè)置在壓電薄膜的至少一側(cè)上的導(dǎo)電傳感器電極。即，壓電薄膜具有相對(duì)的第一和第二平面表面或面，并且傳感器電極可以只設(shè)置在第一表面上，或可以只設(shè)置在第二表面上，或設(shè)置在壓電薄膜的兩個(gè)表面上。
[0041]在下面詳細(xì)描述的實(shí)施例中，半導(dǎo)體是硅(Si)并且壓電薄膜是氮化鋁(AlN)薄膜，盡管是電絕緣體，但其具有相對(duì)高的熱導(dǎo)率并因此為來(lái)自CMOS器件的熱流提供實(shí)質(zhì)性導(dǎo)熱路徑。在CMOS器件下面的AlN薄膜在CMOS器件下面沒(méi)有支撐的實(shí)施例中這可能尤其是重要的，即，在AlN薄膜下面不存在提供有效熱路徑的襯底或?qū)嵸|(zhì)性基底(underlying)層，其可以是獨(dú)立的(freestanding)，或充其量在其下側(cè)只通過(guò)一個(gè)或多個(gè)薄層覆蓋，一個(gè)或多個(gè)薄層本身不提供實(shí)質(zhì)性熱路徑以傳導(dǎo)來(lái)自CMOS器件的熱量。這要求CMOS器件通過(guò)沿AlN薄膜的平面的橫向熱流有效冷卻，而不是正交地通過(guò)至散熱器的膜而冷卻。
[0042]圖1至圖3是用于生產(chǎn)單片集成的CMOS聲波器件的工藝的流程圖。該工藝開(kāi)始于步驟102，接收或形成SOI襯底或晶片400，如圖4中的橫截面?zhèn)纫晥D中所示，其中半導(dǎo)體薄膜402設(shè)置在電絕緣壓電薄膜404上，反過(guò)來(lái)，該電絕緣壓電薄膜404設(shè)置在支撐襯底或晶片406上。在該說(shuō)明書(shū)中，尤其在權(quán)利要求中，除非上下文另外說(shuō)明，為了查閱方便，使用單詞“晶片”，并且其不應(yīng)該被解釋為局限于整個(gè)圓盤(pán)狀襯底的普通含義，而是應(yīng)該廣泛理解為包含任何形狀或形式的襯底或?qū)?，包括完整晶片或完整晶片的一部分?br> [0043]在所描述的實(shí)施例中，SOI襯底或晶片400包括設(shè)置在電絕緣AlN薄膜404上的硅薄膜402，反過(guò)來(lái)，該電絕緣AlN薄膜404設(shè)置在支撐襯底406上，該支撐襯底406本身可以是硅襯底或晶片。SOI襯底可以是美國(guó)專利申請(qǐng)N0.61/556，121中和國(guó)際專利申請(qǐng)N0.PCT/AU2012/001348中描述的類型(和/或可以由如其中所述的工藝形成)，這兩項(xiàng)申請(qǐng)的題目都為 “Method of Producing a Silicon-On-1nsulator Article”,其全部通過(guò)引用由此明確地并入本文。然而，對(duì)本領(lǐng)域技術(shù)人員顯而易見(jiàn)的是，SOI襯底或晶片的其他形式和/或組成可選擇地可用于其他實(shí)施例中，條件是襯底或晶片的電絕緣體由同樣是足夠壓電的以用于形成聲波器件的材料組成。
[0044]如圖5的上部分中示意性地所示，平面圖中SOI晶片400的可用面積可以被視為分為不同的區(qū)域，包括一個(gè)或多個(gè)CMOS器件區(qū)域502和一個(gè)或多個(gè)聲波器件/結(jié)構(gòu)區(qū)域504，一個(gè)或多個(gè)CMOS器件形成在CMOS器件區(qū)域502中，并且一個(gè)或多個(gè)表面聲波(SAW)和/或體聲波(BAW)器件/結(jié)構(gòu)形成在聲波器件/結(jié)構(gòu)區(qū)域504的每一個(gè)中。
[0045]在下面詳細(xì)描述的實(shí)施例中，開(kāi)始SOI襯底400由厚度大約為750A至IIOOA的
硅的薄器件質(zhì)量層402組成(100)，該薄器件質(zhì)量層設(shè)置在厚度大約為2000A的氮化鋁(AlN)的層404上，反過(guò)來(lái)，該AlN層又設(shè)置在厚度大約為675 μ m的直徑為150mm的硅襯底406上。然而，本領(lǐng)域技術(shù)人員將理解，這些值僅僅是示例性的，并且其他值可以用于其他實(shí)施例中。
[0046]在步驟102中，硅層402選擇性地從聲波器件/結(jié)構(gòu)區(qū)域504上移除，并且新暴露的壓電薄膜404然后由至少一個(gè)保護(hù)層保護(hù)，如下所述。首先，并且如下面的表1的工藝流程所示，厚度大約為Ilnm的墊氧化物506生長(zhǎng)在整個(gè)SOI晶片之上。145nm的氮化硅(通常為Si3N4)層508然后設(shè)置在墊氧化層506上并設(shè)置在整個(gè)晶片之上。光致抗蝕劑層510然后通過(guò)使用標(biāo)準(zhǔn)光學(xué)光刻技術(shù)沉積并圖案化，使得剩余光致抗蝕劑510保護(hù)CMOS器件區(qū)域502中的氮化層508，同時(shí)暴露聲波器件/結(jié)構(gòu)區(qū)域504中的氮化層508，如圖5的下部分所示。在該圖和以下圖中，每個(gè)圖的下部中的橫截面?zhèn)纫晥D沿該圖的上部中的平面圖中所示的水平虛線截取。
[0047]表1
[0048]
【權(quán)利要求】
1.一種集成的CMOS聲波器件,包括: 具有相對(duì)的第一和第二表面的電絕緣壓電薄膜； 一個(gè)或多個(gè)絕緣體上半導(dǎo)體(SOI)CMOS器件，形成在設(shè)置在所述電絕緣壓電薄膜的所述第一表面的一個(gè)或多個(gè)部分上的半導(dǎo)體薄膜中；以及 至少一個(gè)聲波結(jié)構(gòu)，具有設(shè)置在所述壓電薄膜的所述第一和第二表面中的至少一個(gè)上的導(dǎo)電傳感器電極。
2.根據(jù)權(quán)利要求1所述的器件，其中，所述CMOS器件包括部分耗盡和全部耗盡CMOS器件中的至少一個(gè)。
3.根據(jù)權(quán)利要求1或2所述的器件，其中，所述壓電薄膜為所述CMOS器件提供實(shí)質(zhì)性冷卻路徑。
4.根據(jù)權(quán)利要求3所述的器件，其中，所述壓電薄膜基本上是無(wú)支撐的并且通過(guò)所述壓電薄膜的大部分冷卻是沿著所述壓電薄膜的平面的。
5.根據(jù)權(quán)利要求1至4中的任一項(xiàng)所述的器件，其中，所述導(dǎo)電傳感器電極至少設(shè)置在所述壓電薄膜的所述第二表面上。
6.根據(jù)權(quán)利要求1至5中的任一項(xiàng)所述的器件，其中，所述導(dǎo)電傳感器電極設(shè)置在所述壓電薄膜的所述第一和第二表面上。
7.根據(jù)權(quán)利要求6所述的器件，其中，所述壓電薄膜的所述第一表面上的所述導(dǎo)電傳感器電極的至少一部分與所述壓電薄膜的所述第二表面上的所述導(dǎo)電傳感器電極中的對(duì)應(yīng)電極對(duì)齊。
8.根據(jù)權(quán)利要求1至7中的任一項(xiàng)所述的器件，包括穿過(guò)所述壓電薄膜的導(dǎo)電觸點(diǎn)。
9.根據(jù)權(quán)利要求1至8中的任一項(xiàng)所述的器件，其中，所述導(dǎo)電傳感器電極限定交叉型聲波傳感器。
10.根據(jù)權(quán)利要求1至9中的任一項(xiàng)所述的器件，其中，所述至少一個(gè)聲波結(jié)構(gòu)包括至少一個(gè)表面聲波結(jié)構(gòu)。
11.根據(jù)權(quán)利要求1至10中的任一項(xiàng)所述的器件，其中，所述至少一個(gè)聲波結(jié)構(gòu)包括至少一個(gè)體聲波結(jié)構(gòu)。
12.根據(jù)權(quán)利要求1至11中的任一項(xiàng)所述的器件，包括經(jīng)由一個(gè)或多個(gè)層結(jié)合到所述半導(dǎo)體薄膜的第一側(cè)上的處理襯底，所述一個(gè)或多個(gè)層包括一個(gè)或多個(gè)互連層。
13.根據(jù)權(quán)利要求1至12中的任一項(xiàng)所述的器件，其中，所述半導(dǎo)體薄膜是硅薄膜并且所述壓電薄膜是AlN薄膜。
14.一種用于生產(chǎn)集成的CMOS聲波器件的工藝，包括: 形成或接收具有設(shè)置在電絕緣壓電薄膜上的半導(dǎo)體薄膜的絕緣體上半導(dǎo)體(SOI)襯底，所述電絕緣壓電薄膜設(shè)置在支撐襯底上； 在所述半導(dǎo)體薄膜的一個(gè)或多個(gè)第一部分中形成CMOS器件；以及 形成具有設(shè)置在所述壓電薄膜的至少一個(gè)表面上的相互間隔的導(dǎo)電傳感器電極的至少一個(gè)聲波結(jié)構(gòu)，至少一種介電材料設(shè)置在所述導(dǎo)電傳感器電極之間并設(shè)置在所述壓電薄膜的所述至少一個(gè)表面上。
15.根據(jù)權(quán)利要求14所述的工藝，其中，所述壓電薄膜具有相對(duì)的第一和第二表面，所述半導(dǎo)體薄膜設(shè)置在所述壓電薄膜的所述第一表面上，并且所述傳感器電極設(shè)置在所述壓電薄膜的至少所述第二表面上。
16.根據(jù)權(quán)利要求15所述的工藝，其中，所述傳感器電極設(shè)置在所述壓電薄膜的所述第一和第二表面上。
17.根據(jù)權(quán)利要求16所述的工藝，包括形成穿過(guò)所述壓電薄膜以跨越所述壓電薄膜互連所述傳感器電極的導(dǎo)電觸點(diǎn)。
18.根據(jù)權(quán)利要求14至17中的任一項(xiàng)所述的工藝，其中，所述CMOS器件包括部分耗盡和全部耗盡CMOS器件中的至少一個(gè)。
19.根據(jù)權(quán)利要求14至18中的任一項(xiàng)所述的工藝，其中，所述壓電薄膜為所述CMOS器件提供實(shí)質(zhì)性冷卻路徑。
20.根據(jù)權(quán)利要求19所述的工藝，包括移除所述支撐襯底以暴露所述壓電薄膜，其中，通過(guò)所述壓電薄膜的大部分冷卻是沿著壓電薄膜的平面的。
21.根據(jù)權(quán)利要求14至20中的任一項(xiàng)所述的工藝，包括: 在所述CMOS器件上形成一個(gè)或多個(gè)另外的層，所述一個(gè)或多個(gè)另外的層包括一個(gè)或多個(gè)互連層； 將處理襯頂結(jié)合到所述一個(gè)或多個(gè)層中的最外側(cè)的層上；以及 移除所述支撐襯底以暴露所述壓電薄膜。
22.根據(jù)權(quán)利要求14至21中的任一項(xiàng)所述的工藝，包括選擇性地移除所述半導(dǎo)體薄膜的一個(gè)或多個(gè)第二部分以將所述半導(dǎo)體薄膜的一個(gè)或多個(gè)第一部分形成為所述壓電薄膜上的相互間隔的半導(dǎo)體島。
23.根據(jù)權(quán)利要求14至22中的任一項(xiàng)所述的工藝，其中，所述半導(dǎo)體薄膜是硅薄膜并且所述壓電薄膜是AlN薄膜。
【文檔編號(hào)】H01L47/00GK104011888SQ201280063596
【公開(kāi)日】2014年8月27日 申請(qǐng)日期:2012年12月4日 優(yōu)先權(quán)日:2011年12月20日
【發(fā)明者】安德魯·約翰·布勞利 申請(qǐng)人:斯蘭納私人集團(tuán)有限公司