專利名稱：一種cmos電路結(jié)構(gòu)、oled及顯示裝置的制作方法
技術領域：
本實用新型涉及電路制造技術領域，尤其涉及一種CMOS電路結(jié)構(gòu)、OLED及顯示裝置。
背景技術：
互補金屬氧化物半導體(CMOS,Complementary Metal Oxide Semiconductor)由P 型溝道金屬氧化物半導體(PM0S, Positive channel Metal Oxide Semiconductor)和 N型溝道金屬氧化物半導體(NM0S, Negative channel-Metal-Oxide-Semiconductor)共同構(gòu)成。目前,一般都是采用低溫多晶娃(LTPS, Low Temperature Poly-silicon)技術分別制備CMOS電路中PMOS區(qū)域和NMOS區(qū)域的半導體層，其制備工藝相對復雜，具體工藝步驟如下:步驟1:在襯底基板01之上，利用一次構(gòu)圖工藝形成位于PMOS區(qū)域A的PMOS半導體層02的圖形，以及位于NMOS區(qū)域B的NMOS半導體層03的圖形，如圖1a所示；其中，PMOS半導體層02和NMOS半導體層03的制備過程具體為:在襯底基板01上形成一層a-Si材料，經(jīng)過激光晶化后形成的多晶硅材料，然后通過一次構(gòu)圖工藝利用多晶硅形成PMOS半導體層02和NMOS半導體層03的圖形。步驟2:在PMOS半導體層02和NMOS半導體層03上形成柵絕緣層04，并在柵絕緣層04上沉積柵極材料，通過一次構(gòu)圖工藝形成位于PMOS區(qū)域A內(nèi)的PMOS柵極05的圖形，以及位于NMOS區(qū)域B內(nèi)的NMOS柵極06的圖形，如圖1b所示；步驟3:對PMOS半導體層01進行P型離子摻雜，具體地，在NMOS柵極06上通過一次構(gòu)圖工藝形成覆蓋NMOS區(qū)域B的摻雜阻擋層07的圖形，如圖1c ;然后，對具有摻雜阻擋層07的襯底基板01注入P型離子，在PMOS半導體層01沒有被PMOS柵極05遮擋的區(qū)域形成P型摻雜多晶硅，如圖1d ;在注入P型離子后，剝離摻雜阻擋層07。步驟4:對NMOS半導體層02進行N型離子摻雜，其具體工藝和P型離子摻雜相同，在此不做詳述；步驟5:對NMOS半導體層依次進行LDD摻雜以及Ch摻雜工藝，由于LDD摻雜以及Ch摻雜工藝與P型離子摻雜工藝類似，在此不做詳述；步驟6:在PMOS柵極和NMOS柵極上利用一次構(gòu)圖工藝形成層間介質(zhì)層08的圖形，如圖1e所示；步驟7:在層間介質(zhì)層08上利用一次構(gòu)圖工藝形成位于PMOS區(qū)域A內(nèi)的PMOS源漏極09的圖形，以及位于NMOS區(qū)域B內(nèi)的匪OS源漏極10的圖形，如圖1f所示。具體地，上述CMOS電路在應用于OLED面板時，在完成上述步驟I至步驟7后，還需要執(zhí)行如下步驟:步驟8:在PMOS源漏極09和NMOS源漏極10之上利用一次構(gòu)圖工藝形成鈍化層11的圖形，并在鈍化層11上利用一次構(gòu)圖工藝形成平坦層12的圖形，如圖1g所示；[0014]步驟9:在平坦層上利用一次構(gòu)圖工藝形成作為陽極的像素層的圖形，該像素層與PMOS源漏極的源極或漏極電性相連,如圖1h所示；步驟10:在像素層上利用一次構(gòu)圖工藝形成像素限定層的圖形，如圖1i所示。在上述利用LTPS工藝制備CMOS電路的過程中，需要使用至少10次以上的光刻膠掩膜板和至少4次以上的摻雜工藝(P型離子摻雜、N型離子摻雜、LDD摻雜以及Ch摻雜)，制作流程復雜，生產(chǎn)成本較高，并且，在步驟I中需要將整層的a-Si材料激光結(jié)晶化，以得到多晶硅材料，長時間的激光結(jié)晶化過程會增加產(chǎn)品的生產(chǎn)成本，并且會降低激光管的使用壽命,也增加了生產(chǎn)成本。

實用新型內(nèi)容本實用新型實施例提供了一種CMOS電路結(jié)構(gòu)、OLED及顯示裝置，用以優(yōu)化現(xiàn)有技術中的CMOS電路結(jié)構(gòu)并優(yōu)化其制作工藝流程，降低生產(chǎn)成本。本實用新型實施例提供的一種CMOS電路結(jié)構(gòu)，具有PMOS區(qū)域和NMOS區(qū)域，包括:依次位于襯底基板之上的PMOS半導體層、柵絕緣層、PMOS柵極和NMOS柵極、第一層間介質(zhì)層、NMOS半導體層、第二層間介質(zhì)層以及PMOS源漏極和NMOS源漏極，其中，所述PMOS半導體層、PMOS柵極和PMOS源漏極位于PMOS區(qū)域內(nèi)；所述PMOS半導體層由P型摻雜多晶硅材料制成；所述NMOS半導體層、NMOS柵極和NMOS源漏極位于NMOS區(qū)域內(nèi)；所述NMOS半導體層由氧化物材料制成。本實用新型實施例提供的一種0LED，包括本實用新型實施例提供的CMOS電路結(jié)構(gòu)。本實用新型實施例提供的一種顯示裝置，包括本實用新型實施例提供的CMOS電路結(jié)構(gòu)。本實用新型實施例的有益效果包括:本實用新型實施例提供的一種CMOS電路結(jié)構(gòu)、OLED及顯示裝置，在CMOS電路結(jié)構(gòu)中PMOS區(qū)域為LTPS TFT結(jié)構(gòu)，即使用P型摻雜多晶硅材料制備PMOS半導體層，NMOS區(qū)域為Oxide TFT結(jié)構(gòu)，即使用氧化物材料制備NMOS半導體層，在NMOS區(qū)域使用氧化物材料代替現(xiàn)有的多晶硅材料制備NMOS半導體層，能夠省去采用TLPS工藝時對NMOS區(qū)域的三次摻雜工藝，可以簡化CMOS電路結(jié)構(gòu)的制作流程，降低生產(chǎn)成本。另外，將NMOS區(qū)域設計成底柵型TFT結(jié)構(gòu)，能在PMOS區(qū)域P型離子注入時省去設置摻雜阻擋層的步驟，簡化了制作流程。并且，由于采用氧化物材料制作NMOS區(qū)域的NMOS半導體層，僅需要對PMOS區(qū)域的PMOS半導體層進行結(jié)晶化，也能延長激光管的使用壽命，降低生產(chǎn)成本。

圖1a-圖1i為使用TLPS方法制備傳統(tǒng)的CMOS電路結(jié)構(gòu)時各步驟的示意圖；圖2為本實用新型實施例提供的CMOS電路結(jié)構(gòu)的示意圖；圖3為本實用新型實施例提供的CMOS電路結(jié)構(gòu)的制備方法的流程圖；圖4a_圖4h為本實用新型實施例提供的在CMOS電路結(jié)構(gòu)制備時各步驟的示意圖。
具體實施方式

以下結(jié)合附圖，對本實用新型實施例提供的CMOS電路結(jié)構(gòu)、OLED及顯示裝置的具體實施方式
進行詳細地說明。附圖中各區(qū)域的形狀和大小不反映CMOS電路結(jié)構(gòu)的真實比例，目的只是示意說明本實用新型內(nèi)容。本實用新型實施例提供的一種CMOS電路結(jié)構(gòu)，如圖2所示，具有PMOS區(qū)域C和NMOS區(qū)域D，包括:依次位于襯底基板21之上的PMOS半導體層22、柵絕緣層23、PM0S柵極24和NMOS柵極25、第一層間介質(zhì)層26、NM0S半導體層27、第二層間介質(zhì)層28以及PMOS源漏極29和NMOS源漏極30，其中，PMOS半導體層22、PM0S柵極24和PMOS源漏極29位于PMOS區(qū)域A內(nèi)；PM0S半導體層22由P型摻雜多晶硅材料制成；NMOS半導體層27、NM0S柵極25和NMOS源漏極30位于NMOS區(qū)域B內(nèi)；NM0S半導體層27由氧化物材料制成。具體地，如圖2所示，PMOS源漏極29通過過孔與PMOS半導體層22連接；NM0S源漏極30通過過孔與NMOS半導體層27連接。在本實用新型實施例提供的上述CMOS電路結(jié)構(gòu)中，PMOS區(qū)域為LTPSTFT結(jié)構(gòu)，即使用P型摻雜多晶硅材料制備PMOS半導體層，NMOS區(qū)域為Oxide TFT結(jié)構(gòu)，即使用氧化物材料制備NMOS半導體層，在NMOS區(qū)域使用氧化物材料代替現(xiàn)有的多晶硅材料制備NMOS半導體層，能夠省去采用TLPS工藝時對NMOS區(qū)域的三次摻雜工藝，可以簡化CMOS電路結(jié)構(gòu)的制作流程，降低生產(chǎn)成本。另外，將NMOS區(qū)域設計成底柵型TFT結(jié)構(gòu)，能在PMOS區(qū)域P型離子注入時省去設置摻雜阻擋層的步驟，簡化了制作流程。并且，由于采用氧化物材料制作NMOS區(qū)域的NMOS半導體層，僅需要對PMOS區(qū)域的PMOS半導體層進行結(jié)晶化，也能延長激光管的使用壽命，降低生產(chǎn)成本。在具體實施時，制備NMOS半導體層27的氧化物材料可以使用銦鎵氧化鋅(IGZ0)、氧化鋅(ZnO)、氧化銦鋅(ΙΖ0)、銦錫氧化鋅(ITZO)等材料，在此不做限定。進一步地，在上述CMOS電路結(jié)構(gòu)中，為了避免采用多晶硅材料制備的PMOS半導體層22直接和襯底基板21接觸導致特性變差，如圖2所示，還可以在下襯底基板21與PMOS半導體層22之間設置緩沖層31。具體地，在本實用新型實施例提供的上述CMOS電路結(jié)構(gòu)應用于OLED面板時，如圖2所示，還可以包括以下膜層結(jié)構(gòu):依次位于PMOS源漏極29和NMOS源漏極30之上的平坦層32、以及作為陽極的像素層33，其中，像素層33通過過孔與PMOS源漏極29的源極或漏極電性相連。在具體實施時，平坦層32可以由有機樹脂材料制備。進一步地，如圖2所示，還可以包括:位于像素層33之上的像素限定層34，用于限定像素區(qū)域。本實用新型實施例提供的上述CMOS電路結(jié)構(gòu)可以應用于有源矩陣有機發(fā)光器件中，也可以應用于TFT-1XD中，在此不做限定?；谕粚嵱眯滦蜆?gòu)思，本實用新型實施例還提供了一種0LED，包括本實用新型實施例提供的上述CMOS電路結(jié)構(gòu)，該OLED的實施可以參見上述CMOS電路結(jié)構(gòu)的實施例，重復之處不再贅述?；谕粚嵱眯滦蜆?gòu)思，本實用新型實施例還提供了一種顯示裝置，包括本實用新型實施例提供的上述CMOS電路結(jié)構(gòu)，該顯示裝置的實施可以參見上述CMOS電路結(jié)構(gòu)的實施例，重復之處不再贅述。具體地，該液晶顯示裝置可以為TN型、FFS型、IPS型或ADS型的IXD，OLED等顯示裝置。該顯示裝置也可以包括:0LED面板、手機、平板電腦、電視機、顯示器、筆記本電腦、數(shù)碼相框、導航儀等任何具有顯示功能的產(chǎn)品或部件?；谕粚嵱眯滦蜆?gòu)思，本實用新型實施例還提供了一種上述CMOS電路結(jié)構(gòu)的制備方法，如圖3所示，具體包括如下步驟:S301、在襯底基板21之上形成位于PMOS區(qū)域C的PMOS半導體層22的圖形，如圖4a所示；該PMOS半導體層22由多晶硅材料制成；較佳地，在襯底基板21之上形成位于PMOS區(qū)域C的PMOS半導體層22的圖形之前，如圖4a所示，還可以在襯底基板21上先形成緩沖層31，以避免采用多晶硅材料制備的PMOS半導體層22會直接和襯底基板21接觸導致特性變差。具體地，在襯底基板21之上形成位于PMOS區(qū)域C的PMOS半導體層22的圖形的步驟，在具體實施時，可以先在襯底基板21上形成a-Si層的圖形；然后，可以利用U-結(jié)晶化、激光退火、選擇性激光燒結(jié)、金屬誘導晶化(MIC:metal inducedcrystallization)、金屬誘導橫向結(jié)晶或連續(xù)粒狀結(jié)晶硅的方式將a-Si層晶化形成PMOS半導體層22，由于上述結(jié)晶化的方式屬于現(xiàn)有技術，在此不做詳述。S302、在PMOS半導體層22上形成柵絕緣層23，并在柵絕緣層23上形成位于PMOS區(qū)域C內(nèi)的PMOS柵極24的圖形，以及位于NMOS區(qū)域D內(nèi)的NMOS柵極25的圖形，如圖4b所示；S303、對PMOS半導體層22進行P型離子摻雜，如圖4c所示；具體地，由于在NMOS區(qū)域還未形成NMOS半導體層，因此，可以直接對襯底基板21中PMOS區(qū)域注入P型離子，省去了在NMOS區(qū)域設置摻雜阻擋層的工藝。S304、在PMOS柵極24和NMOS柵極25上形成第一層間介質(zhì)層26的圖形；并在第一層間介質(zhì)層26上形成位于NMOS區(qū)域的NMOS半導體層27的圖形，如圖4d所示，該NMOS半導體層27由氧化物材料制成；具體地，在第一層間介質(zhì)層26之上形成位于NMOS區(qū)域D的匪OS半導體層27的圖形時，具體可以采用濺射、原子層沉積或金屬有機化學氣象沉積的方式形成該NMOS半導體層27，由于上述形成NMOS半導體層27的方式屬于現(xiàn)有技術，在此不做詳述。S305、在NMOS半導體層27上形成第二層間介質(zhì)層28的圖形，如圖4e所示；S306、在第二層間介質(zhì)層28上形成位于PMOS區(qū)域C內(nèi)的PMOS源漏極29的圖形，以及位于NMOS區(qū)域D內(nèi)的NMOS源漏極30的圖形，如圖4f所示。在具體實施時，上述CMOS電路在應用于OLED面板時，在完成上述步驟S301至步驟S306后，如圖3所示，還需要執(zhí)行如下步驟:S307、在PMOS源漏極29和NMOS源漏極30之上形成平坦層32的圖形，如圖4g所示；[0059]S308、在平坦層32上形成作為陽極的像素層33的圖形，像素層33與PMOS源漏極29的源極或漏極電性相連,如圖4h所示；S309、在像素層33上形成像素限定層34的圖形，如圖2所示。本實用新型實施例提供的一種CMOS電路結(jié)構(gòu)、OLED及顯示裝置，在CMOS電路結(jié)構(gòu)中PMOS區(qū)域為LTPS TFT結(jié)構(gòu)，即使用P型摻雜多晶硅材料制備PMOS半導體層，NMOS區(qū)域為Oxide TFT結(jié)構(gòu)，即使用氧化物材料制備NMOS半導體層，在NMOS區(qū)域使用氧化物材料代替現(xiàn)有的多晶硅材料制備NMOS半導體層，能夠省去采用TLPS工藝時對NMOS區(qū)域的三次摻雜工藝，可以簡化CMOS電路結(jié)構(gòu)的制作流程，降低生產(chǎn)成本。另外，將NMOS區(qū)域設計成底柵型TFT結(jié)構(gòu)，能在PMOS區(qū)域P型離子注入時省去設置摻雜阻擋層的步驟，簡化了制作流程。并且，由于采用氧化物材料制作NMOS區(qū)域的NMOS半導體層，僅需要對PMOS區(qū)域的PMOS半導體層進行結(jié)晶化，也能延長激光管的使用壽命，降低生產(chǎn)成本。顯然，本領域的技術人員可以對本實用新型進行各種改動和變型而不脫離本實用新型的精神和范圍。這樣，倘若本實用新型的這些修改和變型屬于本實用新型權利要求及其等同技術的范圍之內(nèi)，則本實用新型也意圖包含這些改動和變型在內(nèi)。
權利要求1.一種CMOS電路結(jié)構(gòu)，具有PMOS區(qū)域和NMOS區(qū)域，其特征在于，包括:依次位于襯底基板之上的PMOS半導體層、柵絕緣層、PMOS柵極和NMOS柵極、第一層間介質(zhì)層、NMOS半導體層、第二層間介質(zhì)層以及PMOS源漏極和NMOS源漏極，其中， 所述PMOS半導體層、PMOS柵極和PMOS源漏極位于PMOS區(qū)域內(nèi)；所述PMOS半導體層由P型摻雜多晶硅材料制成； 所述NMOS半導體層、NMOS柵極和NMOS源漏極位于NMOS區(qū)域內(nèi)；所述NMOS半導體層由氧化物材料制成。
2.如權利要求1所述的CMOS電路結(jié)構(gòu)，其特征在于，所述氧化物材料為銦鎵氧化鋅IGZ0、氧化鋅ZnO、氧化銦鋅ΙΖ0、銦錫氧化鋅ΙΤΖ0。
3.如權利要求1所述的CMOS電路結(jié)構(gòu)，其特征在于，還包括:位于所述襯底基板與所述PMOS半導體層之間的緩沖層。
4.如權利要求1所述的CMOS電路結(jié)構(gòu)，其特征在于，所述PMOS源漏極通過過孔與所述PMOS半導體層連接；所述NMOS源漏極通過過孔與所述NMOS半導體層連接。
5.如權利要求1-4任一項所述的CMOS電路結(jié)構(gòu)，其特征在于，還包括:依次位于所述PMOS源漏極和NMOS源漏極之上的平坦層、以及作為陽極的像素層，所述像素層通過過孔與所述PMOS源漏極的源極或漏極電性相連。
6.如權利要求5所述的CMOS電路結(jié)構(gòu)，其特征在于，還包括:位于所述像素層之上的像素限定層。
7.一種0LED，其特征在于，包括如權利要求1-6任一項所述的CMOS電路結(jié)構(gòu)。
8.一種顯示裝置，其特征在于，包括如權利要求1-6任一項所述的CMOS電路結(jié)構(gòu)。
專利摘要本實用新型公開了一種CMOS電路結(jié)構(gòu)、OLED及顯示裝置，在CMOS電路結(jié)構(gòu)中PMOS區(qū)域為LTPS TFT結(jié)構(gòu)，即使用P型摻雜多晶硅材料制備PMOS半導體層，NMOS區(qū)域為Oxide TFT結(jié)構(gòu)，即使用氧化物材料制備NMOS半導體層，在NMOS區(qū)域使用氧化物材料代替現(xiàn)有的多晶硅材料制備NMOS半導體層，能夠省去采用TLPS工藝時對NMOS區(qū)域的三次摻雜工藝，可以簡化CMOS電路結(jié)構(gòu)的制作流程，降低生產(chǎn)成本。并且，由于采用氧化物材料制作NMOS區(qū)域的NMOS半導體層，僅需要對PMOS區(qū)域的PMOS半導體層進行結(jié)晶化，也能延長激光管的使用壽命，降低生產(chǎn)成本。
文檔編號H01L27/32GK202948923SQ20122068716
公開日2013年5月22日 申請日期2012年12月12日 優(yōu)先權日2012年12月12日
發(fā)明者任章淳 申請人:京東方科技集團股份有限公司