專利名稱：一種多組件的芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體封裝，尤其涉及一種包括多個組件的芯片封裝結(jié)構(gòu)。
背景技術(shù)：
隨著電子元件的小型化，輕量化以及多功能化的需求的增加，對半導體封裝密度的要求越來越高，以來達到縮小封裝體積的效果。因此，多芯片封裝結(jié)構(gòu)已經(jīng)成為一新的熱點。然而，在多芯片半導體封裝結(jié)構(gòu)中，芯片間的連接方法對半導體封裝的尺寸和性能具有至關(guān)重要的影響。圖1所示為采用現(xiàn)有技術(shù)的一種多芯片封裝結(jié)構(gòu)的剖 面圖。在該實現(xiàn)方式中，下層芯片3和上層芯片5堆疊設(shè)置在印刷電路板I上。下層芯片3的一表面通過粘合劑7連接至印刷電路板I的上表面；上層芯片5的一表面通過粘合劑9連接至下層芯片3的另一表面。采用這種實現(xiàn)方式，為了暴露底層芯片3邊緣上的焊墊，上層芯片5的寬度需要小于下層芯片3的寬度。底層芯片3上的焊墊和上層芯片5上的焊墊分別通過第一組鍵合引線11和第二組鍵合引線15電性連接至印刷電路板I。因此，第二組鍵合引線15的高度要大于上層芯片5。這樣，用于封裝第一組鍵合引線11和第二組鍵合引線15以及上層芯片5和下層芯片3的塑封殼的厚度會較大。另外，這樣的鍵合引線由于自身存在電感和/或電阻的干擾，因此影響芯片的高頻性能。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種多組件的芯片封裝結(jié)構(gòu)，以解決現(xiàn)有技術(shù)中封裝厚度過大，以及封裝結(jié)構(gòu)對芯片性能的不利影響。依據(jù)本發(fā)明一實施例的多組件的芯片封裝結(jié)構(gòu)，包括，位于底層的第一組件；位于所述第一組件之上的至少一個第二組件；所述第二組件之間相互間隔排列，并且互相不接觸；層疊在所述第二組件之上的至少一個第三組件；每一所述第二組件通過第一組突起結(jié)構(gòu)電性連接至所述第一組件；所述第三組件通過位于所述第二組件的外側(cè)的第二組突起結(jié)構(gòu)電性連接至所述第一組件；其中，所述第三組件，所述第一組件和所述第二組突起結(jié)構(gòu)組成一彎折結(jié)構(gòu)。依據(jù)本發(fā)明一實施例的芯片封裝結(jié)構(gòu)中，所述第三組件包括第一直線部分和至少一第一彎折部分；所述第一直線部分位于所述第二組件的上方，并與所述第二組件不接觸；所述第一彎折部分的第一端與所述第一直線部分連接；所述第一彎折部分的第二端通過所述第二組突起結(jié)構(gòu)連接至所述第一組件。依據(jù)本發(fā)明另一實施例的芯片封裝結(jié)構(gòu)中，所述第一組件包括第二直線部分和至少一第二彎折部分；所述第二直線部分與所述第一組突起結(jié)構(gòu)連接；所述第二彎折部分的第一端連接至所述第二直線部分；所述第二彎折部分的第二端通過所述第二組突起結(jié)構(gòu)連接至所述第三組件。進一步的，所述第一組件包括一印刷電路板或者一弓丨線框架。所述弓丨線框架可以包括多個指狀弓I腳。進一步的，所述第二組件包括一芯片。進一步的，所述第三組件包括一芯片或者一磁性元件。優(yōu)選的，所述第三組件之間以及所述第三組件與所述第二組件之間互相分離，不 接觸。優(yōu)選的，所述芯片封裝結(jié)構(gòu)還包括位于所述第二組件和所述第三組件之間，以及所述第三組件之間的粘合層。優(yōu)選的，所述第一組突起結(jié)構(gòu)和所述第二組突起結(jié)構(gòu)包括凸塊或者焊錫球。依據(jù)本發(fā)明實施例的多組件的芯片封裝結(jié)構(gòu)，所有組件都采用倒裝形式的連接方式，位于上層的組件通過彎折部分來實現(xiàn)與底層組件的電性連接，因此芯片封裝結(jié)構(gòu)的厚度大大減小，避免了鍵合引線的連接方式給芯片性能帶來的負面影響，不僅具有很好的機械穩(wěn)定性，同時也具有很好的電氣穩(wěn)定性。另外，對磁性元件而言，如電感等，其體積一般都較大，采用依據(jù)本發(fā)明的層疊式的多組件的芯片封裝結(jié)構(gòu)，將電感和芯片封裝于一單一的封裝結(jié)構(gòu)中，可以容納更大體積，電感值更大的電感，更有利于系統(tǒng)的高集成化和小體積化。


圖1所示為采用現(xiàn)有技術(shù)的一種多芯片封裝結(jié)構(gòu)的剖面圖；圖2所示為依據(jù)本發(fā)明第一實施例的多組件的芯片封裝結(jié)構(gòu)的剖面圖；圖3所示為依據(jù)本發(fā)明第二實施例的多組件的芯片封裝結(jié)構(gòu)的剖面圖。
具體實施例方式以下結(jié)合附圖對本發(fā)明的幾個優(yōu)選實施例進行詳細描述，但本發(fā)明并不僅僅限于這些實施例。本發(fā)明涵蓋任何在本發(fā)明的精髓和范圍上做的替代、修改、等效方法以及方案。為了使公眾對本發(fā)明有徹底的了解，在以下本發(fā)明優(yōu)選實施例中詳細說明了具體的細節(jié)，而對本領(lǐng)域技術(shù)人員來說沒有這些細節(jié)的描述也可以完全理解本發(fā)明。實施例一參考圖2，所示為依據(jù)本發(fā)明第一實施例的多組件的芯片封裝結(jié)構(gòu)的剖面圖。在該實施例中，多組件的芯片封裝結(jié)構(gòu)200包括位于底層的印刷電路板201 (第一組件)，位于印刷電路板201之上的芯片204(第二組件)，以及層疊在芯片204之上的芯片205和電感207(第三組件)。這里，芯片204，芯片205和電感207之間相互間隔，互不接觸，以實現(xiàn)良好的電氣隔離。芯片204通過一組焊錫球202 (第一連接結(jié)構(gòu))電性連接至印刷電路板201 ;芯片205和電感207通過一組位于芯片204外側(cè)的另一組焊錫球203電性連接至印刷電路板201。具體的，芯片205包括一第一直線部分205-1和兩個第一彎折部分205_2 ;第一直線部分205-1位于芯片204的上方，第一彎折部分205-2位于芯片204的兩側(cè)，第一彎折部分205-2的一端與第一直線部分205-1連接，另一端通過焊錫球203連接至印刷電路板201。類似的，電感207包括第一直線部分207-1和兩個第一彎折部分207-2 ;第一直線部分207-1位于芯片205的第一直線部分205-1的上方，第一彎折部分207-2位于芯片205的第一彎折部分的兩側(cè)，第一彎折部分207-2的一端與第一直線部分207-1連接，另一端通過焊錫球203連接至印刷電路板201。 芯片205，印刷電路板201和焊錫球203組成一彎折機構(gòu)。在該實施例中，通過第三組件(芯片205和電感207)的彎折部分，不僅可以實現(xiàn)與印刷電路板的電性連接，另一方面，與印刷電路板一起也實現(xiàn)了對第三組件的機械支撐作用。為了更好的實現(xiàn)不同組件之間的隔離以及芯片封裝結(jié)構(gòu)的穩(wěn)定性，在該實施例中，芯片封裝結(jié)構(gòu)200還包括位于芯片204、芯片205和電感207之間的粘合層206，來更好的固定三者之間的位置，以及使整個芯片封裝結(jié)構(gòu)的牢固性更強。 通過對依據(jù)本發(fā)明實施例的多組件的芯片封裝結(jié)構(gòu)200的詳細說明，本領(lǐng)域普通技術(shù)人員可以得知，位于第一組件(印刷電路板201)之上的第二組件(芯片204)的數(shù)目可以不限于一個，可以為多個，多個第二組件之間相互間隔，互不接觸，依次排列于第一組件之上。第三組件覆蓋所有第二組件區(qū)域，位于所有第二組件的上方。位于底層的第一組件也可以替換為包括多個引腳的引線框架，不同組件上的電極性通過第一連接結(jié)構(gòu)或者第二連接結(jié)構(gòu)連接至引線框架的相應(yīng)引腳，從而使引腳具有相應(yīng)的電極性。采用圖2所示的多組件的芯片封裝結(jié)構(gòu)，所有組件都采用倒裝形式的連接方式，位于上層的組件通過彎折部分來實現(xiàn)與底層組件的電性連接，因此芯片封裝結(jié)構(gòu)的厚度大大減小，避免了鍵合引線的連接方式給芯片性能帶來的負面影響，不僅具有很好的機械穩(wěn)定性，同時也具有很好的電氣穩(wěn)定性。另外，對磁性元件而言，如電感等，其體積一般都較大，當采用圖2所示的多組件的芯片封裝結(jié)構(gòu)時，采用層疊式的封裝結(jié)構(gòu)，將電感和芯片封裝于一單一的封裝結(jié)構(gòu)中，可以容納更大體積，電感值更大的電感，更有利于系統(tǒng)的高集成化和小體積化。實施例二參考圖3，所示為依據(jù)本發(fā)明第二實施例的多組件的芯片封裝結(jié)構(gòu)的剖面圖。在該實施例中，多組件的芯片封裝結(jié)構(gòu)300包括位于底層的引線框架301 (第一組件)，位于引線框架301之上的芯片304 (第二組件)，以及層疊在芯片304之上的電感306 (第三組件)。其中，芯片304通過一組凸塊302 (第一連接結(jié)構(gòu))連接至引線框架301。位于上層的電感306與引線框架301之間的連接通過以下連接方式實現(xiàn)引線框架301設(shè)置為成彎折形狀，其包括第二直線部分301-1和第二彎折部分301-2 ;第二彎折部分301-2位于芯片304的外側(cè)區(qū)域，并與芯片304分離，其第一端與第二直線部分301-1連接，另一端通過凸塊303與電感306實現(xiàn)電性連接。引線框架301，電感306和凸塊303組成一彎折結(jié)構(gòu)。電感306和芯片304相互分離，互不接觸，以實現(xiàn)相互之間的電氣隔離。通過第一組件(引線框架301)的彎折部分，不僅可以實現(xiàn)與位于上層的第三組件之間的電性連接，另一方面，也實現(xiàn)了對第三組件的機械支撐作用。在該實施例中，芯片封裝結(jié)構(gòu)300還包括位于芯片304和電感306之間的粘合層305，來更好的固定三者之間的位置，以及使整個芯片封裝結(jié)構(gòu)的牢固性更強。不同組件上的電極性通過第一連接結(jié)構(gòu)或者第二連接結(jié)構(gòu)連接至引線框架的相應(yīng)引腳，從而使引腳具有相應(yīng)的電極性。采用圖2所示的多組件的芯片封裝結(jié)構(gòu)，所有組件都采用倒裝形式的連接方式，位于底層的組件通過彎折部分來實現(xiàn)與上層組件的電性連接，因此芯片封裝結(jié)構(gòu)的厚度大大減小，避免了鍵合引線的連接方式給芯片性能帶來的負面影響，不僅具有很好的機械穩(wěn)定性，同時也具有很好的電氣穩(wěn)定性。另外，對磁性元件而言，采用層疊式的封裝結(jié)構(gòu)，將電感和芯片封裝于一單一的封裝結(jié)構(gòu)中，可以容納更大體積，電感值更大的電感，更有利于系統(tǒng)的高集成化和小體積化。另外，還需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或 者設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。依照本發(fā)明的實施例如上文所述，這些實施例并沒有詳盡敘述所有的細節(jié)，也不限制該發(fā)明僅為所述的具體實施例。顯然，根據(jù)以上描述，可作很多的修改和變化。本說明書選取并具體描述這些實施例，是為了更好地解釋本發(fā)明的原理和實際應(yīng)用，從而使所屬技術(shù)領(lǐng)域技術(shù)人員能很好地利用本發(fā)明以及在本發(fā)明基礎(chǔ)上的修改使用。本發(fā)明僅受權(quán)利要求書及其全部范圍和等效物的限制。
權(quán)利要求
1.一種多組件的芯片封裝結(jié)構(gòu)，其特征在于，包括，位于底層的第一組件；位于所述第一組件之上的至少一個第二組件；層疊在所述第二組件之上的至少一個第三組件；每一所述第二組件通過第一組突起結(jié)構(gòu)電性連接至所述第一組件；所述第三組件通過位于所述第二組件的外側(cè)的第二組突起結(jié)構(gòu)電性連接至所述第一組件；其中，所述第三組件，所述第一組件和所述第二組突起結(jié)構(gòu)組成一彎折結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第三組件包括第一直線部分和至少一第一彎折部分；所述第一直線部分位于所述第二組件的上方，并與所述第二組件不接觸；所述第一彎折部分的第一端與所述第一直線部分連接；所述第一彎折部分的第二端通過所述第二組突起結(jié)構(gòu)連接至所述第一組件。
3.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第一組件包括第二直線部分和至少一第二彎折部分；所述第二直線部分與所述第一組突起結(jié)構(gòu)連接；所述第二彎折部分的第一端連接至所述第二直線部分；所述第二彎折部分的第二端通過所述第二組突起結(jié)構(gòu)連接至所述第三組件。
4.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第一組件包括一印刷電路板。
5.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第一組件包括一引線框架。
6.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第二組件包括一芯片。
7.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第三組件包括一芯片。
8.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第三組件包括一磁性元件。
9.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括位于所述第二組件和所述第三組件之間，以及所述第三組件之間的粘合層。
10.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第一組突起結(jié)構(gòu)和所述第二組突起結(jié)構(gòu)包括凸塊或者焊錫球。
全文摘要
本發(fā)明涉及一種多組件的芯片封裝結(jié)構(gòu)，包括，位于底層的第一組件；位于所述第一組件之上的至少一個第二組件；所述第二組件之間相互間隔排列，并且互相不接觸；層疊在所述第二組件之上的至少一個第三組件；所述第三組件位于所述第二組件的外側(cè)，所述第三組件以及所述第三組件與所述第二組件互相分離，不接觸；每一所述第二組件通過第一組突起結(jié)構(gòu)電性連接至所述第一組件；所述第三組件通過位于所述第二組件的外側(cè)的第二組突起結(jié)構(gòu)電性連接至所述第一組件。
文檔編號H01L23/495GK103000608SQ201210537699
公開日2013年3月27日 申請日期2012年12月11日 優(yōu)先權(quán)日2012年12月11日
發(fā)明者譚小春, 葉佳明 申請人:矽力杰半導體技術(shù)(杭州)有限公司