專利名稱：：半導(dǎo)體器件及其制作方法
技術(shù)領(lǐng)域：
：本發(fā)明總體上涉及半導(dǎo)體器件，更具體地說，涉及半導(dǎo)體器件以及形成具有扇出互連結(jié)構(gòu)的擴(kuò)展半導(dǎo)體器件以降低襯底的復(fù)雜性的方法。
背景技術(shù)：
：在現(xiàn)代電子產(chǎn)品中通常會發(fā)現(xiàn)有半導(dǎo)體器件。半導(dǎo)體器件在電部件的數(shù)量和密度上有變化。分立的半導(dǎo)體器件一般包括一種電部件，例如發(fā)光二極管(LED)、小信號晶體管、電阻器、電容器、電感器、以及功率金屬氧化物半導(dǎo)體場效應(yīng)晶體管(M0SFET)。集成半導(dǎo)體器件通常包括數(shù)百到數(shù)百萬的電部件。集成半導(dǎo)體器件的實(shí)例包括微控制器、微處理器、電荷耦合器件(CXD)、太陽能電池、以及數(shù)字微鏡器件(DMD)。半導(dǎo)體器件執(zhí)行多種功能，例如信號處理、高速計(jì)算、發(fā)射和接收電磁信號、控制電子器件、將日光轉(zhuǎn)換成電、以及為電視顯示器生成可視投影。在娛樂、通信、功率轉(zhuǎn)換、網(wǎng)絡(luò)、計(jì)算機(jī)、以及消費(fèi)品領(lǐng)域中有半導(dǎo)體器件的存在。在軍事應(yīng)用、航空、汽車、工業(yè)控制器、以及辦公設(shè)備中也有半導(dǎo)體器件的存在。半導(dǎo)體器件利用半導(dǎo)體材料的電特性。半導(dǎo)體材料的原子結(jié)構(gòu)允許通過施加電場或基極電流(basecurrent)或者通過摻雜工藝來操縱(manipulated)它的導(dǎo)電性。摻雜把雜質(zhì)引入半導(dǎo)體材料中以操縱和控制半導(dǎo)體器件的導(dǎo)電性。半導(dǎo)體器件包括有源和無源電結(jié)構(gòu)。有源結(jié)構(gòu)(包括雙極和場效應(yīng)晶體管)控制電流的流動。通過改變摻雜水平并且施加電場或基極電流，晶體管促進(jìn)或限制電流的流動。無源結(jié)構(gòu)(包括電阻器、電容器、和電感器)產(chǎn)生執(zhí)行多種電功能所必需的電壓和電流之間的關(guān)系。無源和有源結(jié)構(gòu)被電連接以形成電路，所述電路能夠使半導(dǎo)體器件執(zhí)行高速計(jì)算和其它有用的功能。通常利用兩個(gè)復(fù)雜的制造工藝來制造半導(dǎo)體器件，即前端制造和后端制造，每個(gè)可能包括數(shù)百個(gè)步驟。前端制造包括在半導(dǎo)體晶片的表面上形成多個(gè)管芯。每個(gè)半導(dǎo)體管芯通常相同并且包括通過電連接有源和無源部件形成的電路。后端制造包括從已完成的晶片單體化(singulating)單個(gè)半導(dǎo)體管芯并且封裝管芯以提供結(jié)構(gòu)支撐和環(huán)境隔離。在此使用的術(shù)語“半導(dǎo)體管芯”不僅指詞的單數(shù)形式而且指詞的復(fù)數(shù)形式，并且因此不僅可以指單個(gè)半導(dǎo)體器件而且可以指多個(gè)半導(dǎo)體器件。半導(dǎo)體制造的一個(gè)目標(biāo)是制造更小的半導(dǎo)體器件。更小的半導(dǎo)體器件通常消耗更少功率、具有更高的性能、并且能夠被更有效地制造。另外，更小的半導(dǎo)體器件具有更小的占位空間(footprint)，其對于更小的最終產(chǎn)品而言是期望的。通過改善導(dǎo)致產(chǎn)生具有更小、更高密度的有源和無源部件的半導(dǎo)體管芯的前端工藝可以實(shí)現(xiàn)更小的半導(dǎo)體管芯尺寸。通過改善電互連和封裝材料，后端工藝可以產(chǎn)生具有更小占位空間的半導(dǎo)體器件封裝。常規(guī)的倒裝芯片型半導(dǎo)體管芯10在圖1中被示為具有形成在有源表面16上方的接觸焊盤14上的凸塊12。以給定的圖案布局接觸焊盤14，所述給定的圖案具有如由半導(dǎo)體管芯10中的有源和無源部件的輸入/輸出(I/O)要求確定的密度和間距。半導(dǎo)體管芯10的尺寸由管芯的電功能以及到管芯的有源和無源部件的互連所需的I/O來確定。為了減小管芯尺寸并最大化每一晶片的管芯數(shù)目，一般根據(jù)制造工藝可實(shí)現(xiàn)的最小間距來布局接觸焊盤14。也就是說，以制造工藝所允許的那樣近地將接觸焊盤14放置在一起以獲得最高的I/o密度和最小可能的間距。在一個(gè)實(shí)施例中，接觸焊盤14具有80Mm的間距。通過使用制造工藝可實(shí)現(xiàn)的最小間距用于接觸焊盤14，在最小化管芯尺寸的同時(shí)半導(dǎo)體管芯10能夠滿足管芯的有源和無源部件的I/O要求。在一個(gè)實(shí)施例中，半導(dǎo)體管芯是5.2X5.2毫米見方(mm2)。利用用冶金的方法并且電連接到形成在襯底20上的導(dǎo)電層22的凸塊12將半導(dǎo)體管芯10安裝到該襯底20。導(dǎo)電層22包括接觸焊盤和跡線用于通過襯底20的電互連。必須以與用于接觸焊盤14的制造工藝可實(shí)現(xiàn)的相同最小間距(例如，80Mm)來布局在襯底20上的導(dǎo)電層22。也就是說，導(dǎo)電層22的布局具有與接觸焊盤14相同的I/O密度。對于襯底20的高I/O密度布局要求大大增加了襯底的成本并降低了在放置導(dǎo)電層22的過程中的靈活性。在許多應(yīng)用中，多個(gè)分立的電部件24被安裝到襯底20。分立的電部件24需要距離半導(dǎo)體管芯10的最小間隔來降低不利的寄生效應(yīng)。因此，分立的電部件24被放置成在襯底20上與半導(dǎo)體管芯10距離最小距離D以避免寄生干擾。分立的電部件24和半導(dǎo)體管芯10之間的最小間隔D耗費(fèi)襯底20上的面積并使得跡線22的布線復(fù)雜化。
發(fā)明內(nèi)容存在使襯底的布局密度規(guī)則松弛(relax)以便降低制造成本的需要。因此，在一個(gè)實(shí)施例中，本發(fā)明是一種制作擴(kuò)展半導(dǎo)體器件的方法，該方法包括以下步驟:提供具有多個(gè)半導(dǎo)體管芯的半導(dǎo)體晶片，所述多個(gè)半導(dǎo)體管芯具有形成在半導(dǎo)體管芯的表面上的多個(gè)接觸焊盤；將半導(dǎo)體管芯分開以形成圍繞半導(dǎo)體管芯的外圍區(qū)域；在圍繞半導(dǎo)體管芯的外圍區(qū)域中沉積絕緣材料；以及在半導(dǎo)體管芯和絕緣材料上方形成互連結(jié)構(gòu)。該互連結(jié)構(gòu)具有小于半導(dǎo)體管芯上的接觸焊盤的I/o密度的I/O密度。該方法進(jìn)一步包括下述步驟:提供具有與互連結(jié)構(gòu)的I/o密度一致的I/O密度的襯底，以及利用將半導(dǎo)體管芯的接觸焊盤電連接到襯底的第一導(dǎo)電層的互連結(jié)構(gòu)將半導(dǎo)體管芯安裝到襯底。在另一個(gè)實(shí)施例中，本發(fā)明是一種制作擴(kuò)展半導(dǎo)體器件的方法，該方法包括以下步驟:提供具有多個(gè)接觸焊盤的半導(dǎo)體管芯，所述多個(gè)接觸焊盤形成在半導(dǎo)體管芯的表面上；在圍繞半導(dǎo)體管芯的外圍區(qū)域中沉積絕緣材料；以及在半導(dǎo)體管芯和絕緣材料上方形成互連結(jié)構(gòu)。該互連結(jié)構(gòu)具有小于半導(dǎo)體管芯上的接觸焊盤的I/o密度的I/O密度。在另一個(gè)實(shí)施例中，本發(fā)明是一種制作擴(kuò)展半導(dǎo)體器件的方法，該方法包括以下步驟:提供具有第一I/O密度的第一層級器件(tierdevice)，在第一層級器件上方形成I/O密度轉(zhuǎn)換結(jié)構(gòu)，提供具有小于第一I/O密度的第二I/O密度的第二層級器件，以及利用將第一層級器件電連接到第二層級器件的I/O密度轉(zhuǎn)換結(jié)構(gòu)將第一層級器件安裝到第二層級器件。在另一個(gè)實(shí)施例中，本發(fā)明是一種包括半導(dǎo)體管芯的擴(kuò)展半導(dǎo)體器件，該半導(dǎo)體管芯具有形成在該半導(dǎo)體管芯的表面上的多個(gè)接觸焊盤。絕緣材料被沉積在圍繞半導(dǎo)體管芯的外圍區(qū)域中?；ミB結(jié)構(gòu)被形成在半導(dǎo)體管芯和絕緣材料上方。該互連結(jié)構(gòu)具有小于半導(dǎo)體管芯上的接觸焊盤的I/o密度的I/O密度。圖1示出被安裝到襯底的常規(guī)倒裝芯片型半導(dǎo)體管芯；圖2示出具有安裝到其表面的不同類型封裝的PCB；圖3a-3c示出安裝到PCB的典型半導(dǎo)體封裝的更多細(xì)節(jié)；圖4a-4r示出形成具有扇出互連結(jié)構(gòu)的擴(kuò)展半導(dǎo)體器件以降低襯底的復(fù)雜性的過程；圖5示出對于扇出互連結(jié)構(gòu)具有減小的布局密度的擴(kuò)展半導(dǎo)體器件；圖6a-6b示出以減小的布局密度安裝到襯底的擴(kuò)展半導(dǎo)體器件；圖示出以減小的布局密度安裝到襯底的兩個(gè)并排的根據(jù)圖6a-6b的擴(kuò)展半導(dǎo)體器件；圖8示出在一個(gè)擴(kuò)展半導(dǎo)體器件中的兩個(gè)并排的半導(dǎo)體管芯；圖9a-9d示出形成具有導(dǎo)電柱和扇出互連結(jié)構(gòu)的擴(kuò)展半導(dǎo)體器件的過程；圖10示出具有導(dǎo)電柱和扇出互連結(jié)構(gòu)的擴(kuò)展半導(dǎo)體器件；圖1la-1lb示出以減小的布局密度安裝到襯底的具有導(dǎo)電柱和互連結(jié)構(gòu)的擴(kuò)展半導(dǎo)體器件；圖12示出以減小的布局密度安裝到襯底的兩個(gè)并排的根據(jù)圖1Oa-1Ob的擴(kuò)展半導(dǎo)體器件；圖13示出在一個(gè)擴(kuò)展半導(dǎo)體器件中的兩個(gè)并排的半導(dǎo)體器件；圖14示出形成在擴(kuò)展半導(dǎo)體器件上方的熱沉；圖15示出利用I/O密度轉(zhuǎn)換結(jié)構(gòu)被轉(zhuǎn)換成較低I/O密度層級的較高I/O密度層級；以及圖16a-16b示出多個(gè)層級半導(dǎo)體器件和結(jié)構(gòu)，每個(gè)具有不同的I/O密度。具體實(shí)施例方式參考附圖在下列描述中的一個(gè)或多個(gè)實(shí)施例中描述本發(fā)明，在附圖中相似的數(shù)字表示相同或類似的元件。雖然根據(jù)用來實(shí)現(xiàn)本發(fā)明的目的的最佳方式描述本發(fā)明，但是本領(lǐng)域技術(shù)人員將理解的是，它旨在覆蓋可以被包含在由被下列公開和各圖所支持的所附權(quán)利要求及其等效物限定的本發(fā)明的精神和范圍內(nèi)的替代物、變型、和等效物?！憷脙蓚€(gè)復(fù)雜的制造工藝制造半導(dǎo)體器件:前端制造和后端制造。前端制造包括在半導(dǎo)體晶片的表面上形成多個(gè)管芯。晶片上的每個(gè)管芯包括有源和無源電部件，所述有源和無源電部件被電連接以形成功能電路。有源電部件，例如晶體管和二極管，具有控制電流的流動的能力。無源電部件，例如電容器、電感器、電阻器、和變壓器，產(chǎn)生執(zhí)行電路功能所必需的電壓和電流之間的關(guān)系。通過包括摻雜、沉積、光刻、刻蝕、和平面化的一系列工藝步驟在半導(dǎo)體晶片的表面上形成無源和有源部件。摻雜通過例如離子注入或熱擴(kuò)散的技術(shù)將雜質(zhì)引入到半導(dǎo)體材料中。所述摻雜工藝改變有源器件中的半導(dǎo)體材料的導(dǎo)電性，將半導(dǎo)體材料轉(zhuǎn)變成絕緣體、導(dǎo)體，或響應(yīng)于電場或基極電流動態(tài)改變半導(dǎo)體材料導(dǎo)電性。晶體管包括有變化的摻雜類型和程度的區(qū)域，所述區(qū)域根據(jù)需要被設(shè)置為使晶體管能夠在施加電場或基極電流時(shí)促進(jìn)或限制電流的流動。通過具有不同電特性的材料的層形成有源和無源部件。所述層可以通過部分地由被沉積的材料的類型決定的多種沉積技術(shù)形成。例如，薄膜沉積可以包括化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、電解電鍍、以及無電極電鍍(electrolessplating)工藝。每個(gè)層通常被圖案化以形成有源部件、無源部件、或部件之間的電連接的各部分?？梢岳霉饪虉D案化所述層，所述光刻包括在將被圖案化的層上沉積光敏材料，例如光致抗蝕劑。利用光將圖案從光掩模轉(zhuǎn)印到光致抗蝕劑。在一個(gè)實(shí)施例中，利用溶劑將經(jīng)受光的光致抗蝕劑圖案部分除去，暴露將被圖案化的下層的各部分。在另一個(gè)實(shí)施例中，利用溶劑將未經(jīng)受光的光致抗蝕劑(負(fù)性光致抗蝕劑)圖案部分除去，暴露將被圖案化的下層的各部分。光致抗蝕劑的剩余物被除去，留下被圖案化的層?？商鎿Q地，利用例如無電極電鍍或電解電鍍的技術(shù)通過直接將材料沉積到通過先前的沉積/刻蝕工藝形成的區(qū)域或空隙中來圖案化一些類型的材料。圖案化是基礎(chǔ)操作，由其除去了半導(dǎo)體晶片表面上的部分頂層?？梢圆捎霉饪獭⒐庋诒?、掩蔽、氧化物或金屬去除、攝影和用模版印刷、以及微光刻來除去部分半導(dǎo)體晶片。光刻包括在掩模版或光掩模中形成圖案且將圖案轉(zhuǎn)印到半導(dǎo)體晶片的表面層中。光刻以兩步工藝在半導(dǎo)體晶片的表面上形成有源和無源部件的水平尺度。首先，將掩模版或掩模上的圖案轉(zhuǎn)印到光致抗蝕劑層中。光致抗蝕劑是當(dāng)被暴露于光時(shí)結(jié)構(gòu)和性能都發(fā)生改變的光敏材料。改變光致抗蝕劑的結(jié)構(gòu)和性能的工藝發(fā)生為負(fù)性作用光致抗蝕劑或正性作用光致抗蝕劑。其次，將光致抗蝕劑層轉(zhuǎn)印到晶片表面中。當(dāng)蝕刻工藝除去了沒有被光致抗蝕劑覆蓋的半導(dǎo)體晶片的部分頂層時(shí)發(fā)生轉(zhuǎn)印。光致抗蝕劑的化學(xué)性質(zhì)是這樣的，當(dāng)除去沒有被光致抗蝕劑覆蓋的半導(dǎo)體晶片的部分頂層時(shí)，光致抗蝕劑仍然基本保持原樣且抵抗通過化學(xué)蝕刻溶液的除去。可以根據(jù)所使用的具體抗蝕劑和所需結(jié)果來改變形成、暴露、和除去光致抗蝕劑的工藝，以及除去部分半導(dǎo)體晶片的工藝。在負(fù)性作用光致抗蝕劑中，光致抗蝕劑被暴露于光且以稱為聚合作用的工藝從可溶狀態(tài)被變成不溶狀態(tài)。在聚合作用中，將未聚合的材料暴露于光或能源且聚合體形成抗蝕的交聯(lián)材料。在大部分負(fù)性光致抗蝕劑中，聚合體是聚異戍二烯(polyisopreme)。利用化學(xué)溶劑或顯影劑除去可溶部分(也就是未被暴露于光的部分)，在抗蝕劑層中形成對應(yīng)于掩模版上的不透明圖案的孔。其圖案存在于不透明區(qū)域中的掩模稱為明場掩模。在正性作用光致抗蝕劑中，光致抗蝕劑被暴露于光且以稱為光溶解作用的工藝從相對不可溶狀態(tài)被變成更可溶得多的狀態(tài)。在光溶解作用中，將相對不溶解抗蝕劑暴露于合適的光能且轉(zhuǎn)化成更可溶的狀態(tài)。可以通過顯影工藝中的溶劑來除去抗蝕劑的光溶解部分?；镜恼怨庵驴刮g劑聚合物是酚醛聚合物，也稱為可溶酚醛樹脂。利用化學(xué)溶劑或顯影劑除去可溶部分(也就是暴露于光的部分)，在抗蝕劑層中留下對應(yīng)于掩模版上的透明圖案的孔。其圖案存在于透明區(qū)域中的掩模稱為暗場掩模。在除去半導(dǎo)體晶片未被光致抗蝕劑覆蓋的頂部部分后，除去剩余光致抗蝕劑，留下圖案化層?？商鎿Q地，通過采用例如無電極電鍍和電解電鍍的技術(shù)直接將一些類型的材料沉積到區(qū)域或空隙中來圖案化所述材料，其中所述區(qū)域或空隙通過先前的沉積/蝕刻工藝形成。在現(xiàn)有圖案上沉積材料的薄膜可能會放大下面的圖案并且引起不均勻的平面。需要均勻的平面來制造更小和更密集包裝的有源和無源部件。可以利用平面化從晶片的表面除去材料和制造均勻平面。平面化包括利用拋光墊拋光晶片的表面。在拋光期間，磨料和腐蝕性化學(xué)品被添加到晶片的表面。組合的磨料機(jī)械作用和化學(xué)品腐蝕作用除去了任何不規(guī)則的表面形貌(topography),產(chǎn)生均勻的平面。后端制造指的是將已完成的晶片切割或單體化成單個(gè)半導(dǎo)體管芯，并且然后封裝半導(dǎo)體管芯用于結(jié)構(gòu)支撐和環(huán)境隔離。為單體化半導(dǎo)體管芯，沿被叫做劃片街區(qū)或劃線的晶片非功能區(qū)域刻劃和斷開所述晶片。利用激光切割工具或鋸條來單體化晶片。在單體化之后，單個(gè)半導(dǎo)體管芯被安裝到封裝襯底，所述封裝襯底包括用來與其它系統(tǒng)部件互連的引腳或接觸焊盤。形成在半導(dǎo)體管芯上的接觸焊盤然后被連接到封裝內(nèi)的接觸焊盤。可以利用焊料凸塊、柱形凸塊(studbump)、導(dǎo)電膠、或線結(jié)合(wirebond)來制作電連接。密封劑或其它成型材料被沉積到封裝上以提供物理支撐和電隔離。已完成的封裝然后被插入電系統(tǒng)中并且半導(dǎo)體器件的功能可以用到其它系統(tǒng)部件。圖2示出具有芯片載體襯底或印刷電路板(PCB)52的電子器件50，所述芯片載體襯底或印刷電路板(PCB)52具有多個(gè)安裝在它的表面上的半導(dǎo)體封裝。電子器件50可以具有一種半導(dǎo)體封裝、或多種半導(dǎo)體封裝，這取決于應(yīng)用。為了說明的目的，在圖1中示出不同類型的半導(dǎo)體封裝。電子器件50可以是利用半導(dǎo)體封裝來執(zhí)行一個(gè)或多個(gè)電功能的獨(dú)立系統(tǒng)?？商鎿Q地，電子器件50可以是更大系統(tǒng)的子部件。例如，電子器件50可以是蜂窩式電話、個(gè)人數(shù)字助理(PDA)、數(shù)碼攝像機(jī)(DVC)或其它電子通信裝置的一部分?？商鎿Q地，電子器件50可以是能被插入計(jì)算機(jī)中的圖形卡、網(wǎng)絡(luò)接口卡、或其它信號處理卡。半導(dǎo)體封裝可以包括微處理器、存儲器、專用集成電路(ASIC)、邏輯電路、模擬電路、RF電路、分立器件、或其它半導(dǎo)體管芯或電部件。對于將被市場接受的這些產(chǎn)品而言，小型化和減輕重量是必需的。半導(dǎo)體器件之間的距離必須被減小以實(shí)現(xiàn)更高的密度。在圖2中，PCB52提供普通的襯底用于安裝在PCB上的半導(dǎo)體封裝的結(jié)構(gòu)支撐和電互連。利用蒸發(fā)、電解電鍍、無電極電鍍、絲網(wǎng)印刷、或其它合適的金屬沉積工藝將導(dǎo)電信號跡線54形成在PCB52的表面上或各層內(nèi)。信號跡線54提供半導(dǎo)體封裝、安裝的部件、以及其它外部系統(tǒng)部件中的每一個(gè)之間的電通信。跡線54也將電源和地連接提供給半導(dǎo)體封裝中的每一個(gè)。在一些實(shí)施例中，半導(dǎo)體器件具有兩個(gè)封裝級。第一級封裝是用來將半導(dǎo)體管芯以機(jī)械和電的方式附著到中間載體的技術(shù)。第二級封裝包括將所述中間載體以機(jī)械和電的方式附著到PCB。在其它實(shí)施例中，半導(dǎo)體器件可以僅具有第一級封裝，其中管芯被以機(jī)械和電的方式直接安裝到PCB。為了說明的目的，幾個(gè)類型的第一級封裝，包括結(jié)合線封裝56和倒裝芯片58，被示出在PCB52上。另外，幾個(gè)類型的第二級封裝，包括球柵陣列(BGA)60、凸塊芯片載體(BCC)62、雙列直插式封裝(DIP)64、岸面柵格陣列(landgridarray,LGA)66、多芯片模塊(MCM)68、四側(cè)無引腳扁平封裝(quadflatnon-leadedpackage,QFN)70、以及四側(cè)扁平封裝72被示出安裝在PCB52上。根據(jù)系統(tǒng)要求，利用第一和第二級封裝形式的任何組合配置的半導(dǎo)體封裝的任何組合、以及其它電子部件，可以被連接到PCB52。在一些實(shí)施例中，電子器件50包括單個(gè)附著的半導(dǎo)體封裝，雖然其它實(shí)施例要求多互連封裝。通過在單個(gè)襯底上組合一個(gè)或多個(gè)半導(dǎo)體封裝，制造商可以將預(yù)先制作的部件并入電子器件和系統(tǒng)中。因?yàn)樗霭雽?dǎo)體封裝包括復(fù)雜功能，所以可以利用不太貴的部件和流水線制造工藝來制造電子器件。所得到的器件較少可能失效并且制造花費(fèi)較少，對用戶而言導(dǎo)致更低的成本。圖3a_3c示出示范性半導(dǎo)體封裝。圖3a示出安裝在PCB52上的DIP64的更多細(xì)節(jié)。半導(dǎo)體管芯74包括包含模擬或數(shù)字電路的有源區(qū)，所述模擬或數(shù)字電路被實(shí)現(xiàn)為根據(jù)管芯的電設(shè)計(jì)形成在管芯內(nèi)并且被電互連的有源器件、無源器件、導(dǎo)電層、和介電層。例如，電路可以包括一個(gè)或多個(gè)晶體管、二極管、電感器、電容器、電阻器、以及形成在半導(dǎo)體管芯74的有源區(qū)內(nèi)的其它電路元件。接觸焊盤76是一層或多層的導(dǎo)電材料，例如鋁(AL)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、或銀(Ag)，并且電連接到形成在半導(dǎo)體管芯74內(nèi)的電路元件。在DIP64的組裝期間，利用金硅共晶層或粘附材料(例如熱的環(huán)氧或環(huán)氧樹脂)將半導(dǎo)體管芯74安裝到中間載體78。封裝體包括絕緣封裝材料，例如聚合物或陶瓷。導(dǎo)體引線80和結(jié)合線82在半導(dǎo)體管芯74和PCB52之間提供電互連。密封劑84被沉積在封裝上用于通過防止?jié)駳馀c粒子進(jìn)入所述封裝以及污染半導(dǎo)體管芯74或結(jié)合線82來進(jìn)行環(huán)境保護(hù)。圖3b示出安裝在PCB52上的BCC62的更多細(xì)節(jié)。半導(dǎo)體管芯88利用底層填充材料或環(huán)氧樹脂粘附材料92被安裝到載體90上。結(jié)合線94在接觸焊盤96和98之間提供第一級封裝互連。模塑料或密封劑100被沉積在半導(dǎo)體管芯88和結(jié)合線94上以為所述器件提供物理支撐和電隔離。接觸焊盤102利用諸如電解電鍍或無電極電鍍的合適的金屬沉積形成在PCB52的表面上以防止氧化。接觸焊盤102電連接到PCB52中的一個(gè)或多個(gè)導(dǎo)電信號跡線54。凸塊104被形成在BCC62的接觸焊盤98與PCB52的接觸焊盤102之間。在圖3c中，利用倒裝芯片型第一級封裝將半導(dǎo)體管芯58面朝下地安裝到中間載體106。半導(dǎo)體管芯58的有源區(qū)108包含模擬或數(shù)字電路，所述模擬或數(shù)字電路被實(shí)現(xiàn)為根據(jù)管芯的電設(shè)計(jì)形成的有源器件、無源器件、導(dǎo)電層、和介電層。例如，該電路可以包括一個(gè)或多個(gè)晶體管、二極管、電感器、電容器、電阻器、以及在有源區(qū)108內(nèi)的其它電路元件。半導(dǎo)體管芯58通過凸塊110被電連接和機(jī)械連接到載體106。BGA60利用凸塊112電連接和機(jī)械連接到具有BGA型第二級封裝的PCB52。半導(dǎo)體管芯58通過凸塊110、信號線114、以及凸塊112電連接到導(dǎo)電信號跡線54。模塑料或密封劑116被沉積在半導(dǎo)體管芯58和載體106上以為所述器件提供物理支撐和電隔離。倒裝芯片半導(dǎo)體器件提供從半導(dǎo)體管芯58上的有源器件到PCB52上的導(dǎo)電軌跡的短導(dǎo)電路徑以便減小信號傳播距離、降低電容、并且改善總的電路性能。在另一個(gè)實(shí)施例中，半導(dǎo)體管芯58可以在沒有中間載體106的情況下利用倒裝芯片型第一級封裝被以機(jī)械和電的方式直接連接到PCB52。相對于圖2和圖3a_3c，圖4a_4r示出形成具有扇出互連結(jié)構(gòu)的擴(kuò)展半導(dǎo)體器件以降低襯底的復(fù)雜性的過程。圖4a示出具有用于結(jié)構(gòu)支撐的基底襯底材料122(例如硅、鍺、砷化鎵、磷化銦、或碳化硅)的半導(dǎo)體晶片120。多個(gè)半導(dǎo)體管芯或部件124形成在晶片120上，被非有源的管芯間的晶片區(qū)域或劃片街區(qū)126分開，如上所述。劃片街區(qū)126提供切割區(qū)域以將半導(dǎo)體晶片120單體化成單個(gè)半導(dǎo)體管芯124。圖4b不出半導(dǎo)體晶片120的一部分的截面圖。每個(gè)半導(dǎo)體管芯124具有后表面128和有源表面130，所述有源表面130包含模擬或數(shù)字電路，所述模擬或數(shù)字電路被實(shí)現(xiàn)為根據(jù)管芯的電設(shè)計(jì)和功能形成在管芯內(nèi)并且電互連的有源器件、無源器件、導(dǎo)電層、和介電層。例如，該電路可以包括一個(gè)或多個(gè)晶體管、二極管、和形成在有源130內(nèi)的其它電路元件以實(shí)現(xiàn)模擬電路或數(shù)字電路，例如數(shù)字信號處理器(DSP)、ASIC、存儲器、或其它信號處理電路。半導(dǎo)體管芯124也可以包括集成無源器件(iro)，例如電感器、電容器、和電阻器，用于RF信號處理。每個(gè)半導(dǎo)體管芯124具有由其電功能(有源和無源部件的數(shù)目)和I/O要求確定的給定面積以提供到管芯的有源和無源部件的互連。半導(dǎo)體管芯124是具有從5.2X5.2mm2到25X25mm2的尺度的倒裝芯片型管芯。利用例如印刷、PVD、CVD、濺射、電解電鍍和無電極電鍍的圖案化和金屬沉積工藝形成導(dǎo)電層132。導(dǎo)電層132可以是一層或多層的Al、Cu、Sn、T1、N1、Au、Ag、或其它合適的導(dǎo)電材料，包括它們的合金。導(dǎo)電層132用作電連接到半導(dǎo)體晶片120的有源表面130上的電路的接觸焊盤。導(dǎo)電層132可以被設(shè)置成與半導(dǎo)體管芯124的邊緣相距第一距離，如圖4b中所示?？商鎿Q地，導(dǎo)電層132可以以多行偏移使得第一行接觸焊盤被設(shè)置成與管芯的邊緣相距第一距離，并且與第一行交替的第二行接觸焊盤被設(shè)置成與管芯的邊緣相距第二距離。在一個(gè)實(shí)施例中，導(dǎo)電層132可以具有圓形、矩形或其他合適的形狀。導(dǎo)電層132以給定的圖案被布局，所述給定的圖案具有由I/O要求確定的I/O密度和間距以提供到半導(dǎo)體管芯124的電部件的互連。半導(dǎo)體管芯124的尺寸由管芯的電功能和到管芯的有源和無源部件的互連所需的I/O確定。為了減小管芯尺寸并最大化每一晶片的管芯數(shù)目，一般根據(jù)制造工藝可實(shí)現(xiàn)的最小間距來布局導(dǎo)電層132。在一個(gè)實(shí)施例中，導(dǎo)電層132被布置成具有100-500Mm的間距的內(nèi)部網(wǎng)格。此外，一個(gè)或多個(gè)外部導(dǎo)電層行132被布置在該內(nèi)部網(wǎng)格周圍。外部導(dǎo)電層行132可以具有40-150Mm的間距。通過使用導(dǎo)電層132的制造工藝可實(shí)現(xiàn)的最小間距，半導(dǎo)體管芯124可以滿足管芯的有源和無源部件的I/O要求，同時(shí)最小化了管芯尺寸并獲得每一晶片120的最大管芯數(shù)目。在圖4c中，使用例如鋸條、噴水、或激光的切割工具134將半導(dǎo)體管芯124單體化。然后使用沿二維橫向方向移動(如圖4d中的箭頭138所示)的擴(kuò)開表(expansiontable)136將間隔擴(kuò)開并在半導(dǎo)體管芯之間創(chuàng)建較大的物理分離(被指定為外圍區(qū)域140)來分開被單體化的半導(dǎo)體管芯。圖4e是在擴(kuò)開表控制的容差內(nèi)在X軸和y軸(箭頭138)上移動基本相同的距離以增加外圍區(qū)域140的寬度和半導(dǎo)體管芯124之間的分離的擴(kuò)開表136的平面圖。例如，半導(dǎo)體管芯124之間的外圍區(qū)域140的擴(kuò)開后寬度可以從500Mm變化到1500Mfli0在另一個(gè)實(shí)施例中，從圖4c繼續(xù)，使用切割工具134經(jīng)由劃片街區(qū)126將半導(dǎo)體晶片120單體化成單個(gè)半導(dǎo)體管芯124。圖4f示出了包含犧牲基底材料的臨時(shí)襯底或者載體144，所述犧牲基底材料例如是硅、聚合物、氧化鈹或者用于結(jié)構(gòu)支撐的其它合適的低成本、剛性材料。界面層或者雙面膠帶146形成在載體144之上，作為臨時(shí)粘性結(jié)合膜或者刻蝕停止層。利用拾取和放置操作以有源表面130面向載體來將半導(dǎo)體管芯124定位并且安裝在界面層146和載體144上。特別地，半導(dǎo)體管芯124以被指定為外圍區(qū)域148的物理分離被放置在載體144上。在一個(gè)實(shí)施例中，外圍區(qū)域148的寬度從0.2mm變動到5.0mmD圖4g示出被安裝到載體144的半導(dǎo)體管芯124以說明重新配置的晶片或重構(gòu)晶片150的一部分。多個(gè)分立的電部件151可以被安裝到重構(gòu)晶片150，與半導(dǎo)體管芯124基本鄰近。分立的電部件151包括晶體管、二極管、電阻器、電容器、電感器、以及其他有源和無源器件。在圖4h中，利用衆(zhòng)料印刷(pasteprinting)、壓縮模塑、傳遞模塑、液體密封劑模塑、真空層壓、旋涂、或其它合適的施加器(applicator)，將密封劑或者模塑料152沉積在半導(dǎo)體管芯124和載體144之上以及外圍區(qū)域148之中。密封劑152可以是聚合物復(fù)合材料，例如具有填充物的環(huán)氧樹脂、具有填充物的環(huán)氧丙烯酸酯、或具有合適填充物的聚合物。密封劑152不導(dǎo)電并且在環(huán)境上保護(hù)半導(dǎo)體器件免受外部元件和污染物的影響。在另一個(gè)實(shí)施例中，使用PVD、CVD、印刷、旋涂、噴涂、絲網(wǎng)印刷或?qū)訅海诎雽?dǎo)體管芯124和載體144之上以及在外圍區(qū)域148之中形成絕緣或者介電材料152。絕緣層152包含一層或多層的二氧化硅(Si02)、氮化硅(Si3N4)、氮氧化硅(SiON)、五氧化二鉭(Ta205)、氧化招(A1203)、苯并環(huán)丁烯(benzocyclobutene,BCB)、聚酰亞胺(PI)、聚苯并惡唑(polybenzoxazoles,ΡΒ0)、聚合物、或者其它具有類似絕緣和結(jié)構(gòu)特性的材料。在圖4i中，可選地通過研磨器154除去密封劑152的一部分以平面化該密封劑并暴露半導(dǎo)體管芯124的后表面128。圖4j示出在背面研磨工藝之后的半導(dǎo)體管芯124，其中密封劑152設(shè)置在外圍區(qū)域148內(nèi)。圖4k示出重構(gòu)晶片150的平面圖，其中密封劑152設(shè)置在半導(dǎo)體管芯124周圍的外圍區(qū)域148內(nèi)。在圖4I中，通過化學(xué)腐蝕、機(jī)械剝離、CMP、機(jī)械研磨、熱烘焙、UV光、激光掃描、或濕法脫模來除去載體144和界面層146，以暴露密封劑152、有源表面130和導(dǎo)電層132。在除去載體144后密封劑152為半導(dǎo)體管芯124提供結(jié)構(gòu)支撐。在圖4m中，使用PVD、CVD、印刷、旋涂、噴涂、絲網(wǎng)印刷或?qū)訅海诿芊鈩?52和半導(dǎo)體管芯124上形成絕緣或者鈍化層156。絕緣層156包含一層或多層的Si02、Si3N4,Si0N、Ta205、Al203、BCB、P1、PB0、或者其它具有類似絕緣和結(jié)構(gòu)特性的材料。通過利用圖案化光致抗蝕劑層(未示出)的蝕刻工藝來除去絕緣層156的一部分以暴露導(dǎo)電層132?？商鎿Q地，通過利用激光器158的激光直接燒蝕(LDA)除去絕緣層156的一部分以暴露導(dǎo)電層132。在圖4n中，使用圖案化利用PVD、CVD、濺射、電解電鍍、無電極電鍍工藝、或者其它合適的金屬沉積工藝，在絕緣層156和導(dǎo)電層132上形成導(dǎo)電層160。導(dǎo)電層160可以是一層或多層的Al、Cu、Sn、N1、Au、Ag或其它合適的導(dǎo)電材料,包括它們的合金。導(dǎo)電層160的一部分沿絕緣層156且平行于半導(dǎo)體管芯124的有源表面130水平地延伸，以橫向再分配至導(dǎo)電層132的電互連。導(dǎo)電層160用作半導(dǎo)體管芯124的電信號的扇出再分配層(RDL)。導(dǎo)電層160的一部分電連接到導(dǎo)電層132。根據(jù)半導(dǎo)體管芯124的連通性，導(dǎo)電層160的其它部分共電或電隔離。在圖4o中，使用PVD、CVD、印刷、旋涂、噴涂、絲網(wǎng)印刷或?qū)訅海诮^緣層156和導(dǎo)電層160上形成絕緣或者鈍化層162。絕緣層162可以是一層或多層的Si02、Si3N4,SiON、Ta205、Al203、BCB、P1、PB0、或者其它具有類似絕緣和結(jié)構(gòu)特性的材料。通過利用圖案化光致抗蝕劑層的蝕刻工藝除去絕緣層162的一部分以暴露導(dǎo)電層160?？商鎿Q地，通過使用激光器164的LDA除去絕緣層162的一部分以暴露導(dǎo)電層160。在圖4p中，使用圖案化利用PVD、CVD、濺射、電解電鍍、無電極電鍍工藝、或者其它合適的金屬沉積工藝，在絕緣層162和導(dǎo)電層160上形成導(dǎo)電層166。導(dǎo)電層166可以是一層或多層的Al、Cu、Sn、N1、Au、Ag或其它合適的導(dǎo)電材料，包括它們的合金。在一個(gè)實(shí)施例中，導(dǎo)電層166是多金屬堆疊UBM層，具有電連接到導(dǎo)電層160的粘附層、阻擋層、以及種子或潤濕層。粘附層形成在絕緣層162上并且可以是鈦(Ti)、氮化鈦(TiN)、鎢化鈦(TiW)、Al、或鉻(Cr)。阻擋層形成在粘附層上并且可以是N1、鎳釩(NiV)、鉬(Pt)、鈀(Pd)、TiW、或鉻銅(CrCu)。阻擋層展示Cu擴(kuò)散到管芯的有源區(qū)中。種子層形成在阻擋層上并且可以是Cu、N1、NiV、Au、或Al。在圖4q中，使用蒸發(fā)、電解電鍍、無電極電鍍、球滴或絲網(wǎng)印刷工藝，在UBM層166上沉積導(dǎo)電凸塊材料。凸塊材料可以是Al、Sn、N1、Au、Ag、Pb、B1、Cu、焊料，及其組合，以及它們的合金，帶有可選的焊劑溶液。例如，凸塊材料可以是共晶Sn/Pb、高鉛焊料、或無鉛焊料。利用合適的附著或結(jié)合工藝將凸塊材料結(jié)合到UBM層166。在一個(gè)實(shí)施例中，通過將凸塊材料加熱到它的熔點(diǎn)以上，所述凸塊材料回流以形成球或凸塊168。在一些應(yīng)用中，凸塊168被二次回流以改善到UBM層166的電接觸。凸塊168也可以被壓縮結(jié)合到UBM層166。凸塊168表示一種可以形成在UBM層166上的互連結(jié)構(gòu)。所述互連結(jié)構(gòu)也可以使用柱形凸塊、微凸塊、或其它電互連。絕緣層156和162、導(dǎo)電層160和166、和凸塊168的組合構(gòu)成形成在半導(dǎo)體管芯124和密封劑152上的扇出互連結(jié)構(gòu)170?？梢栽谏瘸龌ミB結(jié)構(gòu)170中形成附加絕緣層和導(dǎo)電層以互連至半導(dǎo)體管芯124?；ミB結(jié)構(gòu)170的配合表面具有小于半導(dǎo)體管芯124上的導(dǎo)電層132的I/O密度的I/O密度。在圖4r中，使用鋸條或激光切割工具172，通過密封劑152和扇出互連結(jié)構(gòu)170，將重構(gòu)晶片150單體化成單個(gè)扇出擴(kuò)展半導(dǎo)體器件174。圖5示出了單體化后的具有扇出互連結(jié)構(gòu)170的擴(kuò)展半導(dǎo)體器件174。半導(dǎo)體管芯124的導(dǎo)電層132電連接到導(dǎo)電層160和166以及凸塊168。由于設(shè)置在外圍區(qū)域148中的密封劑152，擴(kuò)展半導(dǎo)體器件174大于半導(dǎo)體管芯124。在一個(gè)實(shí)施例中，擴(kuò)展半導(dǎo)體器件174，包括半導(dǎo)體管芯124和形成在外圍區(qū)域148周圍的密封劑152，是6.0X6.0mm2,給定5.2X5.2mm2的半導(dǎo)體管芯。在其他實(shí)施例中，擴(kuò)展半導(dǎo)體器件174可以高達(dá)50X50mm2ο圖6a示出具有位于襯底176上的扇出互連結(jié)構(gòu)170的擴(kuò)展半導(dǎo)體器件174，其中凸塊168與形成在襯底上的導(dǎo)電層178對準(zhǔn)。導(dǎo)電層178包括用于通過襯底176的電互連的接觸焊盤或跡線。圖6b示出具有用冶金的方法并且電連接到導(dǎo)電層178的凸塊168的擴(kuò)展半導(dǎo)體器件174。導(dǎo)電層178的I/O密度等于互連結(jié)構(gòu)170的I/O密度或者與互連結(jié)構(gòu)170的I/O密度一致。圖7示出具有用冶金的方法并且電連接到導(dǎo)電層178的凸塊168和扇出互連結(jié)構(gòu)170的兩個(gè)并排的擴(kuò)展半導(dǎo)體器件174。在襯底176上的并排的擴(kuò)展半導(dǎo)體器件174提供對2.插入器集成的替換。圖8示出具有用冶金的方法并且電連接到襯底176的導(dǎo)電層178的凸塊168和扇出互連結(jié)構(gòu)170的一個(gè)擴(kuò)展半導(dǎo)體器件174中的兩個(gè)并排的半導(dǎo)體管芯124。作為具有扇出互連結(jié)構(gòu)170的擴(kuò)展半導(dǎo)體器件174的特征，與用于導(dǎo)電層132的制造工藝可實(shí)現(xiàn)的最小間距相比，利用松弛的布局設(shè)計(jì)規(guī)則來設(shè)置凸塊168。也就是，形成在扇出互連結(jié)構(gòu)170上的凸塊168被散開以具有比制造工藝可實(shí)現(xiàn)的最大I/O密度小的I/O密度以及具有比制造工藝可實(shí)現(xiàn)的最小間距大的間距。在一個(gè)實(shí)施例中，以160Mm的間距設(shè)置凸塊168。凸塊168具有與導(dǎo)電層132相同的I/O數(shù)，但是具有較小的I/O密度，以便為半導(dǎo)體管芯124上的有源和無源部件提供互連。凸塊168的較小的I/O密度和較大的間距降低了襯底176的布局要求。換句話說，襯底176的導(dǎo)電層178不必滿足導(dǎo)電層132的制造工藝設(shè)計(jì)規(guī)則可實(shí)現(xiàn)的最小間距。在與用于扇出互連結(jié)構(gòu)170內(nèi)的導(dǎo)電層160和凸塊168相同的松弛布局設(shè)計(jì)規(guī)則下或者在與用于扇出互連結(jié)構(gòu)170內(nèi)的導(dǎo)電層160和凸塊168—致的布局設(shè)計(jì)規(guī)則下可以以較大的間距來設(shè)置導(dǎo)電層178。在一個(gè)實(shí)施例中，導(dǎo)電層178具有160Mffl的間距。通過提供襯底上的導(dǎo)電層的布局的設(shè)計(jì)靈活性，在扇出互連結(jié)構(gòu)170的情況下可實(shí)現(xiàn)的、用于襯底176上的導(dǎo)電層178的松弛的布局設(shè)計(jì)規(guī)則減小了襯底的I/O密度并簡化了襯底的布線。擴(kuò)展半導(dǎo)體器件174的優(yōu)點(diǎn)之一是較低的成本。在許多半導(dǎo)體制造工藝中，形成凸塊結(jié)構(gòu)的成本是總費(fèi)用的大約15%。襯底的成本是總費(fèi)用的大約60%并且組裝是總費(fèi)用的大約25%。襯底成本的相當(dāng)大的一部分受半導(dǎo)體封裝的I/O密度和相關(guān)聯(lián)的跡線間距要求驅(qū)動。盡管具有扇出互連結(jié)構(gòu)170的擴(kuò)展半導(dǎo)體器件174的形成(參見圖4a-4r)可能給制造工藝增加了一些成本，但是對于使用具有扇出互連結(jié)構(gòu)170的擴(kuò)展半導(dǎo)體器件174連同具有較大跡線間距的襯底176的節(jié)省是顯著的。例如，具有較大跡線間距的襯底176的成本小于與如圖4b中所述的導(dǎo)電層132的制造工藝設(shè)計(jì)規(guī)則可實(shí)現(xiàn)的最小間距兼容的襯底的成本的一半。利用具有較大跡線間距的襯底176獲得的節(jié)省遠(yuǎn)遠(yuǎn)超過形成擴(kuò)展半導(dǎo)體器件174的可能的附加成本。此外，用于具有較大間距的襯底176的松弛的布局設(shè)計(jì)規(guī)則在放置接觸焊盤和跡線178的過程中提供了較大的靈活性。具有扇出互連結(jié)構(gòu)170的擴(kuò)展半導(dǎo)體器件174允許許多不同的半導(dǎo)體管芯124與公共襯底176—起使用，每個(gè)半導(dǎo)體管芯具有不同的I/O布局和密度。扇出互連結(jié)構(gòu)170將基本上所有的半導(dǎo)體管芯124的I/O布局和密度轉(zhuǎn)變成用于到襯底176的導(dǎo)電層178的互連的公共且均勻的I/O布局和密度。例如，第一半導(dǎo)體管芯124可以具有給定的I/O布局和密度。扇出互連結(jié)構(gòu)170轉(zhuǎn)變用于到襯底176的導(dǎo)電層178的互連的第一管芯的I/O布局和密度。第二半導(dǎo)體管芯124可以具有較高的I/O布局和密度。扇出互連結(jié)構(gòu)170轉(zhuǎn)變用于到與第一管芯相同的襯底176的導(dǎo)電層178的互連的第二管芯的較高I/O布局和密度。因此，扇出互連結(jié)構(gòu)170將不同半導(dǎo)體管芯的I/O布局和密度轉(zhuǎn)變成襯底176的公共且均勻的I/O布局和密度。公共襯底的使用降低了成本。擴(kuò)展半導(dǎo)體器件174包含半導(dǎo)體材料(例如硅)和密封劑材料(例如環(huán)氧樹脂)，其展示出低模量和高熱膨脹系數(shù)(CTE)的復(fù)合特性。擴(kuò)展半導(dǎo)體器件174的復(fù)合CTE與襯底176的CTE匹配，或者與只有半導(dǎo)體材料相比與襯底176的CTE更接近地配合(align)。因此，擴(kuò)展半導(dǎo)體器件174以及擴(kuò)展半導(dǎo)體器件174和襯底176之間的電互連在熱循環(huán)期間經(jīng)受較小的應(yīng)力。擴(kuò)展半導(dǎo)體器件174的另一個(gè)優(yōu)點(diǎn)是分立的電部件151可以被放置成與半導(dǎo)體管芯124基本上鄰近，同時(shí)保持充足的分離以使由于形成在外圍區(qū)域148中的密封劑152導(dǎo)致的寄生阻抗的影響無效。相對于圖2和圖3a_3c,圖9a_9d不出形成具有導(dǎo)電柱和扇出互連結(jié)構(gòu)的擴(kuò)展半導(dǎo)體器件以減小襯底的復(fù)雜性。從圖4ο繼續(xù)，使用印刷、旋涂或噴涂在絕緣層162和導(dǎo)電層160上形成圖案化或光致抗蝕劑層190，如圖9a所示。在利用絕緣層用于圖案化的一些實(shí)施例中，該絕緣層可以包括一層或多層的Si02、Si3N4、SiON、Ta205、Al2O3、或者其它具有類似結(jié)構(gòu)特性的材料。通過蝕刻工藝除去光致抗蝕劑層190的一部分以形成向下延伸到導(dǎo)電層160并暴露導(dǎo)電層160的通孔192。可替換地，通過使用激光器194的LDA形成通孔192。在圖9b中，使用例如印刷、濺射、電解電鍍和無電極電鍍的圖案化和金屬沉積工藝將導(dǎo)電材料沉積到導(dǎo)電層160上的通孔192中以形成導(dǎo)電柱196。導(dǎo)電材料可以是一層或多層的Al、Cu、Sn、T1、N1、Au、Ag、W、或其它合適的導(dǎo)電材料，包括它們的合金。導(dǎo)電柱196電連接到導(dǎo)電層160。在圖9c中，通過化學(xué)剝離工藝除去光致抗蝕劑層190的剩余部分以暴露絕緣層162和導(dǎo)電柱196的一部分。在一個(gè)實(shí)施例中，導(dǎo)電柱196的高度是20-45Mm。在圖9d中，使用蒸發(fā)、電解電鍍、無電極電鍍、球滴或絲網(wǎng)印刷工藝，在導(dǎo)電柱196上沉積導(dǎo)電凸塊材料。凸塊材料可以是Al、Sn、N1、Au、Ag、Pb、B1、Cu、焊料，及其組合，以及它們的合金，帶有可選的焊劑溶液。例如，凸塊材料可以是共晶Sn/Pb、高鉛焊料、或無鉛焊料。凸塊材料可以形成在導(dǎo)電柱196上。可替換地，可以利用合適的附著或結(jié)合工藝將凸塊材料結(jié)合到導(dǎo)電柱196。在一個(gè)實(shí)施例中，通過將導(dǎo)電凸塊材料加熱到它的熔點(diǎn)以上，所述導(dǎo)電凸塊材料回流以形成球或凸塊198。在一些應(yīng)用中，凸塊198被二次回流以改善到導(dǎo)電柱196的電接觸?？梢酝ㄟ^其他制造工藝形成導(dǎo)電柱196和凸塊198。例如,不熔的導(dǎo)電柱196,例如銅，可以形成在導(dǎo)電層132或?qū)щ妼?60上?？扇鄣耐箟K198形成在不熔的導(dǎo)電柱196上而不需要絕緣材料來禁止可熔材料向下流到導(dǎo)電柱。絕緣層156和162、導(dǎo)電層160、導(dǎo)電柱196、和凸塊198的組合構(gòu)成形成在半導(dǎo)體管芯124和密封劑152上的扇出互連結(jié)構(gòu)200。可以在扇出互連結(jié)構(gòu)200中形成附加絕緣層和RDL以互連至半導(dǎo)體管芯124?；ミB結(jié)構(gòu)200的配合表面具有小于半導(dǎo)體管芯124上的導(dǎo)電層132的I/O密度的I/O密度。使用鋸條或激光切割工具202，通過密封劑152和扇出互連結(jié)構(gòu)200，將重構(gòu)晶片單體化成具有扇出互連結(jié)構(gòu)200的單個(gè)擴(kuò)展半導(dǎo)體器件204。圖10示出單體化后的具有扇出互連結(jié)構(gòu)200的擴(kuò)展半導(dǎo)體器件204。半導(dǎo)體管芯124的導(dǎo)電層132電連接到導(dǎo)電層160、導(dǎo)電柱196、以及凸塊198。由于設(shè)置在外圍區(qū)域148中的密封劑152，擴(kuò)展半導(dǎo)體器件204大于半導(dǎo)體管芯124。在一個(gè)實(shí)施例中，擴(kuò)展半導(dǎo)體器件204是6.0X6.0mm2，給定5.2X5.2mm2的半導(dǎo)體管芯。在其他實(shí)施例中，擴(kuò)展半導(dǎo)體器件204可以高達(dá)50X50mm2。圖1la示出具有位于襯底206上的扇出互連結(jié)構(gòu)200的擴(kuò)展半導(dǎo)體器件204，其中凸塊198與形成在襯底上的導(dǎo)電層208對準(zhǔn)。導(dǎo)電層208包括用于通過襯底206的電互連的接觸焊盤和跡線。圖1lb示出利用用冶金的方法并且電連接到導(dǎo)電層208的凸塊被安裝到襯底206的擴(kuò)展半導(dǎo)體器件204。導(dǎo)電層208的I/O密度等于互連結(jié)構(gòu)200的I/O密度或者與互連結(jié)構(gòu)200的I/O密度一致。圖12示出具有用冶金的方法并且電連接到導(dǎo)電層178的凸塊168的兩個(gè)并排的擴(kuò)展半導(dǎo)體器件204。在襯底176上的并排的擴(kuò)展半導(dǎo)體器件174提供對2.5D插入器集成的替換。圖13示出具有用冶金的方法并且電連接到襯底176的導(dǎo)電層178的凸塊198和扇出互連結(jié)構(gòu)200的一個(gè)擴(kuò)展半導(dǎo)體器件204中的兩個(gè)并排的半導(dǎo)體管芯124。作為具有扇出互連結(jié)構(gòu)200的擴(kuò)展半導(dǎo)體器件204的特征，與用于導(dǎo)電層132的制造工藝可實(shí)現(xiàn)的最小間距相比，利用松弛的布局設(shè)計(jì)規(guī)則來設(shè)置凸塊208。也就是，形成在扇出互連結(jié)構(gòu)200上的凸塊208被散開以具有比制造工藝可實(shí)現(xiàn)的最大I/O密度小的I/O密度以及具有比制造工藝可實(shí)現(xiàn)的最小間距大的間距。在一個(gè)實(shí)施例中，以160Mm的間距設(shè)置凸塊208。凸塊208具有與導(dǎo)電層132相同的I/O數(shù)，但是具有較小的I/O密度，以便為半導(dǎo)體管芯124上的有源和無源部件提供互連。凸塊208的較小的I/O密度和較大的間距降低了襯底206的布局要求。換句話說，襯底206的導(dǎo)電層208不必滿足導(dǎo)電層132的制造工藝設(shè)計(jì)規(guī)則可實(shí)現(xiàn)的最小間距。在與用于扇出互連結(jié)構(gòu)200內(nèi)的導(dǎo)電層160和凸塊208相同的松弛布局設(shè)計(jì)規(guī)則下或者在與用于扇出互連結(jié)構(gòu)200內(nèi)的導(dǎo)電層160和凸塊208—致的布局設(shè)計(jì)規(guī)則下可以以較大的間距來設(shè)置導(dǎo)電層208。在一個(gè)實(shí)施例中，導(dǎo)電層208具有160Mffl的間距。通過提供襯底上的導(dǎo)電層的布局的設(shè)計(jì)靈活性，在扇出互連結(jié)構(gòu)200的情況下可實(shí)現(xiàn)的、用于襯底206上的導(dǎo)電層208的松弛的布局設(shè)計(jì)規(guī)則減小了襯底的I/o密度并簡化了襯底的布線。擴(kuò)展半導(dǎo)體器件204的優(yōu)點(diǎn)之一是較低的成本。在許多半導(dǎo)體制造工藝中，形成凸塊結(jié)構(gòu)的成本是總費(fèi)用的大約15%。襯底的成本是總費(fèi)用的大約60%并且組裝是總費(fèi)用的大約25%。襯底成本的相當(dāng)大的一部分受半導(dǎo)體封裝的I/O密度和相關(guān)聯(lián)的跡線間距要求驅(qū)動。盡管具有扇出互連結(jié)構(gòu)200的擴(kuò)展半導(dǎo)體器件204的形成可能給制造工藝增加了一些成本，但是對于使用具有扇出互連結(jié)構(gòu)200的擴(kuò)展半導(dǎo)體器件204連同具有較大跡線間距的襯底206的節(jié)省是顯著的。例如，具有較大跡線間距的襯底206的成本小于與如圖4b中所述的導(dǎo)電層132的制造工藝設(shè)計(jì)規(guī)則可實(shí)現(xiàn)的最小間距兼容的襯底的成本的一半。利用具有較大跡線間距的襯底206獲得的節(jié)省遠(yuǎn)遠(yuǎn)超過形成擴(kuò)展半導(dǎo)體器件204的可能的附加成本。此外，用于具有較大間距的襯底206的松弛的布局設(shè)計(jì)規(guī)則在放置接觸焊盤和跡線208的過程中提供了較大的靈活性。具有扇出互連結(jié)構(gòu)200的擴(kuò)展半導(dǎo)體器件204允許許多不同的半導(dǎo)體管芯124與公共襯底206—起使用，每個(gè)半導(dǎo)體管芯具有不同的I/O布局和密度。扇出互連結(jié)構(gòu)200將基本上任何半導(dǎo)體管芯124的I/O布局和密度轉(zhuǎn)變成用于到襯底206的導(dǎo)電層208的互連的公共且均勻的I/O布局和密度。例如，第一半導(dǎo)體管芯124可以具有給定的I/O布局和密度。扇出互連結(jié)構(gòu)200轉(zhuǎn)變用于到襯底206的導(dǎo)電層208的互連的第一管芯的I/O布局和密度。第二半導(dǎo)體管芯124可以具有較高的I/O布局和密度。扇出互連結(jié)構(gòu)200轉(zhuǎn)變用于到與第一管芯相同的襯底206的導(dǎo)電層208的互連的第二管芯的較高I/O布局和密度。因此，扇出互連結(jié)構(gòu)200將不同半導(dǎo)體管芯的I/O布局和密度轉(zhuǎn)變成襯底206的公共且均勻的I/O布局和密度。公共襯底的使用降低了成本。擴(kuò)展半導(dǎo)體器件204包含半導(dǎo)體材料(例如硅)和密封劑材料(例如環(huán)氧樹脂)，其展示出低模量和高熱膨脹系數(shù)(CTE)的復(fù)合特性。擴(kuò)展半導(dǎo)體器件204的復(fù)合CTE與襯底206的CTE匹配，或者與只有半導(dǎo)體材料相比與襯底206的CTE更接近地配合。因此，擴(kuò)展半導(dǎo)體器件204以及擴(kuò)展半導(dǎo)體器件204和襯底206之間的電互連在熱循環(huán)期間經(jīng)受較小的應(yīng)力。擴(kuò)展半導(dǎo)體器件204的另一個(gè)優(yōu)點(diǎn)是分立的電部件151可以被放置成與半導(dǎo)體管芯124基本上鄰近，同時(shí)保持充足的分離以使由于形成在外圍區(qū)域148中的密封劑152導(dǎo)致的寄生阻抗的影響無效。圖14示出沉積在半導(dǎo)體管芯124的后表面128上的熱界面材料(Μ)210。TIM210是熱環(huán)氧、熱環(huán)氧樹脂、或熱導(dǎo)電膏。熱沉或散熱器212被安裝到TIM210和密封劑152或者被形成在TM210和密封劑152上。散熱器212可以是Cu、Al或其他具有高熱導(dǎo)率的材料。散熱器212和Μ210形成導(dǎo)熱路徑，其散發(fā)和消散由半導(dǎo)體管芯124的高頻電子部件產(chǎn)生的熱，并提高擴(kuò)展半導(dǎo)體器件204的熱性能。熱從散熱器204被快速消散。在上述實(shí)例的每一個(gè)中，扇出比存在于半導(dǎo)體管芯和襯底之間。層級的扇出比是第一器件的I/o密度(每單位面積的I/O)比電連接到第一器件的第二器件的I/O密度。在圖6a-6b和Ila-1lb中，扇出比是半導(dǎo)體管芯124的I/O密度比襯底176或206的I/O密度。在一個(gè)實(shí)施例中，半導(dǎo)體管芯124的I/O密度是每mm230個(gè)1/0，并且襯底176的I/O密度是每mm210個(gè)1/0，得到扇出比為30/10=3。作為在擴(kuò)展半導(dǎo)體器件174和204中具體實(shí)施的一般原則，I/O密度轉(zhuǎn)換結(jié)構(gòu)位于較高I/o層級(半導(dǎo)體管芯124)和較低I/O層級(襯底176或206)之間以有效地向下轉(zhuǎn)換I/O密度以便簡化較低I/O層級的布局要求。通常，層級的扇出比(FR)可以在等式(I)中被定義如下:FR=(輸入I/O密度)/(輸出I/O密度)(I)=P2*(N/d2)其中:d=管芯尺寸P=封裝間距N=管芯上的非冗余I/O的數(shù)目。圖15示出電連接到I/O密度轉(zhuǎn)換結(jié)構(gòu)222(例如扇出互連結(jié)構(gòu)150或170)的較高I/o密度層級220(例如半導(dǎo)體管芯124)。I/O密度轉(zhuǎn)換結(jié)構(gòu)222電連接到較低I/O層級224，例如襯底176或206。I/O密度轉(zhuǎn)換可以應(yīng)用于半導(dǎo)體制造的任何級。例如，較高I/O密度層級220可以是襯底176或206，并且較低I/O密度層級224可以是PCB，參見圖2。當(dāng)扇出比超過10時(shí)，例如對于硅管芯，布局和互連規(guī)則變得經(jīng)濟(jì)效率低下。對于大多數(shù)半導(dǎo)體層級來說在2和10之間的扇出比被認(rèn)為是經(jīng)濟(jì)的。在一個(gè)實(shí)施例中，襯底176或206的I/O密度是每mm210個(gè)1/0，并且PCB的I/O密度是每mm24個(gè)1/0，得到扇出比為10/4=5。I/O密度轉(zhuǎn)換結(jié)構(gòu)222使PCB導(dǎo)電層的布局設(shè)計(jì)規(guī)則松弛以減小較低I/O密度層級223的I/O密度并簡化較低I/O密度層級223的布線以降低成本。圖16a示出具有位于上方用于安裝到襯底176的扇出互連結(jié)構(gòu)170的擴(kuò)展半導(dǎo)體器件174。具有凸塊226的襯底176位于上方用于安裝到PCB50。圖16b示出被安裝到襯底176的半導(dǎo)體器件174和被安裝到PCB50的襯底176。半導(dǎo)體管芯124的較高I/O密度通過扇出互連結(jié)構(gòu)170被轉(zhuǎn)變?yōu)橐r底176的較低I/O密度。同樣地，襯底176可以將其I/O密度轉(zhuǎn)變?yōu)镻CB50的較低I/O密度。在每一種情況下，每個(gè)層級之間的I/O密度轉(zhuǎn)換結(jié)構(gòu)使較低層級導(dǎo)電層的布局設(shè)計(jì)規(guī)則松弛以減小較低I/O密度層級的I/O密度并簡化較低I/O密度層級的布線以降低成本。雖然已經(jīng)詳細(xì)說明本發(fā)明的一個(gè)或多個(gè)實(shí)施例，但是本領(lǐng)域技術(shù)人員將理解的是，在不脫離由下列權(quán)利要求所闡述的本發(fā)明的范圍的情況下可以對那些實(shí)施例進(jìn)行修改和改編。權(quán)利要求1.一種制作擴(kuò)展半導(dǎo)體器件的方法，包括:提供具有多個(gè)半導(dǎo)體管芯的半導(dǎo)體晶片，所述多個(gè)半導(dǎo)體管芯具有形成在半導(dǎo)體管芯的表面上的多個(gè)接觸焊盤；將半導(dǎo)體管芯分開以形成圍繞半導(dǎo)體管芯的外圍區(qū)域；在圍繞半導(dǎo)體管芯的外圍區(qū)域中沉積絕緣材料；在半導(dǎo)體管芯和絕緣材料上方形成互連結(jié)構(gòu)，該互連結(jié)構(gòu)具有小于半導(dǎo)體管芯上的接觸焊盤的輸入/輸出(I/O)密度的I/O密度；提供具有與互連結(jié)構(gòu)的I/o密度一致的I/O密度的襯底；以及利用將半導(dǎo)體管芯的接觸焊盤電連接到襯底的第一導(dǎo)電層的互連結(jié)構(gòu)將半導(dǎo)體管芯安裝到襯底。2.根據(jù)權(quán)利要求1所述的方法，其中形成互連結(jié)構(gòu)包括:在半導(dǎo)體管芯和外圍區(qū)域中的絕緣材料上方形成第一絕緣層；在第一絕緣層和半導(dǎo)體管芯的接觸焊盤上方形成第二導(dǎo)電層；以及在第二導(dǎo)電層上方形成第二絕緣層。3.根據(jù)權(quán)利要求2所述的方法，其中形成互連結(jié)構(gòu)進(jìn)一步包括在第二導(dǎo)電層上方形成多個(gè)導(dǎo)電柱。4.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括在外圍區(qū)域中與半導(dǎo)體管芯鄰近地設(shè)置分立的電部件。5.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括將均具有互連結(jié)構(gòu)的多個(gè)半導(dǎo)體管芯安裝在襯底上。6.一種制作擴(kuò)展半導(dǎo)體器件的方法，包括:提供具有第一I/O密度的第一層級器件；在第一層級器件上方形成輸入/輸出(I/O)密度轉(zhuǎn)換結(jié)構(gòu)；提供具有小于第一I/O密度的第二I/O密度的第二層級器件；以及利用將第一層級器件電連接到第二層級器件的I/o密度轉(zhuǎn)換結(jié)構(gòu)將第一層級器件安裝到第二層級器件。7.根據(jù)權(quán)利要求6所述的方法，其中第一層級器件包括提供半導(dǎo)體管芯，該半導(dǎo)體管芯具有以第一I/o密度形成在半導(dǎo)體管芯的表面上的多個(gè)接觸焊盤。8.根據(jù)權(quán)利要求7所述的方法，其中形成I/O密度轉(zhuǎn)換結(jié)構(gòu)包括:在圍繞半導(dǎo)體管芯的外圍區(qū)域中沉積絕緣材料；以及在半導(dǎo)體管芯和絕緣材料上方形成互連結(jié)構(gòu)，該互連結(jié)構(gòu)具有小于半導(dǎo)體管芯上的接觸焊盤的密度的輸出密度。9.根據(jù)權(quán)利要求8所述的方法，其中形成互連結(jié)構(gòu)進(jìn)一步包括:在該互連結(jié)構(gòu)上方形成多個(gè)導(dǎo)電柱；以及在所述導(dǎo)電柱上方形成多個(gè)凸塊。10.根據(jù)權(quán)利要求8所述的方法，其中第二層級器件包括提供具有導(dǎo)電層的襯底，該襯底具有小于半導(dǎo)體管芯上的接觸焊盤的I/o密度的I/O密度。11.根據(jù)權(quán)利要求10所述的方法，其中將第一層級器件安裝到第二層級器件包括利用將半導(dǎo)體管芯的接觸焊盤電連接到襯底的導(dǎo)電層的互連結(jié)構(gòu)將半導(dǎo)體管芯安裝到襯底。12.根據(jù)權(quán)利要求8所述的方法，進(jìn)一步包括將均具有互連結(jié)構(gòu)的多個(gè)半導(dǎo)體管芯安裝在襯底上。13.一種擴(kuò)展半導(dǎo)體器件，包括:半導(dǎo)體管芯，該半導(dǎo)體管芯具有形成在該半導(dǎo)體管芯的表面上的多個(gè)接觸焊盤；絕緣材料，其被沉積在圍繞半導(dǎo)體管芯的外圍區(qū)域中；互連結(jié)構(gòu)，其被形成在半導(dǎo)體管芯和絕緣材料上方，該互連結(jié)構(gòu)具有小于半導(dǎo)體管芯上的接觸焊盤的輸入/輸出(I/o)密度的I/O密度。14.根據(jù)權(quán)利要求13所述的擴(kuò)展半導(dǎo)體器件，進(jìn)一步包括具有與互連結(jié)構(gòu)的I/O密度一致的I/O密度的襯底，其中半導(dǎo)體管芯利用將半導(dǎo)體管芯的接觸焊盤電連接到襯底的導(dǎo)電層的互連結(jié)構(gòu)被安裝到襯底。15.根據(jù)權(quán)利要求13所述的方法，其中互連結(jié)構(gòu)包括:形成在半導(dǎo)體管芯和外圍區(qū)域中的絕緣材料上方的第一絕緣層；形成在第一絕緣層和半導(dǎo)體管芯的接觸焊盤上方的導(dǎo)電層；以及形成在導(dǎo)電層上方的第二絕緣層。16.根據(jù)權(quán)利要求15所述的方法，其中互連結(jié)構(gòu)進(jìn)一步包括形成在導(dǎo)電層上方的多個(gè)導(dǎo)電柱。17.根據(jù)權(quán)利要求13所述的方法，進(jìn)一步包括均具有互連結(jié)構(gòu)的被安裝在襯底上的多個(gè)半導(dǎo)體管芯。全文摘要本發(fā)明涉及半導(dǎo)體器件及其制作方法。一種半導(dǎo)體器件具有帶有多個(gè)半導(dǎo)體管芯的半導(dǎo)體晶片。接觸焊盤形成在半導(dǎo)體管芯的表面上。半導(dǎo)體管芯被分離以形成圍繞半導(dǎo)體管芯的外圍區(qū)域。密封劑或絕緣材料被沉積在圍繞半導(dǎo)體管芯的外圍區(qū)域中?；ミB結(jié)構(gòu)形成在半導(dǎo)體管芯和絕緣材料上方?；ミB結(jié)構(gòu)具有小于半導(dǎo)體管芯上的接觸焊盤的I/O密度的I/O密度。襯底具有與互連結(jié)構(gòu)的I/O密度一致的I/O密度。半導(dǎo)體管芯利用將半導(dǎo)體管芯的接觸焊盤電連接到襯底的第一導(dǎo)電層的互連結(jié)構(gòu)被安裝到襯底。均具有互連結(jié)構(gòu)的多個(gè)半導(dǎo)體管芯可以被安裝到襯底上。文檔編號H01L21/768GK103178047SQ20121048084公開日2013年6月26日申請日期2012年11月23日優(yōu)先權(quán)日2011年12月23日發(fā)明者R.D.彭德塞申請人:新科金朋有限公司