一種半導(dǎo)體器件的制造方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括：提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上依次形成一蝕刻停止層、一層間介電層、一第一覆蓋層、一第一硬掩膜層和一第二硬掩膜層；在所述第二硬掩膜層中形成第一圖形；在所述第一圖形下方的第一硬掩膜層中形成第二圖形且在所述第二硬掩膜層中形成第三圖形；在所述第三圖形下方的第一硬掩膜層中形成第四圖形；在所述層間介電層中形成具有第一深度的所述第二圖形和所述第四圖形；將所述第一圖形和所述第三圖形轉(zhuǎn)移到所述第一硬掩膜層中；在所述層間介電層中形成具有第二深度的所述第一圖形和所述第三圖形。根據(jù)本發(fā)明，在滿足鄰近的雙鑲嵌結(jié)構(gòu)間距縮小的前提下，進(jìn)一步降低上述雙鑲嵌大馬士革工藝的實(shí)施成本。
【專利說明】一種半導(dǎo)體器件的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種形成雙鑲嵌大馬士革結(jié)構(gòu)的方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體制造工藝的不斷發(fā)展和進(jìn)步，半導(dǎo)體器件的特征尺寸已經(jīng)逐步減小到65nm、45nm及以下。由于形成具有如此小的特征尺寸的圖形時所使用的經(jīng)過圖案化的(具有所述特征尺寸圖形的)光刻膠層通常需要具備較大數(shù)值的深寬比，在工藝窗口及其它因素的制約下，獲得滿足上述條件的光刻膠層是很困難的。尤其對于半導(dǎo)體制造工藝中的雙鑲嵌大馬士革工藝來說，鄰近的兩個雙鑲嵌結(jié)構(gòu)的溝槽之間間距的進(jìn)一步縮小受到了上述光刻工藝的極大制約。
[0003]現(xiàn)有技術(shù)公開了一種雙鑲嵌大馬士革工藝的實(shí)施過程:首先，如圖1A所示，在半導(dǎo)體襯底100上自下而上依次形成一層間介電層101、一硬掩膜層102、一覆蓋層103和一第一抗反射涂層104，接下來，在所述第一抗反射涂層104上形成具有第一開口 106的第一光刻膠層105 ;接著，如圖1B所示，執(zhí)行一各向異性的干法蝕刻過程，以將所述第一開口 106向下延伸到所述覆蓋層103中，通過所述第一開口 106露出部分所述硬掩膜層102 ;接著，如圖1C所示，去除所述具有第一開口 106的第一光刻膠層105和所述第一抗反射涂層104，然后，在所述半導(dǎo)體襯底100上形成一第二抗反射涂層104a，以覆蓋所述具有第一開口 106的覆蓋層103，并在所述第二抗反射涂層104a上形成具有第二開口 106a的第二光刻膠層105a ;接著，如圖1D所示，執(zhí)行一各向異性的干法蝕刻過程，以將所述第二開口 106a向下延伸到所述覆蓋層103中，通過所述第二開口 106a露出部分所述硬掩膜層102，然后，去除所述具有第二開口 106a的第二光刻膠層105a和所述第二抗反射涂層104a ;接著，如圖1E所不，以具有所述第一開口 106和所述第二開口 106a的覆蓋層103為掩膜,執(zhí)行一各向異性的干法蝕刻過程，以將所述第一開口 106和所述第二開口 106a向下延伸到所述硬掩膜層102中，通過所述第一開口 106和所述第二開口 106a露出部分所述層間介電層101 ;接著，如圖1F所示，在所述半導(dǎo)體襯底100上形成一第三抗反射涂層104b，以覆蓋所述具有第一開口 106和第二開口 106a的覆蓋層103，并在所述第三抗反射涂層104b上形成具有第三開口 106b的第三光刻膠層105b ;接著，如圖1G所示，執(zhí)行一各向異性的干法蝕刻過程，以將所述第三開口 106b向下延伸到所述層間介電層101中一定深度，從而在所述層間介電層101中形成用于填充銅互連金屬的通孔圖形；接著，如圖1H所示，去除所述具有第三開口106b的第三光刻膠層105b和所述第三抗反射涂層104b，然后，在所述半導(dǎo)體襯底100上形成一第四抗反射涂層104c，以覆蓋所述具有第一開口 106和第二開口 106a的覆蓋層103，并在所述第四抗反射涂層104c上形成具有第四開口 106c的第四光刻膠層105c ;接著，如圖1I所示，執(zhí)行一各向異性的干法蝕刻過程，以將所述第四開口 106c向下延伸到所述層間介電層101中一定深度，從而在所述層間介電層101中形成用于填充銅互連金屬的通孔圖形，然后，去除所述具有第四開口 106c的第四光刻膠層105c和所述第四抗反射涂層104c ；接著，如圖1J所示，以所述具有第一開口 106和第二開口 106a的覆蓋層103和硬掩膜層102為掩膜或者僅以所述具有第一開口 106和第二開口 106a的硬掩膜層102為掩膜,執(zhí)行一各向異性的干法蝕刻過程，以將所述第一開口 106和第二開口 106a向下延伸到所述層間介電層101中一定深度，從而在所述層間介電層101中形成用于填充銅互連金屬的溝槽，同時，使所述通孔圖形進(jìn)一步向下延伸以形成用于填充銅互連金屬的通孔，所述通孔與所述半導(dǎo)體襯底100連通。
[0004]在上述實(shí)施過程中，為了縮小鄰近的兩個雙鑲嵌結(jié)構(gòu)的間距，需要執(zhí)行四次光刻過程，以分別形成所述具有第一開口 106的第一光刻膠層105、所述具有第二開口 106a的第二光刻膠層105a、所述具有第三開口 106b的第三光刻膠層105b和所述具有第四開口 106c的第四光刻膠層105c，這意味著制造成本的提升。因此，需要提出一種方法，通過改進(jìn)上述雙鑲嵌大馬士革工藝的實(shí)施過程來降低制造成本。

【發(fā)明內(nèi)容】

[0005]針對現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括:a)提供半導(dǎo)體襯底；b)在所述半導(dǎo)體襯底上依次形成一蝕刻停止層、一層間介電層、一第一覆蓋層、一第一硬掩膜層和一第二硬掩膜層；c)在所述第二硬掩膜層中形成第一圖形；d)在所述第一圖形下方的第一硬掩膜層中形成第二圖形且在所述第二硬掩膜層中形成第三圖形；e)在所述第三圖形下方的第一硬掩膜層中形成第四圖形；f)在所述層間介電層中形成具有第一深度的所述第二圖形和所述第四圖形；g)將所述第一圖形和所述第三圖形轉(zhuǎn)移到所述第一硬掩膜層中；h)在所述層間介電層中形成具有第二深度的所述第一圖形和所述第三圖形。
[0006]進(jìn)一步，在所述第一硬掩膜層和所述第二硬掩膜層之間還形成有一緩沖層或一第二覆蓋層。
[0007]進(jìn)一步，所述緩沖層或第二覆蓋層的材料為SiCN、SiC、SiN、SiON、SiO2者其結(jié)合。
[0008]進(jìn)一步，所述緩沖層或第二覆蓋層的厚度為50-400埃。
[0009]進(jìn)一步，步驟c)包括:在所述第二硬掩膜層上依次形成一底部抗反射涂層和一具有所述第一圖形的光刻膠層；執(zhí)行一各向異性的干法蝕刻過程；去除所述具有第一圖形的光刻膠層和所述底部抗反射涂層。
[0010]進(jìn)一步，步驟d)包括:在所述半導(dǎo)體襯底上依次形成一底部抗反射涂層和一具有所述第二圖形和所述第三圖形的光刻膠層；執(zhí)行一各向異性的干法蝕刻過程；去除所述具有第二圖形和第三圖形的光刻膠層和所述底部抗反射涂層。
[0011]進(jìn)一步，步驟e)包括:在所述半導(dǎo)體襯底上依次形成一底部抗反射涂層和一具有所述第四圖形的光刻膠層；執(zhí)行一各向異性的干法蝕刻過程；去除所述具有第四圖形的光刻膠層和所述底部抗反射涂層。
[0012]進(jìn)一步，所述光刻膠層的去除采用灰化工藝，且所述灰化工藝使用至少一種包含氧的氣體。
[0013]進(jìn)一步，通過以所述第一硬掩膜層和所述第二硬掩膜層為掩膜執(zhí)行一各向異性的干法蝕刻過程來實(shí)施步驟f )。
[0014]進(jìn)一步，通過以所述第二硬掩膜層為掩膜執(zhí)行一各向異性的干法蝕刻過程來實(shí)施步驟g)。[0015]進(jìn)一步，實(shí)施步驟g )之后，所述第二硬掩膜層被移除。
[0016]進(jìn)一步，通過以所述第一硬掩膜層為掩膜執(zhí)行一各向異性的干法蝕刻過程來實(shí)施步驟h)。
[0017]進(jìn)一步，實(shí)施步驟h)之后，所述層間介電層中的所述第二圖形和所述第四圖形向下延伸到所述蝕刻停止層。
[0018]進(jìn)一步，所述第一深度大于所述第二深度。
[0019]進(jìn)一步，所述蝕刻停止層的材料為SiCN、SiC、SiN、SiON、SiO2或者其結(jié)合。
[0020]進(jìn)一步，所述第一覆蓋層的材料為SiCN、SiC、SiN、SiON、SiO2或者其結(jié)合。
[0021]進(jìn)一步，所述第一覆蓋層的厚度為50-400埃。
[0022]進(jìn)一步，所述第一硬掩膜層和所述第二硬掩膜層的材料為TiN、TaN, T1、SiC、SiN、SiON或者其結(jié)合。
[0023]進(jìn)一步，所述第一硬掩膜層和所述第二硬掩膜層的構(gòu)成材料相同或不同。
[0024]根據(jù)本發(fā)明，雙鑲嵌結(jié)構(gòu)的通孔圖形和另一鄰近的雙鑲嵌結(jié)構(gòu)的溝槽圖形在同一光刻步驟中形成，可以克服現(xiàn)有光刻工藝對雙鑲嵌結(jié)構(gòu)形成的制約，在滿足鄰近的雙鑲嵌結(jié)構(gòu)的間距縮小的前提下，可以進(jìn)一步降低上述雙鑲嵌大馬士革工藝的實(shí)施成本。
【專利附圖】

【附圖說明】
[0025]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。
[0026]附圖中:
[0027]圖1A-圖1J為現(xiàn)有技術(shù)公開的一種雙鑲嵌大馬士革工藝的實(shí)施過程的各步驟的示意性剖面圖；
[0028]圖2A-圖2G為本發(fā)明提出的形成雙鑲嵌大馬士革結(jié)構(gòu)的方法的各步驟的示意性剖面圖；
[0029]圖3為本發(fā)明提出的形成雙鑲嵌大馬士革結(jié)構(gòu)的方法的流程圖。
【具體實(shí)施方式】
[0030]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0031]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的形成雙鑲嵌大馬士革結(jié)構(gòu)的方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0032]應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0033]下面，參照圖2A-圖2G和圖3來描述本發(fā)明提出的形成雙鑲嵌大馬士革結(jié)構(gòu)的方法的詳細(xì)步驟。
[0034]參照圖2A-圖2G，其中示出了本發(fā)明提出的形成雙鑲嵌大馬士革結(jié)構(gòu)的方法的各步驟的示意性剖面圖。
[0035]首先，如圖2A所示，提供半導(dǎo)體襯底200，所述半導(dǎo)體襯底200的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI)等。作為示例，在本實(shí)施例中，所述半導(dǎo)體襯底200選用單晶硅材料構(gòu)成。在所述半導(dǎo)體襯底200中形成有隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)。所述隔離結(jié)構(gòu)將所述半導(dǎo)體襯底200分為NMOS區(qū)和PMOS區(qū)。所述半導(dǎo)體襯底200中還形成有各種阱(well)結(jié)構(gòu)。
[0036]在所述半導(dǎo)體襯底200上形成有有源器件層。所述有源器件層包括柵極結(jié)構(gòu)，作為一個示例，所述柵極結(jié)構(gòu)可包括自下而上依次層疊的柵極介電層、柵極材料層和柵極硬掩蔽層。在所述半導(dǎo)體襯底200中位于所述柵極結(jié)構(gòu)的正下方的兩側(cè)形成有源/漏區(qū)，在源/漏區(qū)之間是溝道區(qū)；在所述柵極結(jié)構(gòu)以及源/漏區(qū)上形成有自對準(zhǔn)硅化物。所述半導(dǎo)體襯底200還包括形成在所述有源器件層上的一層或多層銅金屬互連線，為了簡化，圖例中只示出所述半導(dǎo)體襯底200。
[0037]接下來，采用化學(xué)氣相沉積工藝在所述半導(dǎo)體襯底200上形成一蝕刻停止層201，所述蝕刻停止層201的材料優(yōu)選SiCN、SiC、SiN、SiON、SiO2或者其結(jié)合。所述蝕刻停止層201同時可以防止下層銅金屬互連線中的銅擴(kuò)散到上層的介電質(zhì)層中。
[0038]接著，采用化學(xué)氣相沉積工藝在所述蝕刻停止層201上形成一層間介電層202，所述層間介電層202的構(gòu)成材料為具有低k/超低k值的材料。該具有低k超低k值的材料可以選自本領(lǐng)域常見的各種低k值介電材料，包括但不限于k值為2.5-2.9的硅酸鹽化合物(Hydrogen Silsesquioxane,簡稱為HSQ)、k值為2.2的甲基娃酸鹽化合物(MethylSilsesquioxane,簡稱MSQ)、k值為2.8的HOSP? (Honeywell公司制造的基于有機(jī)物和娃氧化物的混合體的低介電常數(shù)材料)以及k值為2.65的SiLK?(Dow Chemical公司制造的一種低介電常數(shù)材料)等等。
[0039]接下來，采用化學(xué)氣相沉積工藝在所述層間介電層202上形成一第一覆蓋層203，所述第一覆蓋層203的材料優(yōu)選SiCN、SiC、SiN、SiON、SiO2或者其結(jié)合，其厚度范圍為50-400埃。所述第一覆蓋層203的可以防止后續(xù)研磨形成的銅金屬互連層時對所述層間介電層202造成損傷，也可以作為后續(xù)蝕刻硬掩膜層時的蝕刻終止層。
[0040]接著，采用物理氣相沉積工藝在所述第一覆蓋層203上形成一第一硬掩膜層204，所述第一硬掩膜層204的材料優(yōu)選TiN、TaN, T1、SiC、SiN、SiON或者其結(jié)合。
[0041]接下來，采用化學(xué)氣相沉積工藝在所述第一硬掩膜層204上形成一緩沖層或一第二覆蓋層205，所述緩沖層或第二覆蓋層205的材料優(yōu)選SiCN、SiC、SiN、SiON、SiO2或者其結(jié)合，其厚度范圍為50-400埃。
[0042]接著，采用物理氣相沉積工藝在所述緩沖層205上形成一第二硬掩膜層206，所述第二硬掩膜層206的材料優(yōu)選TiN、TaN, T1、SiC、SiN、SiON或者其結(jié)合。
[0043]在此需要說明的是，所述第二硬掩膜層206的構(gòu)成材料與所述第一硬掩膜層204的構(gòu)成材料可以不同，也可以相同；當(dāng)二者的構(gòu)成材料不同時，所述緩沖層或第二覆蓋層205可以省略；當(dāng)二者的構(gòu)成材料相同時，所述緩沖層或第二覆蓋層205可以作為蝕刻所述第二硬掩膜層206時的蝕刻終止層。
[0044]接著，如圖2B所示，在所述第二硬掩膜層206中形成第一圖形207。形成所述第一圖形207的步驟包括:在所述第二硬掩膜層206上依次形成一底部抗反射涂層(BARC)和一具有所述第一圖形207的光刻膠層；執(zhí)行一各向異性的干法蝕刻過程；去除所述具有第一圖形207的光刻膠層和所述底部抗反射涂層。
[0045]接著，如圖2C所示，在所述第一圖形207下方的第一硬掩膜層204中形成第二圖形208的同時在所述第二硬掩膜層206中形成第三圖形209。形成所述第二圖形208和所述第三圖形209的步驟包括:在所述半導(dǎo)體襯底200上依次形成一底部抗反射涂層和一具有所述第二圖形208和所述第三圖形209的光刻膠層；執(zhí)行一各向異性的干法蝕刻過程；去除所述具有第二圖形208和第三圖形209的光刻膠層和所述底部抗反射涂層。
[0046]接著，如圖2D所示，在所述第三圖形209下方的第一硬掩膜層204中形成第四圖形210。形成所述第四圖形210的步驟包括:在所述半導(dǎo)體襯底200上依次形成一底部抗反射涂層和一具有所述第四圖形210的光刻膠層；執(zhí)行一各向異性的干法蝕刻過程；去除所述具有第四圖形210的光刻膠層和所述底部抗反射涂層。
[0047]所述分別具有第一圖形207、第二圖形208和第三圖形209、第四圖形210的光刻膠層的形成包括本領(lǐng)域技術(shù)人員所熟習(xí)的曝光、顯影等過程，在此不再贅述。所述分別具有第一圖形207、第二圖形208和第三圖形209、第四圖形210的光刻膠層的去除采用灰化工藝，所述灰化工藝使用至少一種包含氧的氣體。
[0048]接著，如圖2E所示，在所述層間介電層202中形成具有第一深度的所述第二圖形208和所述第四圖形210。所述形成過程的步驟為:以所述第一硬掩膜層204和所述第二硬掩膜層206為掩膜執(zhí)行一各向異性的干法蝕刻過程,將所述第一硬掩膜層204中的所述第二圖形208和所述第四圖形210轉(zhuǎn)移到所述層間介電層202中。
[0049]接著，如圖2F所示，將所述第一圖形207和所述第三圖形209轉(zhuǎn)移到所述第一硬掩膜層204中。所述轉(zhuǎn)移過程的步驟為:以所述第二硬掩膜層206為掩膜執(zhí)行一各向異性的干法蝕刻過程，將所述第二硬掩膜層206中的所述第一圖形207和所述第三圖形209轉(zhuǎn)移到所述第一硬掩膜層204中。所述形成過程結(jié)束之后，所述第二硬掩膜層206可以保留或被移除。
[0050]接著，如圖2G所示，在所述層間介電層202中形成具有第二深度的所述第一圖形207和所述第三圖形209。所述形成過程的步驟為:以所述第一硬掩膜層204為掩膜或者以所述第一硬掩膜層204和所述第二硬掩膜層206為掩膜執(zhí)行一各向異性的干法蝕刻過程，將所述第一硬掩膜層204中的所述第一圖形207和所述第三圖形209轉(zhuǎn)移到所述層間介電層202中。所述形成過程結(jié)束之后，所述層間介電層202中的所述第二圖形208和所述第四圖形210向下延伸到所述蝕刻停止層201。所述第二深度小于所述第一深度。
[0051]至此，完成了根據(jù)本發(fā)明示例性實(shí)施例的方法實(shí)施的全部工藝步驟，根據(jù)本發(fā)明，雙鑲嵌結(jié)構(gòu)的通孔圖形和另一鄰近的雙鑲嵌結(jié)構(gòu)的溝槽圖形在同一光刻步驟中形成，可以克服現(xiàn)有光刻工藝對雙鑲嵌結(jié)構(gòu)形成的制約，在滿足鄰近的雙鑲嵌結(jié)構(gòu)的間距縮小的前提下，可以進(jìn)一步降低上述雙鑲嵌大馬士革工藝的實(shí)施成本。接下來，可以通過后續(xù)工藝完成整個半導(dǎo)體器件的制作，所述后續(xù)工藝與傳統(tǒng)的半導(dǎo)體器件加工工藝完全相同。
[0052]參照圖3，其中示出了本發(fā)明提出的形成雙鑲嵌大馬士革結(jié)構(gòu)的方法的流程圖，用于簡要示出整個制造工藝的流程。
[0053]在步驟301中，提供半導(dǎo)體襯底；
[0054]在步驟302中，在所述半導(dǎo)體襯底上依次形成一蝕刻停止層、一層間介電層、一第一覆蓋層、一第一硬掩膜層和一第二硬掩膜層；
[0055]在步驟303中，在所述第二硬掩膜層中形成第一圖形；
[0056]在步驟304中，在所述第一圖形下方的第一硬掩膜層中形成第二圖形且在所述第二硬掩膜層中形成第三圖形；
[0057]在步驟305中，在所述第三圖形下方的第一硬掩膜層中形成第四圖形；
[0058]在步驟306中，在所述層間介電層中形成具有第一深度的所述第二圖形和所述第四圖形；
[0059]在步驟307中，將所述第一圖形和所述第三圖形轉(zhuǎn)移到所述第一硬掩膜層中；
[0060]在步驟308中，在所述層間介電層中形成具有第二深度的所述第一圖形和所述第三圖形。
[0061]本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【權(quán)利要求】
1.一種半導(dǎo)體器件的制造方法，包括: a)提供半導(dǎo)體襯底； b)在所述半導(dǎo)體襯底上依次形成一蝕刻停止層、一層間介電層、一第一覆蓋層、一第一硬掩膜層和一第二硬掩膜層； c)在所述第二硬掩膜層中形成第一圖形； d)在所述第一圖形下方的第一硬掩膜層中形成第二圖形且在所述第二硬掩膜層中形成第三圖形； e)在所述第三圖形下方的第一硬掩膜層中形成第四圖形； f)在所述層間介電層中形成具有第一深度的所述第二圖形和所述第四圖形； g)將所述第一圖形和所述第三圖形轉(zhuǎn)移到所述第一硬掩膜層中； h)在所述層間介電層中形成具有第二深度的所述第一圖形和所述第三圖形。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述第一硬掩膜層和所述第二硬掩膜層之間還形成有一緩沖層或一第二覆蓋層。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述緩沖層或第二覆蓋層的材料為SiCN、SiC、SiN、SiON、SiO2 或者其結(jié)合。
4.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述緩沖層或第二覆蓋層的厚度為50-400 埃。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，步驟c)包括:在所述第二硬掩膜層上依次形成一底部抗反射涂層和一具有所述第一圖形的光刻膠層；執(zhí)行一各向異性的干法蝕刻過程；去除所述具有第一圖形的光刻膠層和所述底部抗反射涂層。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，步驟d)包括:在所述半導(dǎo)體襯底上依次形成一底部抗反射涂層和一具有所述第二圖形和所述第三圖形的光刻膠層；執(zhí)行一各向異性的干法蝕刻過程；去除所述具有第二圖形和第三圖形的光刻膠層和所述底部抗反射涂層。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于，步驟e)包括:在所述半導(dǎo)體襯底上依次形成一底部抗反射涂層和一具有所述第四圖形的光刻膠層；執(zhí)行一各向異性的干法蝕刻過程；去除所述具有第四圖形的光刻膠層和所述底部抗反射涂層。
8.根據(jù)權(quán)利要求5、6或7所述的方法，其特征在于，所述光刻膠層的去除采用灰化工藝，且所述灰化工藝使用至少一種包含氧的氣體。
9.根據(jù)權(quán)利要求1所述的方法，其特征在于，通過以所述第一硬掩膜層和所述第二硬掩膜層為掩膜執(zhí)行一各向異性的干法蝕刻過程來實(shí)施步驟f)。
10.根據(jù)權(quán)利要求1所述的方法，其特征在于，通過以所述第二硬掩膜層為掩膜執(zhí)行一各向異性的干法蝕刻過程來實(shí)施步驟g)。
11.根據(jù)權(quán)利要求10所述的方法，其特征在于，實(shí)施步驟g)之后，所述第二硬掩膜層被移除。
12.根據(jù)權(quán)利要求1所述的方法，其特征在于，通過以所述第一硬掩膜層為掩膜執(zhí)行一各向異性的干法蝕刻過程來實(shí)施步驟h)。
13.根據(jù)權(quán)利要求1所述的方法，其特征在于，實(shí)施步驟h)之后，所述層間介電層中的所述第二圖形和所述第四圖形向下延伸到所述蝕刻停止層。
14.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一深度大于所述第二深度。
15.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述蝕刻停止層的材料為SiCN、SiC、SiN、SiON、SiO2或者其結(jié)合。
16.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一覆蓋層的材料為SiCN、SiC、SiN、SiON、SiO2或者其結(jié)合。
17.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一覆蓋層的厚度為50-400埃。
18.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一硬掩膜層和所述第二硬掩膜層的材料為TiN、TaN, T1、SiC、SiN、SiON或者其結(jié)合。
19.根據(jù)權(quán)利要求18所述的方法，其特征在于，所述第一硬掩膜層和所述第二硬掩膜層的構(gòu)成材料相同 或不同。
【文檔編號】H01L21/336GK103515228SQ201210202204
【公開日】2014年1月15日 申請日期:2012年6月18日 優(yōu)先權(quán)日:2012年6月18日
【發(fā)明者】洪中山 申請人:中芯國際集成電路制造(上海)有限公司