專利名稱：制造鰭器件的結(jié)構(gòu)和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，更具體地，本發(fā)明涉及一種制造鰭器件的結(jié)構(gòu)和方法。
背景技術(shù)：
在改進晶體管性能以及減小晶體管的尺寸的競爭中，晶體管發(fā)展成不遵循傳統(tǒng)平面形式，使得源極/漏極區(qū)被定位在襯底之上的鰭中。一種這樣的非平面器件是多柵鰭場效應(yīng)晶體管(FinFET)。以其最簡單的形式，多柵FinFET具有跨過像鰭硅襯底以形成溝道區(qū)的柵電極。存在兩個柵極，每一個都在硅鰭的每個側(cè)壁上。源極/漏極區(qū)還位于溝道區(qū)的相對側(cè)上的鰭中。然而，F(xiàn)inFET的制造可能涉及切割多晶娃線(polysilicon line)并且去除硬掩模層。硬掩模被用于第一蝕刻工藝；同時切割多晶硅線是第二蝕刻工藝。在切割多晶硅線之后去除硬掩模層可能產(chǎn)生圓形多晶硅線邊緣輪廓和圓形接觸件邊緣輪廓，這樣可能轉(zhuǎn)而導(dǎo)致比理想工藝范圍(process margin)更寬。而且,在切割多晶娃線之后，去除硬掩模層可能導(dǎo)致蘑燕缺陷(mushroom defect)。從而，需要一種制造FinFET的制造工藝，其允許在切割多晶硅線之前去除硬掩模層，以防止圓形多晶硅線邊緣輪廓、圓形接觸件邊緣輪廓、寬工藝范圍、以及蘑菇缺陷(mushroom defect)。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中所存在的問題，根據(jù)本發(fā)明的一個方面，提供了一種形成半導(dǎo)體器件的方法，所述方法包括:用第一掩模圖案化導(dǎo)電材料層，所述導(dǎo)電材料層位于至少一個鰭之上；去除所述第一掩模；在所述導(dǎo)電材料層上形成第二掩模；以及使用所述第二掩模將所述導(dǎo)電層圖案化成多個柵電極。在該方法中，還包括:在用所述第一掩模圖案化所述導(dǎo)電材料層之后并且在去除所述第一掩模之前，形成鄰近所述導(dǎo)電材料的隔離結(jié)構(gòu)。在該方法中，所述隔離結(jié)構(gòu)從所述多個柵電極中的第一個柵電極延伸到所述多個柵電極中的第二個柵電極。在該方法中，還包括:在所述多個柵電極之上并且還在所述多個柵電極之間形成接觸蝕刻停止層。在該方法中，還包括:在圖案化所述導(dǎo)電材料層之后，在所述多個柵電極之間形成層間電介質(zhì)。在該方法中，還包括:去除所述多個柵電極，并且在鄰近所述層間電介質(zhì)的位置上沉積第二導(dǎo)電材料。在該方法中，所述第一掩模是氧化物硬掩模，并且所述第二掩模是光刻膠。在該方法中，還包括:在用所述第一掩模圖案化所述導(dǎo)電材料層之后并且在用所述第二掩模圖案化所述導(dǎo)電材料層之前，在所述導(dǎo)電材料層之上形成接觸蝕刻停止層。
根據(jù)本發(fā)明的另一方面，提供了一種制造半導(dǎo)體器件的方法，包括:在鰭之上形成導(dǎo)電材料層；在所述導(dǎo)電材料層之上形成硬掩模；將所述導(dǎo)電材料層圖案化成第一帶狀件；去除所述硬掩模；在所述第一帶狀件之上形成光刻膠；以及通過所述光刻膠去除所述第一帶狀件的一部分，以形成第一柵電極、第二柵電極、和位于所述第一柵電極和所述第二柵電極之間的第一開口。在該方法中，還包括:于在所述第一帶狀件之上形成光刻膠之前，在所述第一帶狀件之上形成蝕刻停止層。在該方法中，還包括:在所述第一開口中形成介電材料。在該方法中，還包括:在去除所述第一帶狀件的一部分之后，在所述第一柵電極和所述第二柵電極之上形成蝕刻停止層。在該方法中，還包括:在所述第一柵電極和所述第二柵電極之間的所述第一開口中形成介電材料。在該方法中，還包括:去除所述第一柵電極以形成第二開口，并且去除所述第二柵電極以形成第三開口 ；以及在所述第二開口和所述第三開口中沉積導(dǎo)電材料。根據(jù)本發(fā)明的又一方面，提供了一種制造半導(dǎo)體器件的方法，所述方法包括:在鰭之上的導(dǎo)電層上形成第一掩模；使用所述第一掩模將所述導(dǎo)電層圖案化成第一行；在鄰近所述第一行的側(cè)壁的位置上形成隔離結(jié)構(gòu)；去除所述第一掩模；在所述第一行和所述隔離結(jié)構(gòu)之上形成第二掩模；以及使用所述第二掩模將所述第一行圖案化成第一柵電極和第二柵電極，圖案化在所述第一柵電極和所述第二柵電極之間形成第一開口的所述第一行。在該方法中，還包括:在所述第一柵電極和所述第二柵電極之上并且還在所述第一開口內(nèi)形成接觸蝕刻停止層。在該方法中，還包括:在所述第一柵電極和所述第二柵電極之間的所述第一開口內(nèi)形成層間電介質(zhì)，在形成所述接觸蝕刻停止層之后，實施形成所述層間電介質(zhì)。在該方法中，還包括:在圖案化所述第一行之前，在所述第一行之上形成接觸蝕刻
停止層。在該方法中，還包括:在所述第一開口內(nèi)并且與所述第一柵電極和所述第二柵電極相接觸的位置上形成層間電介質(zhì)。在該方法中，還包括:去除所述第一柵電極以形成第二開口，并且去除所述第二柵電極以形成第三開口 ；以及將導(dǎo)電材料沉積到所述第二開口和所述第三開口中。


為了更完全理解實施例及其優(yōu)點，現(xiàn)在結(jié)合附圖對以下說明作出參考，其中:圖1a至圖1c是根據(jù)一個實施例的在襯底上具有淺溝槽隔離層和多晶硅層的鰭結(jié)構(gòu)的三個視圖；圖2a至圖2c是根據(jù)一個實施例的沉積硬掩模的三個視圖；圖3a至圖3c是根據(jù)一個實施例的沉積光刻膠層的三個視圖；圖4a至圖4c是根據(jù)一個實施例的光刻膠層中的線圖案的三個視圖；圖5a和圖5c是根據(jù)一個實施例的蝕刻硬掩模的三個視圖；圖6a至圖6c是根據(jù)一個實施例的蝕刻多晶娃層的三個視圖7a至圖7c是根據(jù)一個實施例的去除光刻膠層的三個視圖；圖8a至圖Sc是根據(jù)一個實施例的形成第一隔離件的三個視圖；圖9a至圖9c是根據(jù)一個實施例的形成第二隔離件的三個視圖；圖1Oa至圖1Oc是根據(jù)一個實施例的去除硬掩模的三個視圖；圖1la至圖1lc是根據(jù)一個實施例的沉積光刻膠層的三個視圖；圖12a至圖12c是根據(jù)一個實施例的光刻膠層中的切割多晶硅圖案的三個視圖；圖13a至圖13c是根據(jù)一個實施例的蝕刻多晶硅層的三個視圖；圖14a至圖14c是根據(jù)一個實施例的去除光刻膠層的三個視圖；圖15a至圖15c是根據(jù)一個實施例的沉積接觸蝕刻停止層的三個視圖；圖16a至圖16c是根據(jù)一個實施例的沉積層間電介質(zhì)的三個視圖；圖17a至圖17c是根據(jù)一個實施例的去除接觸蝕刻停止層的三個視圖；圖18a至圖18c是根據(jù)一個實施例的去除多晶硅層的三個視圖；圖19a至圖19c是根據(jù)一個實施例的沉積金屬層的三個視圖；圖20a至圖20c是根據(jù)一個實施例的沉積接觸蝕刻停止層的三個視圖；圖21a至圖21c是根據(jù)一個實施例的沉積光刻膠層的三個視圖；圖22a至圖22c是根據(jù)一個實施例的光刻膠層中的切割多晶硅圖案的三個視圖；圖23a至圖23c是根據(jù)一個實施例的蝕刻接觸蝕刻停止層的三個視圖；圖24a至圖24c是根據(jù)一個實施例的蝕刻多晶硅層的三個視圖；圖25a至圖25c是根據(jù)一個實施例的去除光刻膠層的三個視圖；圖26a至圖26c是根據(jù)一個實施例的沉積層間電介質(zhì)的三個視圖；圖27a至圖27c是根據(jù)一個實施例的部分去除層間電介質(zhì)的三個視圖；圖28a至圖28c是根據(jù)一個實施例的去除接觸蝕刻停止層的三個視圖；圖29a至圖29c是根據(jù)一個實施例的去除多晶硅層的三個視圖；圖30a至圖30c是根據(jù)一個實施例的沉積金屬層的三個視圖；圖31是根據(jù)一個實施例的用于第一制造工藝的流程圖；以及圖32是根據(jù)一個實施例的用于第二制造工藝的流程圖。除非另外指出，不同附圖中的相應(yīng)數(shù)字和符號通常是指相應(yīng)部分。附圖被繪制，以清楚地描述實施例的相關(guān)方面，并且不必須按比例繪制。
具體實施例方式以下詳細地論述實施例的制造和使用。然而，應(yīng)該想到，實施例提供可以在多種特定環(huán)境中具體化的多種可應(yīng)用發(fā)明構(gòu)思。所論述的特定實施例僅說明制造和使用實施例的特定方式，并且不限制實施例的范圍。關(guān)于特定環(huán)境中的實施例描述實施例，S卩，制造FinFET器件的結(jié)構(gòu)和方法。然而，實施例還可以應(yīng)用至其他半導(dǎo)體制造工藝。以下參考圖1a至圖19c示出和論述第一實施例的多個步驟。以下參考圖20a至圖30c示出和論述第二實施例的多個步驟。當(dāng)合適時，類似或相似元件用圖1a至圖30c中的公共數(shù)字標(biāo)記。圖1a至圖30c中的每個都包含被標(biāo)記為a、b和c的三個子圖(圖la、圖lb、圖lc、...圖30a、圖30b、圖30c)。在圖1a至圖30c中的每個內(nèi)，子圖a示出給定制造步驟的俯視圖，子圖b示出沿著相同步驟的線b-b'的橫截面圖，子圖C示出沿著相同步驟的線C-C /的橫截面圖。參考圖1a至圖19c論述第一實施例，其中，圖1a-圖1c示出襯底I，其上具有鰭4、淺溝槽隔離(STI)6、柵極電介質(zhì)9、以及柵電極層8。襯底I可以是硅襯底，但是可選地可以使用其他襯底，諸如，絕緣體上半導(dǎo)體(SOI)、應(yīng)變SO1、以及絕緣體上硅鍺。襯底I可以是P-型半導(dǎo)體，但是在其他實施例中，可以可選地是η-型半導(dǎo)體。鰭4可以形成在襯底I上并且可以用于形成FinFET晶體管。圖1a-圖1c示出在襯底I上形成的八個鰭4，但是可選地可以利用任何數(shù)量的鰭4。鰭4可以通過最初形成半導(dǎo)體材料層(在圖1a-圖1c中未分別示出)并且在半導(dǎo)體材料層之上沉積諸如光刻膠材料和/或硬掩模的掩模材料(在圖1a-圖1c中也未分別示出)形成。一旦在半導(dǎo)體材料層之上形成掩模材料，就可以圖案化掩模材料，并且可以根據(jù)圖案蝕刻半導(dǎo)體層，以形成鰭4。然而，本領(lǐng)域技術(shù)普通人員將認(rèn)識到，用于在襯底I上形成鰭4的上述工藝僅是一個示意性實施例并且不旨在以任何方式限制實施例?？梢钥蛇x地利用形成鰭4的任何合適方法。例如，在襯底I是由第一半導(dǎo)體層、第一半導(dǎo)體層之上的絕緣體層、以及絕緣體層之上的第二半導(dǎo)體層形成的絕緣體上硅襯底的實施例中，在不沉積附加半導(dǎo)體材料的情況下，第二半導(dǎo)體層可以被圖案化為四個鰭4(使用例如掩蔽和蝕刻工藝)。用于制造鰭4的這個和所有其他合適方法全部旨在包括在實施例的范圍內(nèi)?？梢栽邛?之間的襯底I上形成STI 6。STI 6可以由諸如高密度等離子體(HDP)氧化物、四乙氧基硅烷(TEOS)的介電材料、諸如SiO的氧化物材料、諸如SiN的氮化物材料、這些的結(jié)合等構(gòu)成。STI 6可以使用諸如HARP處理的化學(xué)汽相沉積(CVD)處理、高密度等離子體CVD方法、或本領(lǐng)域中已知的其他合適的形成方法形成?？梢蕴畛錅喜?，并且可以通過合適工藝去除溝槽外面的任何多余材料?？梢栽邛?上形成柵極電介質(zhì)9，以用作用于將在鰭4中形成的晶體管的柵極電介質(zhì)。在實施例中，柵極電介質(zhì)9可以通過熱氧化、化學(xué)汽相沉積、濺射、或用于形成柵極電介質(zhì)的本領(lǐng)域中已知和使用的任何其他方法。根據(jù)形成柵極電介質(zhì)的技術(shù)，在鰭4的頂部上的柵極電介質(zhì)9厚度可以不同于在鰭4的側(cè)壁上的柵極電介質(zhì)厚度。柵極電介質(zhì)9可以包括諸如二氧化硅或氮氧化硅的材料，具有在從約3埃至約100埃的范圍的厚度，諸如，小于約10埃。柵極電介質(zhì)9可以可選地由高介電常數(shù)(高-k)材料(例如，具有大于約5的相對介電常數(shù))形成，諸如，氧化鑭(La2O3)、氧化鋁(Al2O3)、氧化鉿(HfO2)、氮氧化鉿(HfON)、或氧化鋅(ZrO2)、或其結(jié)合，等效氧化物厚度為約3埃至約100埃，諸如，10埃或更小?？梢栽跂艠O電介質(zhì)9和鰭4之上形成柵電極層8，以用作用于將在鰭4中形成的晶體管的柵電極。在一個實施例中，柵電極層8可以包括選自包括以下的組的第一導(dǎo)電材料11:多晶娃(poly-Si)、多晶娃鍺(poly-SiGe)、金屬氮化物、金屬娃化物、金屬氧化物、以及金屬。金屬氮化物的實例包括氮化鎢、氮化鑰、氮化鈦、以及氮化鉭、或它們的結(jié)合。金屬硅化物的實例包括硅化鎢、硅化鈦、硅化鈷、硅化鎳、硅化鉬、硅化鉺、或它們的結(jié)合。金屬氧化物的實例包括氧化釕、氧化銦錫、或它們的結(jié)合。金屬的實例包括鎢、鈦、鋁、銅、鑰、鎳、鉬
坐寸ο
柵電極層8可以通過化學(xué)汽相沉積(CVD)、濺射沉積、或適用于沉積導(dǎo)電材料的其他技術(shù)沉積。柵電極層8的厚度可以在約200埃至約4000埃的范圍內(nèi)。柵電極層8的頂表面可以具有非平坦頂表面，并且可以在圖案化柵電極層8或柵極蝕刻之前被平坦化。在此，離子可以或可以不引入柵電極層8。例如，可以通過離子注入技術(shù)引入離子。圖2a-圖2c示出沉積在柵電極層8上的硬掩模2。硬掩模2可以由氧化物構(gòu)成，其可以為氧化硅、氮氧化硅、氮化硅、或其結(jié)合。硬掩模2的氧化物層可以通過任何氧化工藝形成，諸如，在包括氧化物、H20、NO或其結(jié)合的環(huán)境中的濕或干熱氧化的任何氧化工藝或通過使用四乙氧基硅烷(TEOS)和氧作為前體的化學(xué)汽相沉積(CVD)技術(shù)形成。還可以例如通過02、H20、NO、其結(jié)合等的周圍環(huán)境中的原位流生成(ISSG)工藝形成硬掩模2。硬掩模2可以被形成為在約100人和約2000人之間的厚度，諸如約1000人。可替換地，硬掩模2可以是復(fù)合掩模，并且可以包括氧化物層和氮化物層。在該實施例中，氧化物層可以如上所述形成，并且氮化物層可以使用利用硅烷和氨水作為前體氣體(precursor gasses)并且沉積溫度在550攝氏度至900攝氏度的范圍內(nèi)的CVD技術(shù)形成。硬掩模2的氮化物層可以形成約300A至約800A那么厚。在圖3a-圖3c中，可以在硬掩模2上沉積第一光刻膠14。第一光刻膠14可以包括傳統(tǒng)光刻膠材料，諸如，深紫外線(DUV)光刻膠，并且可以例如通過使用旋涂工藝來設(shè)置第一光刻膠14的方式沉積在硬掩模2的表面上。然而，可以可選地利用形成或設(shè)置第一光刻膠14的任何其他合適材料或方法。圖4a-圖4c示出第一光刻膠14的圖案化。在實施例中，第一光刻膠14可以通過圖案化的中間掩模(reticle)暴露至能量，例如，光，以在第一光刻膠14暴露至光的那些部分中引入反應(yīng)。然后可以將第一光刻膠14顯影，并且可以去除第一光刻膠14的多個部分，在第一光刻膠14中留下線圖案(line pattern)。圖5a_圖5c描述線圖案從第一光刻膠14轉(zhuǎn)移(transfer)到硬掩模2。在實施例中，該轉(zhuǎn)移可以通過蝕刻硬掩模2執(zhí)行，同時第一光刻膠14保護不期望被去除的硬掩模2的那些區(qū)域。蝕刻可以例如是利用諸如NH3AF3的蝕刻劑的干式蝕刻、化學(xué)氧化物去除等，以將第一光刻膠14的圖案轉(zhuǎn)移至硬掩模2。然而，可選地可以利用將第一光刻膠14的圖案轉(zhuǎn)移至硬掩模2的任何其他合適工藝。圖6a_圖6c示出硬掩模2中的線圖案到柵電極8和柵極電介質(zhì)9的轉(zhuǎn)移。在實施例中，該轉(zhuǎn)移可以通過用硬掩模2原位蝕刻柵電極層8和柵極電介質(zhì)9執(zhí)行，以保護下面的柵電極層8和柵極電介質(zhì)9。將圖案從硬掩模2轉(zhuǎn)移至柵電極層8和柵極電介質(zhì)9的蝕刻工藝可以是諸如活性離子蝕刻(RIE)的干式蝕刻，但是可選地可以利用任何合適蝕刻工藝。圖7a_圖7c不出從硬掩模2上去除第一光刻膠14。在一個實施例中,第一光刻膠14可以使用諸如灰化的工藝去除，由此第一光刻膠14的溫度增加，直到第一光刻膠14分解并且可以被去除為止。然而，實施例不旨在限于灰化，可替換地可以利用任何其他合適工藝去除第一光刻膠14。圖8a_圖8c示出鄰近柵電極層8和柵極電介質(zhì)9可以形成第一隔離結(jié)構(gòu)10。第一隔離結(jié)構(gòu)10可以包括SiN、氮氧化物、SiC、SiON、氧化物等?？梢栽跂烹姌O層8和柵極電介質(zhì)9的相對側(cè)上形成第一隔離結(jié)構(gòu)10。第一隔離結(jié)構(gòu)10可以通過使用諸如化學(xué)汽相沉積(CVD)、等離子體增強CVD、或本領(lǐng)域中已知的其他方法的工藝在先前形成的結(jié)構(gòu)上均厚沉積(blanket deposition)隔離結(jié)構(gòu)層(未示出)形成。然后，第一隔離結(jié)構(gòu)10可以諸如通過各向異性蝕刻被圖案化，以從結(jié)構(gòu)的水平表面去除隔離結(jié)構(gòu)層。圖9a_圖9c示出可以靠近第一隔離結(jié)構(gòu)10形成第二隔離結(jié)構(gòu)12。類似于第一隔離結(jié)構(gòu)10，第二隔離結(jié)構(gòu)12可以包括SiN、氮氧化物、SiC、SiON、氧化物等。類似于第一隔離結(jié)構(gòu)10，第二隔離結(jié)構(gòu)12可以通過使用諸如化學(xué)汽相沉積(CVD)、等離子體增強CVD、以及本領(lǐng)域中已知的其他方法的工藝在先前形成的結(jié)構(gòu)上均厚沉積隔離結(jié)構(gòu)層(未示出)形成。然后，第二隔離結(jié)構(gòu)12可以諸如通過各向異性蝕刻被圖案化，以從結(jié)構(gòu)的水平表面去除隔離結(jié)構(gòu)層。圖1Oa-圖1Oc示出從柵電極層8去除硬掩模2。硬掩模2可以通過濕式蝕刻工藝或通過干式蝕刻工藝去除，其中，干式蝕刻工藝使用具有對硬掩模2的合適選擇性的蝕刻齊U。可以繼續(xù)蝕刻，直到柵電極8被暴露用于進一步處理。圖1la-圖1lc示出將第二光刻膠24設(shè)置在柵電極層8、鰭4、第一隔離結(jié)構(gòu)10和第二隔離結(jié)構(gòu)12上。第二光刻膠24可以以類似方式并且由類似于第一光刻膠14的材料形成(以上關(guān)于圖3a-圖3c論述)。然而，第二光刻膠24可選地是不同材料并且可以以與第一光刻膠14不同的方式形成。圖12a-圖12c示出將第二光刻膠24圖案化到用于將柵電極層8分成多個獨立柵電極15的掩模中(如以下關(guān)于圖13a-圖13c進一步描述的)。在實施例中，可以通過以與第一光刻膠14被曝光和顯影類似的方式曝光和顯影，使第二光刻膠24被圖案化(如以上關(guān)于圖6a-圖6c描述的)。圖13a-圖13c示出圖案從第二光刻膠24到柵電極層8的轉(zhuǎn)移，以將柵電極層8分成獨立柵電極15并且在獨立柵電極15之間形成第一開口 13。該轉(zhuǎn)移可以通過執(zhí)行干式蝕刻執(zhí)行，同時使用第二光刻膠24作為掩模保護柵電極層8將不被去除的那些部分。在實施例中，該轉(zhuǎn)移可以被執(zhí)行，以將柵電極層8的單層分成獨立柵電極層15，并且在實施例中，柵電極8是多晶硅，可以稱為“切割多晶硅線”?？梢栽谌コ惭谀?之后執(zhí)行柵電極層8到獨立柵電極15的劃分或切割(以上關(guān)于圖1Oa-圖1Oc描述的)。如果在去除硬掩模2之前執(zhí)行該劃分，則該工藝可能導(dǎo)致柵電極15的圓形邊緣和在執(zhí)行劃分或切割的柵電極8的區(qū)域中的更圓的輪廓?？紤]到進一步處理而采用這些圓形角部，這可能導(dǎo)致負效應(yīng)并且還導(dǎo)致工藝范圍變寬。另外，通過具有圓形角部，當(dāng)其生長并且開始在圓形角部上方橫向延伸時，用于源極/漏極區(qū)的外延生長將導(dǎo)致新生長的材料呈現(xiàn)不期望的蘑菇形狀，其可能導(dǎo)致材料的不期望橋接，特別是在較弱的角部位置中。然而，通過如上所述在去除硬掩模2之后執(zhí)行分離，可以獲得具有更尖銳角部的更垂直輪廓，并且可以減小或消除圓形邊或圓形輪廓的效果。另外，通過獲得更垂直輪廓，用于制造的整個工藝范圍不必須考慮這些圓形角部，從而允許用于制造工藝的工藝范圍的減小。最后，通過更尖銳和更垂直角部，可以鄰近柵電極15執(zhí)行的任何外延生長都將具有減小或消除的蘑菇效果。圖14a-圖14c示出第二光刻膠24的去除。在實施例中，使用諸如灰化的工藝去除第二光刻膠24，由此第二光刻膠24的溫度增加，直到第二光刻膠24分解并且可以被去除。然而，實施例不旨在限于灰化，可以可選地利用任何其他合適工藝去除第二光刻膠24。圖15a-圖15c示出在柵電極15、鰭4、第一隔離結(jié)構(gòu)10、第二隔離結(jié)構(gòu)12、以及STI6上沉積第一接觸蝕刻停止層(CESL) 16。第一 CESL 16可以由氮化硅形成，但是可以可選地使用其他材料，諸如氮化物、氮氧化物、氮化硼、其結(jié)合等。第一 CESL 16可以通過CVD形成，并且可以具有在約5nm和約200nm之間的厚度，諸如，約80nm。然而，可以可選地使用形成的其他方法和其他材料。任選地，并且如圖15a和圖15b中所示，可以去除柵電極15之間的第一開口 13的底部處的第一 CESL 16。在一個實施例中，第一 CESL 16的去除可以使用光刻掩模和蝕刻工藝執(zhí)行，以從第一開口 13的底部去除第一 CESL 16。然而，可以可選地利用用于從第一開口13的底部去除第一 CESL16的任何合適工藝。圖16a-圖16c示出層間電介質(zhì)(ILD) 18在STI 6和第一 CESL 16上的沉積并且還在柵電極15之間的第一開口 13內(nèi)沉積。由于第一 CESL 16、ILD 18可以不直接接觸柵電極15。可以通過最初使用化學(xué)汽相沉積、濺射、或用于形成ILD的本領(lǐng)域中已知和使用的任何其他方法形成ILD材料層(未分別示出)來形成ILD 18?？梢詧?zhí)行該初始沉積，以填充和過填充在柵電極15之間的第一開口 13。一旦柵電極15之間的第一開口 13被過填充，可以使用例如CMP工藝平坦化ILD材料層，以從柵電極15之間的第一開口 13的外部去除任何ILD材料。ILD 18可以由氧化硅構(gòu)成，但是可以可選地使用諸如高-k材料的其他材料。圖17a-圖17c示出去除位于柵電極15之上的第一 CESL 16和ILD 18的一部分。該去除可以通過諸如化學(xué)機械拋光(CMP)工藝的處理執(zhí)行，其中，ILD 18和第一 CESL 16起反應(yīng)并且然后使用研磨劑被去除(ground away) 0去除可以繼續(xù)，直到柵電極15被暴露用于進一步處理。圖18a-圖18c示出柵電極15的可選去除，使得柵電極15的材料可以用另一種材料代替。為了利用第一材料的處理屬性(諸如，多晶硅)，以例如獲取可以通過第二材料獲取的尖銳角部，這可能是期望的。同樣地，可以使用第一材料最初形成柵電極15，以在處理期間獲取第一材料的益處，并且然后用第二材料代替第一材料，以獲取操作的更有利屬性。例如，在柵電極15的第一導(dǎo)電材料11最初是多晶硅的實施例中，然后，作為代替多晶娃柵極(RPG)工藝的一部分，可以去除柵電極15的第一導(dǎo)電材料11,同時原位留下第
一CESL 16和ILD 18。可以使用諸如利用溴化氫(HBr)的濕式蝕刻的濕式或干式蝕刻執(zhí)行柵電極15的第一導(dǎo)電材料11的去除。在實施例中，去除可以繼續(xù)，直到柵電極15的第一導(dǎo)電材料11被去除并且STI 6被暴露，留下第一隔離結(jié)構(gòu)10、第二隔離結(jié)構(gòu)12、柵極電介質(zhì) 9、第一 CESL 16、以及 ILD 18。圖19a-圖19c示出第二導(dǎo)電材料20在由柵電極15的第一導(dǎo)電材料11占據(jù)的區(qū)域中的沉積。第二導(dǎo)電材料20不同于第一導(dǎo)電材料11，但是可以類似地選自包括以下的組:多晶娃(poly-Si)、多晶娃鍺(poly-SiGe)、金屬氮化物、金屬娃化物、金屬氧化物、以及金屬。金屬氮化物的實例包括氮化鎢、氮化鑰、氮化鈦、以及氮化鉭、或它們的結(jié)合。金屬硅化物的實例包括硅化鎢、硅化鈦、硅化鈷、硅化鎳、硅化鉬、硅化鉺、或它們的結(jié)合。金屬氧化物的實例包括氧化釕、氧化銦錫、或它們的結(jié)合。金屬的實例包括鎢、鈦、鋁、銅、鑰、鎳、鉬
坐寸ο
可以通過化學(xué)汽相沉積(CVD)、濺射沉積、或適用于沉積導(dǎo)電材料的其他技術(shù)沉積第二導(dǎo)電材料20。第二導(dǎo)電材料20的厚度可以在約200埃至約4000埃的范圍內(nèi)。在沉積之后，第二導(dǎo)電材料20的頂表面可以具有非平坦頂表面，并且可以在圖案化第二導(dǎo)電材料20或柵極蝕刻之前被平坦化。一旦柵電極15被最終確定，鰭4可以被進一步處理，以完成在鰭4內(nèi)制造晶體管。例如，可以去除未由柵極電介質(zhì)9或柵電極15覆蓋的鰭4的多個部分，并且可以外延生長和摻雜半導(dǎo)體材料，以在柵極電介質(zhì)4的一側(cè)上形成源極和漏極區(qū)。另外，可以形成在電介質(zhì)層之上的硅化物區(qū)和接觸件，以連接從其他電路內(nèi)的鰭4形成的晶體管?？梢岳萌魏魏线m處理步驟，完成具有尖銳和不太圓的輪廓的鰭4內(nèi)的晶體管或其他器件的制造。圖20a至圖30c示出另一個實施例，其中，代替在柵電極層8被圖案化成單獨柵電極15之后形成第一 CESL 16，在將柵電極層8圖案化成單獨柵電極15之前在柵電極層8之上形成第二 CESL 22。在該實施例中，初始步驟可以類似于以上關(guān)于圖1a至圖1Oc示出的步驟，并且同樣在此不再重復(fù)。同樣地，參見圖20a-圖20c，這些圖示出第二 CESL 22在柵電極8、鰭4、第一隔離結(jié)構(gòu)10和第二隔離結(jié)構(gòu)12上的形成。類似于第一 CESL 16，第二CESL 22可以由氮化硅構(gòu)成并且可以通過CVD形成，但是可以可選地使用諸如氮化物、氮氧化物、氮化硼、其結(jié)合等的其他材料和形成的其他方法。圖21a-圖21c示出第三光刻膠26沉積在第二 CESL 22上。在實施例中，第三光刻膠26可以以類似方式并且由與第一光刻膠14類似的材料形成(以上關(guān)于圖3a-圖3c論述)。然而，第三光刻膠26可選地可以是以與第一光刻膠14不同的形式形成的不同材料。圖22a-圖22c示出將第三光刻膠26圖案化到將用于將第二 CESL 22和柵電極層8分成多個單獨柵電極15的掩模(如以下關(guān)于圖23a-圖24c進一步描述的)。在實施例中，可以通過以與第一光刻膠14被曝光和顯影(如以上關(guān)于圖6a-圖6c描述的)類似的方式曝光和顯影第三光刻膠26來圖案化第三光刻膠26。圖23a-圖23c示出通過利用第三光刻膠26蝕刻第二 CESL 22，使第三光刻膠26的圖案從第三光刻膠26轉(zhuǎn)移到第二 CESL 22。蝕刻可以通過使用干式蝕刻工藝執(zhí)行，但是可以可選地利用任何其他合適蝕刻工藝。圖24a-圖24c示出圖案從第二 CESL 22和第三蝕刻劑26轉(zhuǎn)移到柵電極層8，以將柵電極層8分離或切割成單獨柵電極15。該分離還形成通過第二 CESL 22和柵電極15之間的柵電極層8的第二開口 30。在實施例中，可以通過利用第三光刻膠26和第二 CESL 22蝕刻柵電極層18，將圖案轉(zhuǎn)移到柵電極層8。柵電極層8可以通過例如干式蝕刻工藝被蝕亥IJ，但是可以可選地利用任何合適蝕刻工藝。通過在去除硬掩模2之后分離或切割柵電極層8(如以上關(guān)于圖1Oa-圖1Oc論述的)，可以避免在去除硬掩模2期間通常會發(fā)生的柵電極15的變圓。當(dāng)變圓的角部和它們的效果不必須被考慮時，該避免可以允許更小工藝范圍(process margin)。另外,通過使柵電極15的角部更尖銳并且不太圓，可以避免可能在外延生長(諸如，在形成源極和漏極區(qū)期間發(fā)生的外延生長)期間發(fā)生的任何蘑菇效果。圖25a-圖25c示出第三光刻膠26的去除。在實施例中，第三光刻膠26可以使用諸如灰化的工藝被去除，由此第三光刻膠26的溫度增加，直到第三光刻膠26分解并且可以被去除。然而，實施例不旨在限于灰化，可以可選地利用任何其他合適工藝，以去除第三光刻膠26。圖26a-圖26c示出第二 ILD 28的沉積。在實施例中，第二 ILD 28可以類似于第
一ILD 18 (以上關(guān)于圖16a-圖16c論述)，并且可以包括氧化硅并通過CVD形成，但是可以可選地使用諸如高_k材料的其他材料以及其他形成方法?？梢栽跂烹姌O15和第二 CESL22之上沉積第二 ILD 28，填充通過將柵電極層8圖案化成單獨柵電極15而形成的第二開Π 30。圖27a-圖27c示出去除在柵電極15之上的第二 CESL 22之上的第二 ILD 28的一部分。該去除可以通過諸如CMP工藝的工藝執(zhí)行，其中，第二 ILD 28反應(yīng)并且然后使用研磨劑被去除(ground away)。去除可以繼續(xù),直到第二 CESL 22被暴露用于在柵電極15之上的進一步處理。圖28a-圖28c示出從柵電極15之上去除第二 CESL 22。在實施例中，第二 CESL22可以使用諸如濕式或干式蝕刻的工藝被去除?？蛇x地，可以使用CMP工藝從柵電極15之上去除第二 CESL 22?？梢钥蛇x地利用用于從柵電極15之上去除第二 CESL 22的任何合適方法。圖29a-圖29c不出柵電極15的第一導(dǎo)電材料的可選代替方式(如以上關(guān)于圖18a-圖18c描述的)。例如，在第一導(dǎo)電材料11是多晶硅的實施例中，作為取代多晶硅柵極(RPG)工藝的一部分,柵電極15的第一導(dǎo)電材料11可以通過蝕刻工藝去除，以暴露柵極電介質(zhì)9。圖30a-圖30c示出，一旦柵電極15的第一導(dǎo)電材料11被去除，就可以在柵極電介質(zhì)9和鰭4之上形成或沉積第二導(dǎo)電材料20。在實施例中，可以將第二導(dǎo)電材料20沉積在鰭4、柵極電介質(zhì)9、以及第二 ILD 28之上。一旦形成，就可以使用例如CMP工藝去除第
二ILD 28之上的第二導(dǎo)電材料20的多個部分。然而，通過避免初始第一導(dǎo)電材料11中的圓形角部，第二 ILD 28可以具有更垂直特征和更尖銳角部。同樣地，當(dāng)鄰近第二 ILD 28形成第二導(dǎo)電材料20時，第二導(dǎo)電材料20將具有與更垂直特征和更尖銳角部類似的輪廓。同樣地，可以減少或消除柵電極15上的圓形角部的有害效果。圖31示出以上關(guān)于圖1a-圖19c描述的形成FinFET器件的實施例的工藝流程圖。在框102中，獲得具有鰭結(jié)構(gòu)、ST1、以及柵電極層的襯底。在框104中，在柵電極層上形成硬掩模層。然后，在框106中，在硬掩模上形成光刻膠層。接下來，在框108中，使光刻膠層曝光和顯影，以形成線圖案(line pattern)。在框110中，圖案通過蝕刻硬掩模被轉(zhuǎn)移到硬掩模，并且在框112中，通過蝕刻柵電極層被轉(zhuǎn)移到柵電極層。接下來，在框114中，去除光刻膠層。在框116中，形成第一隔離結(jié)構(gòu)，并且在框118中，形成第二隔離結(jié)構(gòu)。在框120中，去除硬掩模。在框122中，在柵電極層上沉積光刻膠層。在框124中，按照切割柵電極線圖案圖案化和顯影光刻膠層。在框126中，圖案被蝕刻到柵電極層，切割柵電極線，并且在框128中，去除光刻膠。在去除硬掩模之后，執(zhí)行切割柵電極線。在框130中，在柵電極上沉積CESL。在框132中，在柵電極之間的區(qū)域中的CESL之間沉積ILD。在框134中，去除CESL，并且在框136中，去除柵電極。在框138中，在框124中已經(jīng)存在柵電極的位置上沉積諸如金屬的第二導(dǎo)電材料。圖32示出用于以上關(guān)于圖20a-圖30c論述的實施例的工藝流程圖。在框202中，獲得具有鰭結(jié)構(gòu)、ST1、以及柵電極層的襯底。在框204中，在柵電極層上形成硬掩模層。然后，在框206中，在硬掩模上形成光刻膠層。接下來，在框208中，使光刻膠層曝光和顯影以形成線圖案。在框210中，通過蝕刻硬掩模將圖案轉(zhuǎn)移到硬掩模，并且在框212中，通過蝕刻柵電極層轉(zhuǎn)移到柵電極層。接下來，在框214中，去除光刻膠層。在框216中，形成第一隔離結(jié)構(gòu)，并且在框218中，形成第二隔離結(jié)構(gòu)。在框220中，去除硬掩模。在框222中，在柵電極上沉積CESL。在框224中，在柵電極層和CESL上沉積光刻膠層。在框226，按照切割柵電極線圖案圖案化和顯影光刻膠層。在框228中，圖案被蝕刻到柵電極層中，切割柵電極線，并且在框230中，去除光刻膠。在去除硬掩模之后執(zhí)行切割柵電極線。在框232中，在柵電極之間的區(qū)域中沉積ILD。在框234中，去除CESL，并且在框236中，去除柵電極。在框238中，在已經(jīng)存在柵電極的地方沉積諸如金屬的第二導(dǎo)電材料。根據(jù)一個實施例，提供一種形成半導(dǎo)體器件的方法，其包括用第一掩模圖案化導(dǎo)電材料層，其中，導(dǎo)電材料層位于至少一個鰭上。去除第一掩模，并且在導(dǎo)電材料層上形成第二掩模。使用第二掩模將導(dǎo)電材料層圖案化成多個柵電極。根據(jù)另一個實施例，提供一種制造半導(dǎo)體器件的方法，其包括在鰭之上形成導(dǎo)電材料層并且在導(dǎo)電材料層之上形成硬掩模。將導(dǎo)電材料層圖案化成第一帶狀件，并且去除硬掩模。在第一帶狀件之上形成光刻膠，并且通過光刻膠去除第一帶狀件的一部分，以形成第一柵電極、第二柵電極、以及在第一柵電極和第二柵電極之間的第一開口。根據(jù)還有的另一個實施例，提供一種制造半導(dǎo)體器件的方法，包括在鰭之上的導(dǎo)電層上形成第一掩模，并且使用第一掩模將導(dǎo)電層圖案化成第一行。鄰近第一行的側(cè)壁形成隔離結(jié)構(gòu)，并且去除第一掩模。在第一行和隔離結(jié)構(gòu)之上形成第二掩模，并且使用第二掩模將第一行圖案化成第一柵電極和第二柵電極，圖案化第一行形成在第一柵電極和第二柵電極之間的第一開口。應(yīng)該想到，在此描述的材料、幾何形狀、尺寸、結(jié)構(gòu)和處理參數(shù)僅是示意性的，并且不旨在并且不應(yīng)該被解釋為限于在此要求的實施例。雖然詳細地描述了本實施例及其優(yōu)點，但是將理解，在不脫離由所附權(quán)利要求限定的本披露的精神和范圍的情況下，在此可以做出多種改變、替換和更改。而且，本申請的范圍不旨在限于說明書中描述的處理、機器、制造、事務(wù)、手段、方法和步驟的組合。本領(lǐng)域技術(shù)普通技術(shù)人員可以從本發(fā)明容易地想到，可以根據(jù)本發(fā)明利用執(zhí)行與在此描述的相應(yīng)實施例基本相同的功能或?qū)崿F(xiàn)與其基本相同的結(jié)果的當(dāng)前存在或隨后開發(fā)的處理、機器、制造、事務(wù)、手段、方法或步驟的組合。從而，權(quán)利要求旨在包括在諸如處理、機器、制造、事務(wù)、手段、方法或步驟的組合的范圍內(nèi)。
權(quán)利要求
1.一種形成半導(dǎo)體器件的方法，所述方法包括: 用第一掩模圖案化導(dǎo)電材料層，所述導(dǎo)電材料層位于至少一個鰭之上； 去除所述第一掩模； 在所述導(dǎo)電材料層上形成第二掩模；以及 使用所述第二掩模將所述導(dǎo)電層圖案化成多個柵電極。
2.根據(jù)權(quán)利要求1所述的方法，還包括:在用所述第一掩模圖案化所述導(dǎo)電材料層之后并且在去除所述第一掩模之前，形成鄰近所述導(dǎo)電材料的隔離結(jié)構(gòu)。
3.根據(jù)權(quán)利要求2所述的方法，其中，所述隔離結(jié)構(gòu)從所述多個柵電極中的第一個柵電極延伸到所述多個柵電極中的第二個柵電極。
4.根據(jù)權(quán)利要求1所述的方法，還包括:在所述多個柵電極之上并且還在所述多個柵電極之間形成接觸蝕刻停止層。
5.根據(jù)權(quán)利要求1所述的方法，還包括:在圖案化所述導(dǎo)電材料層之后，在所述多個柵電極之間形成層間電介質(zhì)。
6.根據(jù)權(quán)利要求5所述的方法，還包括:去除所述多個柵電極，并且在鄰近所述層間電介質(zhì)的位置上沉積第二導(dǎo)電材料。
7.根據(jù)權(quán)利要求1所述的方法，其中，所述第一掩模是氧化物硬掩模，并且所述第二掩模是光刻膠。
8.根據(jù)權(quán)利要求1所述的方法，還包括:在用所述第一掩模圖案化所述導(dǎo)電材料層之后并且在用所述第二掩模圖案化所述導(dǎo)電材料層之前，在所述導(dǎo)電材料層之上形成接觸蝕刻停止層。
9.一種制造半導(dǎo)體器件的方法，包括: 在鰭之上形成導(dǎo)電材料層； 在所述導(dǎo)電材料層之上形成硬掩模； 將所述導(dǎo)電材料層圖案化成第一帶狀件； 去除所述硬掩模； 在所述第一帶狀件之上形成光刻膠；以及 通過所述光刻膠去除所述第一帶狀件的一部分，以形成第一柵電極、第二柵電極、和位于所述第一柵電極和所述第二柵電極之間的第一開口。
10.一種制造半導(dǎo)體器件的方法，所述方法包括: 在鰭之上的導(dǎo)電層上形成第一掩模； 使用所述第一掩模將所述導(dǎo)電層圖案化成第一行； 在鄰近所述第一行的側(cè)壁的位置上形成隔離結(jié)構(gòu)； 去除所述第一掩模； 在所述第一行和所述隔離結(jié)構(gòu)之上形成第二掩模；以及 使用所述第二掩模將所述第一行圖案化成第一柵電極和第二柵電極，圖案化在所述第一柵電極和所述第二柵電極之間形成第一開口的所述第一行。
全文摘要
提供了一種形成帶有鰭的半導(dǎo)體器件的結(jié)構(gòu)和方法。在實施例中，硬掩模用于圖案化柵電極層并且然后被去除。在去除硬掩模之后，柵電極層可以被分成獨立柵電極。本發(fā)明還提供了一種制造鰭器件的結(jié)構(gòu)和方法。
文檔編號H01L21/336GK103177950SQ20121007310
公開日2013年6月26日 申請日期2012年3月19日 優(yōu)先權(quán)日2011年12月22日
發(fā)明者謝銘峰, 尤志豪, 張長昀 申請人:臺灣積體電路制造股份有限公司