專利名稱：具有參考特征的垂直非易失性存儲裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的主題涉及一種非易失性存儲裝置及其制造方法，更具體地講，涉及一種垂直非易失性存儲裝置及其制造方法。
背景技術(shù)：
目前需要電子產(chǎn)品更小且處理更多的數(shù)據(jù)。因此，存在提高在這種電子產(chǎn)品中使用的半導(dǎo)體存儲裝置的集成度的對應(yīng)需求。提高非易失性半導(dǎo)體存儲裝置的集成度的一種技術(shù)為采用垂直晶體管結(jié)構(gòu)，而不是采用傳統(tǒng)的二維晶體管結(jié)構(gòu)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明主題的一些實施例，一種存儲裝置包括基底和靠近基底的連接區(qū)的邊界設(shè)置在基底上或中的虛設(shè)結(jié)構(gòu)。存儲裝置還包括在基底的單元陣列區(qū)中設(shè)置在基底上的垂直溝道區(qū)。存儲裝置還包括多條垂直堆疊的導(dǎo)電柵極線并且在多條導(dǎo)電柵極線之間設(shè)置有絕緣層，所述多條導(dǎo)電柵極線和設(shè)置的絕緣層與垂直溝道區(qū)側(cè)向相鄰地設(shè)置并橫跨虛設(shè)結(jié)構(gòu)延伸，導(dǎo)電柵極線和絕緣層中的至少最上面的一個在虛設(shè)結(jié)構(gòu)的交叉處具有表面變形，所述表面變形被構(gòu)造為用作參考特征。虛設(shè)結(jié)構(gòu)可包括溝槽，并且表面變形可包括在溝槽上方的凹進(jìn)。在又一實施例中，導(dǎo)電柵極線的端部被階梯化。所述存儲裝置還可包括靠近連接區(qū)的與單元陣列區(qū)相對的邊緣設(shè)置的第二虛設(shè)結(jié)構(gòu)。第二虛設(shè)結(jié)構(gòu)可包括虛設(shè)溝槽、虛設(shè)電阻器或虛設(shè)柵極結(jié)構(gòu)。進(jìn)一步的實施例提供了包括靠近連接區(qū)的邊界處在基底上或在基底中形成虛設(shè)結(jié)構(gòu)并在基底上形成多個垂直堆疊導(dǎo)電層，多個垂直堆疊導(dǎo)電層之間設(shè)置有絕緣層并且多個垂直堆疊導(dǎo)電層覆蓋虛設(shè)結(jié)構(gòu)，以在堆疊的導(dǎo)電層和絕緣層中的至少最上面的一個處形成表面變形。利用表面變形作為參考使堆疊的導(dǎo)電層和絕緣層被圖案化，以形成多條垂直堆疊的導(dǎo)電柵極線和導(dǎo)電柵極線之間設(shè)置的絕緣層。虛設(shè)結(jié)構(gòu)可包括溝槽，并且表面變形可包括凹進(jìn)。利用表面變形作為參考來圖案化堆疊的導(dǎo)電層和絕緣層以形成多條垂直堆疊的導(dǎo)電柵極線和設(shè)置在導(dǎo)電柵極線之間的絕緣層的步驟可包括利用表面變形作為參考在連接區(qū)中形成導(dǎo)電柵極線的階梯端部?？尚纬纱鎯卧鎯卧◤幕状怪毖由斓臏系绤^(qū)并受多條導(dǎo)電柵極線控制。根據(jù)本發(fā)明主題的一方面，提供了一種非易失性存儲裝置，所述非易失性存儲裝置包括基底，在基底上限定了單元陣列區(qū)；虛設(shè)圖案，位于單元陣列區(qū)的邊緣處；多條導(dǎo)線，垂直堆疊在基底上以覆蓋虛設(shè)圖案并沿至少一個延伸方向延伸，至少一個延伸方向在虛設(shè)圖案上變化，從而表示虛設(shè)圖案的位置。
多條導(dǎo)線可沿第一方向延伸，并且延伸方向在虛設(shè)圖案上變化為第一方向和第二方向之間的垂直于基底的預(yù)定方向。多條導(dǎo)線可包括彎曲部分，所述彎曲部分向在虛設(shè)圖案上向第二方向彎曲。彎曲部分可包括具有與虛設(shè)圖案的中心相同的中心的凹進(jìn)部分。虛設(shè)圖案可沿垂直于第一方向和第二方向的第三方向延伸。虛設(shè)圖案可為用于測量的溝槽，所述溝槽形成在基底中并用作測量多條導(dǎo)線的端部的位置的參考點。垂直非易失性存儲裝置還可包括位于單元陣列區(qū)外部的連接區(qū)和位于連接區(qū)外部的外圍電路區(qū)，連接區(qū)和外圍電路區(qū)限定在基底上，其中，用于驅(qū)動單元陣列的電路設(shè)置在外圍電路區(qū)中，并且多條導(dǎo)線通過連接區(qū)中的布線連接到外圍電路區(qū)的電路。連接區(qū)可包括多個階梯部分，通過使作為下面的線的導(dǎo)線的端部延伸得比作為上面的線的導(dǎo)線的端部長，其中，多個階梯部分將導(dǎo)線的部分暴露預(yù)定的長度。垂直非易失性存儲裝置還可包括接觸塞，接觸塞形成在導(dǎo)線的被多個階梯部分暴露的部分中并將導(dǎo)線連接到外圍電路。當(dāng)虛設(shè)圖案為第一虛設(shè)圖案時，垂直非易失性存儲裝置還可包括至少一個第二虛設(shè)圖案，至少一個第二虛設(shè)圖案形成在與外圍電路區(qū)相鄰的連接區(qū)中并用作測量導(dǎo)線的端部的位置的參考點。至少一個第二虛設(shè)圖案可具有與形成在外圍電路區(qū)中的結(jié)構(gòu)相同的結(jié)構(gòu)。第一虛設(shè)圖案和第二虛設(shè)圖案可被電隔離。垂直非易失性存儲裝置還可包括在單元陣列區(qū)垂直延伸的多個溝道區(qū)，其中，多個存儲單元串均包括多個存儲單元和位于多個存儲單元的一個側(cè)的至少一個選擇晶體管，并且所述多個存儲單元串沿多個溝道區(qū)的外壁在基底上相互分開地垂直延伸。多條導(dǎo)線可為多個存儲單元和至少一個選擇晶體管的柵極線。根據(jù)本發(fā)明主題的另一方面，提供了一種垂直非易失性存儲裝置，所述垂直非易失性存儲裝置包括基底；多條導(dǎo)線，垂直堆疊在基底上，沿一個方向延伸，并具有以向下階梯化的方式形成的端部；至少一個虛設(shè)圖案，在端部附近形成在基底上并被電隔離。


由下面結(jié)合附圖進(jìn)行的詳細(xì)描述，本發(fā)明主題的示例性實施例將被更清楚地理解，在附圖中圖I是根據(jù)本發(fā)明主題的一些實施例的非易失性存儲裝置的存儲單元陣列的等效電路圖；圖2是根據(jù)本發(fā)明主題的一些實施例的非易失性存儲裝置的存儲單元串的等效電路圖；圖3是示出了根據(jù)本發(fā)明主題的一些實施例的非易失性存儲裝置的結(jié)構(gòu)的平面圖； 圖4是示出了根據(jù)本發(fā)明主題的第一實施例的非易失性存儲裝置的結(jié)構(gòu)的透視圖；圖5A至圖51是根據(jù)本發(fā)明主題的一些實施例的用于解釋制造圖4中的非易失性存儲裝置的方法的剖視圖；圖6A至圖6C是根據(jù)本發(fā)明主題的一些實施例的用于解釋制造圖4中的非易失性存儲裝置的方法的剖視圖；圖7是示出了根據(jù)本發(fā)明主題的其它實施例的非易失性存儲裝置的結(jié)構(gòu)的剖視圖； 圖8是示出了根據(jù)本發(fā)明主題的又一些實施例的非易失性存儲裝置的結(jié)構(gòu)的剖視圖；圖9是示出了根據(jù)本發(fā)明主題的其它實施例的非易失性存儲裝置的結(jié)構(gòu)的透視圖；圖10是根據(jù)本發(fā)明主題的一些實施例的非易失性存儲裝置的框圖。
具體實施例方式現(xiàn)在將參照附圖更充分地描述本發(fā)明的主題，在附圖中示出了本發(fā)明主題的示例性實施例。然而，本發(fā)明的主題可以以很多不同的形式實施，并不應(yīng)該被理解為限于在此闡述的實施例；相反，提供這些實施例使得本公開將是徹底的和完整的，并將把本發(fā)明主題的構(gòu)思充分地傳達(dá)給本領(lǐng)域的普通技術(shù)人員。預(yù)計會出現(xiàn)例如由制造技術(shù)和/或公差引起的示例的形狀變化。因此，示例性實施例不應(yīng)該被理解為限于在此示出的區(qū)域的具體形狀，而應(yīng)該包括例如由制造導(dǎo)致的形狀變形。在附圖中，相同的標(biāo)號表示相同的特征。此外，在圖中示出的區(qū)域?qū)嶋H上是示意性的，它們的形狀可并不意圖示出裝置的區(qū)域的實際形狀，也不意圖限制示例性實施例的范圍。圖I是根據(jù)本發(fā)明主題的一些實施例的非易失性存儲裝置的存儲單元陣列10的等效電路圖。在圖I中，示出了具有垂直溝道結(jié)構(gòu)的垂直NAND閃速存儲裝置的等效電路圖。參照圖1，存儲單元陣列10可包括多個存儲單元串11。多個存儲單元串11中的每個存儲單元串可具有在垂直方向(即，z方向)上延伸的垂直結(jié)構(gòu)，所述垂直方向垂直于基底(未示出)的主表面延伸的方向(在下文中，稱作延伸方向)(即，X方向和y方向)。多個存儲單元串11可構(gòu)成存儲單元塊13。多個存儲單元串11中的每個存儲單元串可包括多個存儲單元MCl至MCn、串選擇晶體管SST和地選擇晶體管GST。在每個存儲單元串11中，地選擇晶體管GST、多個存儲單元MCl至MCn和串選擇晶體管SST可在垂直方向(S卩，z方向)上串聯(lián)布置。多個存儲單元MCl至MCn可存儲數(shù)據(jù)。多條字線WLl至WLn可分別結(jié)合到存儲單元MCl至MCn，以控制存儲單元MC I至MCn。多個存儲單元MCl至MCn的數(shù)量可根據(jù)非易失性存儲裝置的容量適當(dāng)確定。沿y方向延伸的多條位線BLl至BLm可連接到布置在存儲單元塊13的第一列至第m列中的存儲單元串11的第一端，例如，可連接到串選擇晶體管SST的漏極側(cè)。另外，共源線CSL可連接到存儲電極串11的另一端，例如，可連接到地選擇晶體管GST的源極側(cè)。沿X方向延伸的字線WLl至WLn均可連接到多個存儲單元串11的存儲單元MCl至MCn的柵極。當(dāng)驅(qū)動字線WLl至WLn時，數(shù)據(jù)可在多個存儲單元MCl至MCn中被編程、讀取或擦除。每個存儲單元串11中的串選擇晶體管SST可設(shè)置在位線BLl至BLm與存儲單元MCl至MCn之間。在存儲單元塊13中，每個串選擇晶體管SST可響應(yīng)于連接到串選擇晶體管SST的柵極的串選擇線SSL來控制多條位線BLl至BLm與多個存儲單元MCl至MCn之間的數(shù)據(jù)傳輸。地選擇晶體管GST可設(shè)置在多個存儲單元MCl至MCn和共源線CSL之間。在存儲單元塊13中，每個地選擇晶體管GST可響應(yīng)于連接到地選擇晶體管GST的柵極的地選擇線GSL來控制多個存儲單元MCl至MCn和共源線CSL之間的數(shù)據(jù)傳輸。圖2是根據(jù)本發(fā)明主 題的一些實施例的非易失性存儲裝置的存儲單元串的等效電路圖。在圖2中，示出了包括在具有垂直溝道結(jié)構(gòu)的垂直NAND閃速存儲裝置中的一個存儲單元串IlA的等效電路圖。在圖I和圖2中，相同的特征用相同的標(biāo)號表示，因此根據(jù)參照圖I的上述描述將不再參照圖2進(jìn)行詳細(xì)的描述。在圖I中，串選擇晶體管SST是單個的晶體管。然而，在圖2中，在位線BL和存儲單元MCl至MCn之間串聯(lián)布置兩個串選擇晶體管SSTl和SST2。串選擇線SSL可共同連接到串選擇晶體管SSTl和SST2的柵極。與圖I中的第一串選擇線SSLl和第二串選擇線SSL2類似，串選擇線SSL可為多條串選擇線中的在存儲單元塊中的一條串選擇線。此外，在圖I中，地選擇晶體管GST為單個晶體管。然而，在圖2中，在多個存儲單元MCl至MCn和共源線CSL之間串聯(lián)布置兩個地選擇晶體管GSTl和地選擇晶體管GST2。地選擇線GSL可共同連接到地選擇晶體管GSTl和地選擇晶體管GST2的柵極。與圖I中的第一地選擇線GSLl和第二地選擇線GSL2類似，地選擇線GSL可為多條地選擇線中的在存儲單元塊中的一條地選擇線。類似地，與圖I中的位線BLl至BLm類似，位線BL可對應(yīng)于存儲單元塊的多條位線中的任意一條位線。圖3是示出了根據(jù)本發(fā)明主題的一些實施例的非易失性存儲裝置100的結(jié)構(gòu)的平面圖。參照圖3，非易失性存儲裝置100可包括單元陣列區(qū)C、連接區(qū)D和連接區(qū)D外部的外圍電路區(qū)(未示出)。多個存儲單元、電連接到存儲單元的位線190及柵極線151至158 (用150共同表示)設(shè)置在單元陣列區(qū)C中。由于柵極線150包括導(dǎo)電材料，所以柵極線150可被稱作導(dǎo)線。柵極線150可沿X方向延伸，位線190可沿與X方向垂直的y方向延伸?？梢砸訸字形方式將多個溝道區(qū)130設(shè)置在單元陣列區(qū)C中，并且溝道區(qū)130電連接到位線190。在與連接區(qū)D相鄰的單元陣列區(qū)C中，第一虛設(shè)溝槽110可與位線190平行地延伸。連接區(qū)D形成在單元陣列區(qū)C和外圍電路區(qū)(未示出)之間。柵極線150從單元陣列區(qū)C延伸到連接區(qū)D，并且柵極線150以這樣的方式延伸，即，從最下層151到最上層158按照階梯的方式，柵極線150中的特定的一條柵極線的延伸長度比緊鄰的下面的柵極線150的延伸長度短預(yù)定長度LI。將柵極線150與外圍電路區(qū)電連接的布線結(jié)構(gòu)可包括集成的字線221至228 (用220共同表示)和接觸塞201至208 (用200共同表示)。在連接區(qū)D的與連接區(qū)D接觸單元陣列區(qū)C的一側(cè)相對的一側(cè)，可在連接區(qū)D的邊緣上形成第二虛設(shè)溝槽210，第二虛設(shè)溝槽210與第一虛設(shè)溝槽110平行地延伸。外圍電路區(qū)設(shè)置在連接區(qū)D外部。在外圍電路區(qū)中，可設(shè)置用于驅(qū)動存儲單元的電路和用于讀取存儲在存儲單元中的信息的電路。非易失性存儲裝置100包括設(shè)置在與連接區(qū)D相鄰的單元陣列區(qū)C中和/或設(shè)置在與外圍電路區(qū)相鄰的連接區(qū)D中的一個或多個虛設(shè)溝槽，即，第一虛設(shè)溝槽110和第二虛設(shè)溝槽210?？墒褂玫谝惶撛O(shè)溝槽110和第二虛設(shè)溝槽210進(jìn)行測量。因此，當(dāng)形成延伸到不同長度的柵極線150的端部時，可通過利用第一虛設(shè)溝槽110和第二虛設(shè)溝槽210作為參考點測量距離來準(zhǔn)確地控制端部的位置。另外，在沒有不良接觸的情況下，柵極線150可隨后連接到接觸塞200。 圖4是示出了根據(jù)本發(fā)明主題的一些實施例的非易失性存儲裝置1000的結(jié)構(gòu)的透視圖，其示出了與圖3中的線1-1’對應(yīng)的部分。在圖4中，可不示出構(gòu)成圖2中的存儲單元串的一些組件。例如，沒有示出存儲單元串的位線。參照圖4，非易失性存儲裝置1000包括單元陣列區(qū)C和連接區(qū)D。單元陣列區(qū)C包括設(shè)置在基底100上的溝道區(qū)130和沿溝道區(qū)130的側(cè)壁設(shè)置的多個存儲單元串。可以沿在X方向上設(shè)置的溝道區(qū)130的外圍在X方向上布置多個存儲單元串。與圖2中的串IlA類似，存儲單元串可從基底100沿溝道區(qū)130的側(cè)壁在z方向上延伸。每個存儲單元串可包括兩個地選擇晶體管GSTl和GST2、多個存儲單元MCI、MC2、MC3和MC4以及兩個串選擇晶體管SSTl和SST2，如圖4所示?；?00可具有沿X方向和y方向延伸的主表面?；?00可包括半導(dǎo)體材料，所述半導(dǎo)體材料例如為第IV族半導(dǎo)體、第III-V族化合物半導(dǎo)體或第II-VI族氧化物半導(dǎo)體。例如，第IV族半導(dǎo)體可包括硅、鍺或硅鍺。基底100可設(shè)置為塊體晶片或外延層。第一虛設(shè)溝槽110可形成在與連接區(qū)D相鄰的單元陣列區(qū)C中的基底100中。第一虛設(shè)溝槽110可沿y方向延伸。為了當(dāng)利用第一虛設(shè)溝槽110作為參考點測量柵極線150的端部的位置時有助于測量并提高測量可靠性，第一虛設(shè)溝槽110可具有距離柵極線150的端部中的至少一個例如10微米(μπι)或更小的預(yù)定距離。在第一虛設(shè)溝槽110上，柵極線150可在第一虛設(shè)溝槽110上方凹進(jìn)。具體地講，柵極線150可在第一虛設(shè)溝槽110上方大致沿ζ方向向基底100凹進(jìn)。在圖4中，垂直堆疊的多條導(dǎo)線(例如，柵極線150)覆蓋虛設(shè)圖案(例如，第一虛設(shè)溝槽110)，并在與虛設(shè)圖案的交叉處具有表面變形(例如，凹進(jìn)S)，所述表面變形指示所述多條導(dǎo)線下面的虛設(shè)圖案的位置。最上面的絕緣層169中的凹進(jìn)S可具有彎曲的形狀并可指向第一虛設(shè)溝槽110。凹進(jìn)S可形成在與第一虛設(shè)溝槽110的中心基本對齊的位置處。凹進(jìn)S可具有預(yù)定的深度，從而在平面中進(jìn)行測量時被識別作為參考點。圖4中的第一虛設(shè)溝槽110是用于測量柵極線150的端部的位置的圖案的示例，但是本發(fā)明主題不限于使用溝槽形成測量特征。例如，在一些實施例中，虛設(shè)圖案可形成在基底100的頂表面上，從而在柵極線150中形成凸起塊。具有柱形形狀的溝道區(qū)130可設(shè)置在基底100上并可從基底100沿ζ方向延伸。溝道區(qū)130可在X方向和y方向上相互分隔開，并可以在X方向上以Z字形方式設(shè)置。即，在X方向上彼此相鄰布置的溝道區(qū)130可設(shè)置成在y方向上錯開。另外，盡管在圖4中的兩列中溝道區(qū)130錯開，但是本發(fā)明主題不限于此。例如，溝道區(qū)130可以以Z字形方式設(shè)置成在三列或更多列中錯開。溝道區(qū)130可以以例如環(huán)形形狀形成。溝道區(qū)130可以以溝道區(qū)130的底表面直接接觸基底100的方式電連接到基底100。溝道區(qū)130可包括諸如多晶硅或單晶硅的半導(dǎo)體材料。半導(dǎo)體材料可為未摻雜或可包括P型或η型雜質(zhì)。埋置的絕緣層170可分別形成在溝道區(qū)130中。絕緣區(qū)(未示出)可沿y方向形成在溝道區(qū)130的兩側(cè)表面上。在絕緣區(qū)下方，雜質(zhì)區(qū)(未示出)可與基底100的主表面相鄰地布置并沿X方向延伸且在y方向上相互分隔開。各個雜質(zhì)區(qū)可沿y方向設(shè)置在溝道區(qū)130中的相鄰的溝道區(qū)對之間。雜質(zhì)區(qū)可為源區(qū)，并可與基底100的其他區(qū)域形成PN結(jié)。圖I和圖2中的共源線CSL可連接到雜質(zhì)區(qū)(未示出)。導(dǎo)電層193可形成在埋置的絕緣層170的頂表面上并可電連接到溝道區(qū)130。導(dǎo)電層193可包括例如摻雜的多晶硅。導(dǎo)電層193可用作串選擇晶體管SSTl和SST2的漏區(qū)。布置在y方向上的第一串選擇晶體管SSTl可通過導(dǎo)電層193共同連接到位線BL(見圖2)。位線(未示出)可具有形狀為沿y方向延伸的線形的圖案，并可通過形成在導(dǎo)電層193中的位線接觸塞(未示出)進(jìn)行電連接。另外，布置在y方向上的第一地選擇晶體管GSTl可電連接到與第一地選擇晶體管GSTl相鄰的雜質(zhì)區(qū)(未示出)。多條柵極線150可沿溝道區(qū)130的側(cè)表面布置并在ζ方向上與基底100分隔開。柵極線150可為地選擇晶體管GSTl和GST2、多個存儲單元MCI、MC2、MC3和MC4以及串選擇晶體管SSTl和SST2的柵極。柵極線150可共同連接到沿X方向布置的相鄰的存儲單元串。串選擇晶體管SSTl和SST2的柵極線157和158可連接到串選擇線SSL(見圖2)。存儲單元MCI、MC2、MC3和MC4的柵極線153、154、155和156可連接到對應(yīng)的字線，像圖2中的字線WLl至WLn。地選擇晶體管GSTl和GST2的柵極線151和152可連接到地選擇線GSL(見圖2)。柵極線150可包括金屬膜，例如鎢(W)。另外，盡管圖4中未示出，但是柵極線150還可包括擴散阻擋層(未示出)，并且擴散阻擋層可包括由例如氮化鎢(WN)、氮化鉭(TaN)和氮化鈦(TiN)構(gòu)成的組中選擇的任何一種。柵極介電膜140可設(shè)置在溝道區(qū)130和柵極線150之間。盡管圖4中未示出，但是每個柵極介電膜140可包括從溝道區(qū)130順序堆疊的隧道絕緣層、電荷存儲層和阻擋絕緣層。隧道絕緣層可通過Fowler-Nordheim(F-N)隧道效應(yīng)使電荷隧穿到電荷存儲層。隧道絕緣層可包括例如氧化硅。電荷存儲層可為電荷捕獲層或浮置柵極導(dǎo)電膜。例如，電荷存儲層可包括量子點或納米晶。量子點或納米晶可包括導(dǎo)體，例如半導(dǎo)體或金屬的微小顆粒。阻擋絕緣層可包括高k介電材料。這里，術(shù)語“高k介電材料”指的是介電常數(shù)高于氧化物膜的介電常數(shù)的介電材料。層間絕緣層160中的各個層間絕緣層可設(shè)置在相鄰的柵極線150的對之間。層間絕緣層160可布置成沿X方向延伸并在ζ方向相互分開，像柵極線150 —樣。層間絕緣層160的側(cè)表面可接觸溝道區(qū)130。層間絕緣層160可包括例如氧化硅或氮化硅。盡管圖4中示出了四個存儲單元，即，存儲單元MCI、MC2、MC3和MC4，但是本發(fā)明主題不限于此，可根據(jù)非易失性存儲裝置1000的容量布置更多或更少的存儲單元。另外，存儲單元串的串選擇晶體管SSTl和SST2及地選擇晶體管GSTl和GST2成對布置。由于串選擇晶體管SSTl和SST2及地選擇晶體管GSTl和GST2的數(shù)量為兩個或更多，所以柵極線151、152、157和158在ζ方向上的柵極長度比串選擇晶體管和地選擇晶體管的數(shù)量為I個時的柵極長度小的多，從而無空隙地填充層間絕緣層160。然而，本發(fā)明主題不限于此，并且在一些實施例中，每個存儲單元串可包括一個串選擇晶體管SST和一個地選擇晶體管GST，如圖I所示。另外，串選擇晶體管SST和地選擇晶體管GST可具有與存 儲單元MC1、MC2、MC3和MC4的結(jié)構(gòu)不同的結(jié)構(gòu)。
連接區(qū)D是柵極線150和層間絕緣層160延伸所在的區(qū)域，并包括由柵極線150和層間絕緣層160形成的階梯部分。階梯部分可以以上層的柵極線150和層間絕緣層160比下層的柵極線150和層間絕緣層160短預(yù)定的長度LI的形式形成。用于連接集成的字線220 (見圖3)的接觸塞200 (見圖3)可形成在階梯部分中。第二虛設(shè)溝槽210設(shè)置在連接區(qū)D的外邊緣上。在與連接區(qū)D接觸單元陣列區(qū)C的一側(cè)相對的連接區(qū)D的一側(cè)，連接區(qū)D接觸外圍電路區(qū)(未示出)，并且第二虛設(shè)溝槽210可與外圍電路區(qū)相鄰地設(shè)置。第二虛設(shè)溝槽210比第一虛設(shè)溝槽110深，但是本發(fā)明主題不限于此。在一些實施例中，第二虛設(shè)溝槽210可形成在與連接區(qū)D相鄰的外圍電路區(qū)(未示出)中。在任何情況下，第二虛設(shè)溝槽210可距離柵極線150的端部中的至少一個端部具有預(yù)定的距離(例如，10 μ m或更小)，S卩，距離階梯部分具有預(yù)定的距 離，從而當(dāng)使用第二虛設(shè)溝槽210作為參考點測量端部的位置時有助于測量并提高測量的可靠性。外圍電路區(qū)(未示出)可沿X方向設(shè)置在連接區(qū)D的外部。盡管圖4中未示出，但是諸如高電壓晶體管、低電壓晶體管和電阻器的組件可形成在外圍電路區(qū)中。在圖4中，當(dāng)形成柵極線150的階梯部分時，可通過利用第一虛設(shè)溝槽110和第二虛設(shè)溝槽210作為參考點來測量階梯部分的長度。對于靠近由第一虛設(shè)溝槽110形成的凹進(jìn)部分S的柵極線150，通過使用凹進(jìn)部分S作為參考點來測量距離凹進(jìn)部分S的距離D1。另外，對于靠近第二虛設(shè)溝槽210的柵極線150，可通過利用第二虛設(shè)溝槽210作為參考點來測量距離第二虛設(shè)溝槽210的距離D2。因此，可準(zhǔn)確地形成柵極線150的階梯部分。從沿圖4中的y方向的剖視圖可以看出，圖5A至圖51是示出了根據(jù)本發(fā)明主題的一些實施例的制造圖4中的非易失性存儲裝置1000的操作的剖視圖。參照圖5A，第一虛設(shè)溝槽110形成在基底100中。第一虛設(shè)溝槽110可形成在與連接區(qū)D相鄰的單元陣列區(qū)C中。第一虛設(shè)溝槽110的深度、寬度和形狀通?？筛鶕?jù)非易失性存儲裝置1000的結(jié)構(gòu)而變化。多個層間犧牲層181至188 (由180共同表示)和多個層間絕緣層161至169 (由160共同表示)交替地形成在形成有第一虛設(shè)溝槽110的基底100上。層間犧牲層180和層間絕緣層160可從第一層間絕緣層161開始交替地堆疊在基底100上，如圖5A所示。由于第一虛設(shè)溝槽110，層間犧牲層180和層間絕緣層160向?qū)娱g犧牲層凹進(jìn)，并且在第九層間絕緣層169上形成頂部凹進(jìn)S。層間犧牲層180可由可相對于層間絕緣層160被選擇性蝕刻的材料形成。即，層間犧牲層180可由可被蝕刻而層間絕緣層160很少蝕刻或不蝕刻的材料形成。這種蝕刻選擇性可指蝕刻層間犧牲層180的速率與蝕刻層間絕緣層160的速率的比率。例如，層間絕緣層160可為氧化硅膜和氮化硅膜中的至少一個，層間犧牲層180可由與層間絕緣膜160的材料不同且從硅膜、氧化硅膜、碳化硅膜和氮化硅膜中選擇的材料形成。如圖5A所示，層間絕緣膜160的厚度可不同。層間絕緣膜160中的最下層的第一層間絕緣膜161可具有相對薄的厚度，而最上層的第九層間絕緣膜169可具有相對厚的厚度。然而，層間絕緣膜160和層間犧牲層180的厚度可以按各種方式改變，并且構(gòu)成層間絕緣膜160和層間犧牲層180的膜的數(shù)量也可以按照各種方式改變。第一掩模層120a形成在層間絕緣膜160和層間犧牲層180上。第一掩模層120a為用于在連接區(qū)D中切割從單元陣列區(qū)C延伸的層間絕緣膜160和層間犧牲層180的層。第一掩模層120a可包括例如光致抗蝕劑?？蛇x地，第一掩模層120a可形成為包括光敏材料和非光敏材料的復(fù)合層。第一掩模層120a可形成為延伸到第二層間絕緣層162和第一層間犧牲層181所延伸到的位置?？蛇x地，第一掩模層120a可形成為延伸到第一層間絕緣層161、第二層間絕緣層162和第一層間犧牲層181所延伸到的位置?？赏ㄟ^測量距離由第一虛設(shè)溝槽110形成的凹進(jìn)S的距離而清楚地知道形成第一掩模層120a的位置。參照圖5B，執(zhí)行蝕刻并去除層間絕緣膜160和層間犧牲層180的被第一掩模層120a暴露的部分的工藝?？赏ㄟ^利用干蝕刻或濕蝕刻的各向異性蝕刻來執(zhí)行蝕刻和去除工藝。如果利用干蝕刻，則可利用順序蝕刻堆疊的層間絕緣膜160和層間犧牲層180的部分的多個步驟來執(zhí)行蝕刻和去除工藝。參照圖5C,可執(zhí)行修整圖5B中的第一掩模層120a的工藝。可通過利用干蝕刻或濕蝕刻來執(zhí)行修整工藝。由于修整工藝，去除第一掩模層120a的邊緣以形成覆蓋減小的區(qū)域的第二掩模層120b。由于修整工藝,可減小第一掩模層120a的高度。第二掩模層120b可形成為延伸到第三層間絕緣層163和第二層間犧牲層182所延伸到的位置?？赏ㄟ^測量距離由第一虛設(shè)溝槽110形成的凹進(jìn)S的距離而清楚地知道形成第二掩模層120b的位置。參照圖5D，執(zhí)行蝕刻和去除工藝，在所述蝕刻和去除工藝中，通過利用圖5C中的第二掩模層120b按照與圖5B中使用的方式相同的方式來蝕刻和去除層間絕緣膜160和層間犧牲層180的部分。還可執(zhí)行蝕刻和去除工藝直至第二層間犧牲層182。接下來，按照與圖5C中使用的方式相同的方式對第二掩模層120b執(zhí)行修整工藝。因此，形成覆蓋了減小的區(qū)域的第三掩模層120c，并且第三掩模層120c可形成為延伸到第四層間絕緣層164和第三層間犧牲層183所延伸到的位置。按照與參照圖5B至圖描述的方式相同的方式，可重復(fù)地執(zhí)行去除層間絕緣膜160和層間犧牲層180的部分的工藝以及修整第三掩模層120c的工藝。利用這個工藝，形成了如圖5E所示的具有階梯部分的層間絕緣膜160和層間犧牲層180。修整工藝是在特定的蝕刻條件下將掩模層120a、120b和120c去除預(yù)定的長度的工藝。因此，由于通過利用掩模層120a、120b和120c將層間絕緣膜160和層間犧牲層180重復(fù)去除預(yù)定的長度，所以根據(jù)下層的位置可相對地確定階梯部分的位置。因此，會難以控制階梯部分的絕對位置。根據(jù)本發(fā)明主題的一些實施例，由于在測量距離凹進(jìn)S的距離時可執(zhí)行每個修整工藝，所以可準(zhǔn)確地控制柵極線150的端部的位置。參照圖5E，連接區(qū)絕緣層175可形成在包括階梯部分的層間絕緣膜160和層間犧牲層180上。連接區(qū)絕緣層175可包括與層間絕緣膜160的材料相同的材料?？稍谑紫刃纬赏鈬娐穮^(qū)(未示出)之后，可形成單元陣列區(qū)C和連接區(qū)D。在這種情況下，由于形成了連接區(qū)絕緣層175并執(zhí)行平坦化工藝，所以單元陣列區(qū)C、連接區(qū)D和外圍電路區(qū)的高度可相同。接下來，可形成穿過層間絕緣膜160和層間犧牲層180的第一開口 Ta。第一開口Ta可為均在ζ方向上具有深度的孔。另外，第一開口 Ta可在X方向和y方向上相互分隔開(見圖4)。第一開口 Ta的形成可包括在層間絕緣膜160和層間犧牲層180中形成限定第一開口 Ta的位置的預(yù)定掩模圖案，以及通過利用預(yù)定的掩模圖案作為蝕刻掩模來各向異性蝕刻層間絕緣膜160和層間犧牲層180。由于蝕刻包括兩種不同類型的膜的結(jié)構(gòu)，所以多個第一開口 Ta的側(cè)壁不會垂直于基底100的頂表面。例如，第一開口 Ta的寬度可向著基底100的頂表面減小。第一開口 Ta可形成為暴露基底100的頂表面,如圖5E所不。另外,盡管在圖5E中未示出，但是作為在各向異性蝕刻步驟中的過蝕刻結(jié)果，可將第一開口 Ta下方的基底100蝕刻至預(yù)定的深度。參照圖5F,溝道區(qū)130可形成在第一開口 Ta的內(nèi)壁和底表面上。通過利用原子層沉積(ALD)或化學(xué)氣相沉積(CVD)可將溝道區(qū)130形成為具有預(yù)定的厚度，例如，厚度為第一開口 Ta的寬度的大約1/50至1/5。溝道區(qū)130可通過直接接觸第一開口 Ta的底表面上的基底100來電連接到基底10 0。接下來，可用埋置絕緣層170來填充第一開口 Ta?？蛇x地，在形成埋置絕緣層170之前，還可執(zhí)行在包括氫或重氫的氣體氣氛下對包括溝道區(qū)130的結(jié)構(gòu)進(jìn)行熱處理的氫退火步驟。由于氫退火步驟，可減少溝道區(qū)130中存在的晶體缺陷。平坦化工藝可去除覆蓋連接區(qū)絕緣層175的非必要半導(dǎo)體材料和非必要絕緣材料?？衫梦g刻工藝等部分地去除埋置絕緣層170的上部，可在去除的部分上沉積用于形成導(dǎo)電層193的材料。再一次，可執(zhí)行平坦化工藝以形成導(dǎo)電層193。參照圖5G，形成通過其暴露基底100的第二開口(未示出)。盡管在圖5G中未示出，但是第二開口可沿I方向形成在溝道區(qū)130之間，并可沿X方向延伸。可通過利用蝕刻工藝來去除通過第二開口暴露的層間犧牲層180的部分。由于去除了層間犧牲層180的部分，所以可形成限定在層間絕緣膜160之間的多個側(cè)表面開口 Tl。可通過側(cè)表面開口 Tl來部分暴露溝道區(qū)130的側(cè)壁。參照圖5H，柵極介電膜140可形成在溝道區(qū)130和層間絕緣膜160的通過第二開口和側(cè)表面開口 Tl暴露的部分上。每個柵極介電膜140可包括從溝道區(qū)130順序堆疊的隧道絕緣層142、電荷存儲層144和阻擋絕緣層146?？赏ㄟ^利用ALD、CVD或物理氣相沉積(PVD)來形成隧道絕緣層142、電荷存儲層144和阻擋絕緣層146?？捎脤?dǎo)電材料填充第二開口和側(cè)表面開口 Tl。可部分蝕刻導(dǎo)電材料來形成第三開口(未示出)?？稍谂c第二開口相同的位置處以相同的形狀形成第三開口。因此，由于導(dǎo)電材料僅填充在圖5G中的側(cè)表面開口 Tl中，所以可形成柵極線150。接下來，可用絕緣材料
填充第三開口。參照圖51，位線190可形成在導(dǎo)電層193上。導(dǎo)電層193可用作位線接觸塞，并且可選地，單獨的位線接觸塞可形成在導(dǎo)電層193中。位線190可沿y方向延伸(見圖4)。電連接到柵極線150的接觸塞200形成在連接區(qū)D中。接觸塞200形成為不同的深度以接觸柵極線150。當(dāng)接觸塞的深度的增加時，即，當(dāng)接觸塞200的底表面向基底100的頂表面靠近時，接觸塞200在與柵極線150的接觸表面的寬度可減小。集成的字線220可形成在接觸塞200上。集成的字線220可與位線190平行地形成，并可將形成在同一高度的相鄰的存儲單元串的多條柵極線150連接。圖6A至圖6C是示出了根據(jù)本發(fā)明主題的進(jìn)一步的實施例的制造圖4中的非易失性存儲裝置1000的操作的剖視圖。圖6A至圖6C是從圖4中的y方向看在外圍電路區(qū)P和連接區(qū)D制造非易失性存儲裝置1000的操作的剖視圖。參照圖6A，第二虛設(shè)溝槽210形成在基底100的連接區(qū)D中，外圍溝槽260形成在外圍電路區(qū)P中。可通過在基底100上形成焊盤層(未示出)和掩模層(未示出)，形成光致抗蝕劑圖案(未示出)并蝕刻基底100來形成第二虛設(shè)溝槽210和外圍溝槽260，其中，通過光致抗蝕劑圖案暴露將形成第二虛設(shè)溝槽210和外圍溝槽260的部分?？赏ㄟ^各向異性蝕刻工藝(例如，等離子體蝕刻工藝)來形成溝槽210和260。在形成第二虛設(shè)溝槽210和外圍溝槽260之后，可另外執(zhí)行改善絕緣性能的離子注入工藝?？墒褂媒^緣材料來填充 第二虛設(shè)溝槽210和外圍溝槽260。例如，可利用例如CVD來形成絕緣材料。絕緣材料可為氧化物、氮化物或它們的組合。絕緣材料可為例如包括緩沖氧化物膜、溝槽線氮化物膜和埋置氧化物膜的復(fù)合膜?？蛇x地，絕緣材料可為高溫氧化物(HTO)、高密度等離子體(HDP)、正硅酸乙酯(TEOS)、硼磷硅酸鹽玻璃(BPSG)和未摻雜的硅酸鹽玻璃(USG)中的任意一種。在形成絕緣材料之后，可另外執(zhí)行獲得具有高密度的膜的退火工藝。可執(zhí)行平坦化工藝，例如，化學(xué)機械拋光(CMP)。填充有絕緣材料的第二虛設(shè)溝槽210和外圍溝槽260可用作隔離膜，并且可用隔離膜限定基底100的有源區(qū)。在示出的實施例中，在同一工藝中，第二虛設(shè)溝槽210可與外圍溝槽260 —起形成。因此，不需要形成作為虛設(shè)結(jié)構(gòu)的一個示例的第二虛設(shè)溝槽210的單獨工藝。另外，由于第二虛設(shè)溝槽210形成為比外圍區(qū)P更靠近連接區(qū)D，所以可有助于測量并可減小測量誤差。參照圖6B，作為形成外圍電路區(qū)P的組件的工藝的一部分，掩模層120形成在連接區(qū)D和設(shè)置在與連接區(qū)D接觸外圍電路區(qū)P的一側(cè)相對的連接區(qū)D的一側(cè)的單元陣列區(qū)(未示出)。諸如外圍晶體管270的組件可形成在外圍電路區(qū)P中。每個外圍晶體管270可包括外圍柵極絕緣膜272、外圍柵極分隔件274和外圍柵電極276。在圖6B中，外圍晶體管270為表示形成在外圍電路區(qū)P中的半導(dǎo)體組件的示例性結(jié)構(gòu)?？稍谕鈬^緣層290之間形成包括外圍接觸塞282和布線280的布線結(jié)構(gòu)。盡管在圖6B中首先形成外圍電路區(qū)P，然后形成單元陣列區(qū)(未示出)和連接區(qū)D的組件，但是本發(fā)明主題的實施例不限于此。例如，在形成第二虛設(shè)溝槽210和外圍溝槽260之后，可首先在單元陣列區(qū)(未示出)和連接區(qū)D中形成存儲單元晶體管。參照圖6C，作為在單元陣列區(qū)(未示出)和連接區(qū)D中形成組件的工藝的一部分，在外圍電路區(qū)P中形成掩模層(未示出)。與參照圖5A至圖51描述的操作類似，在單元陣列區(qū)(未示出)和連接區(qū)D中形成存儲單元串。具體地講，在與以上參照圖5A至圖描述的柵極線修整工藝相似的柵極線修整工藝過程中，可通過測量距離第二虛設(shè)溝槽210的距離來精確地控制掩模層120a、120b和120c的位置。與以上參照圖5E描述的工藝相似，連接區(qū)絕緣層175可形成在單元陣列區(qū)、連接區(qū)D和外圍電路區(qū)P中，然后可執(zhí)行平坦化工藝。圖7是示出了根據(jù)本發(fā)明主題的另外的實施例的非易失性存儲裝置2000a的結(jié)構(gòu)的剖視圖。在圖7中，與圖4至圖51中示出的特征相似的特征用相似的標(biāo)號表示，因此根據(jù)上述對這些特征的描述將不再對它們進(jìn)行詳細(xì)解釋。參照圖7，非易失性存儲裝置2000a包括設(shè)置在連接區(qū)D的遠(yuǎn)離單元陣列區(qū)C的一側(cè)上的虛設(shè)柵極230。例如，虛設(shè)柵極230可包括柵極絕緣膜232、柵極分隔件234和柵電極236。另外，由于出于測量距離的目的形成了虛設(shè)柵極230，所以虛設(shè)柵極230可形成為電隔離。
可通過與參照圖6A至圖6C描述的制造單元陣列區(qū)C、連接區(qū)D和外圍電路區(qū)P的方法相似的工藝來形成非易失性存儲裝置2000a。即，可與外圍晶體管270 —起形成虛設(shè)柵極230，而不是圖6A至圖6C中的第二虛設(shè)溝槽210。在這種情況下，當(dāng)形成參照圖6B描述的外圍電路區(qū)P時，形成在連接區(qū)D中形成的掩模層120，使得形成虛設(shè)柵極230的區(qū)域被進(jìn)一步暴露預(yù)定的長度L2。在圖7中，由于虛設(shè)柵極230形成在連接區(qū)D的外邊緣上，所以虛設(shè)柵極230可用作形成柵極線150的端部的階梯部分時位置測量的參考點。用于形成作為虛設(shè)結(jié)構(gòu)的一個示例的虛設(shè)柵極230的單獨工藝不是必需的。另外，由于與外圍電路區(qū)域的組件相比，虛設(shè)柵極230形成得更靠近連接區(qū)D，所以可有助于測量并可減小測量誤差。圖8是根據(jù)本發(fā)明主題的又一些實施例的非易失性存儲裝置2000b的結(jié)構(gòu)的剖視圖。在圖8中，與圖4至圖51中的特征相同的特征用相同的標(biāo)號表示，因此將不再給出對它們的進(jìn)一步詳細(xì)描述。參照圖8，非易失性存儲裝置2000b包括設(shè)置在連接區(qū)D的遠(yuǎn)離單元陣列區(qū)C的一側(cè)上的虛設(shè)電阻器240。例如，虛設(shè)電阻器240可包括多晶硅或金屬。虛設(shè)電阻器240可形成為具有與形成在外圍電路區(qū)(未示出)中的電阻器結(jié)構(gòu)相似的結(jié)構(gòu)?？梢砸耘c參照圖6A至圖6C描述的制造單元陣列區(qū)C、連接區(qū)D和外圍電路區(qū)P的方法相似的工藝來形成非易失性存儲裝置2000b。具體地講，可與外圍電路區(qū)P的電阻器(未示出)一起形成虛設(shè)電阻器240，而不是第二虛設(shè)溝槽210。在這種情況下，當(dāng)形成參照圖6B描述的外圍電路區(qū)P時，可形成在連接區(qū)D中形成的掩模層120，使得形成虛設(shè)電阻器240的區(qū)域還被暴露預(yù)定的長度L3。在圖8中，由于虛設(shè)電阻器240形成在連接區(qū)D的外邊緣上，所以虛設(shè)電阻器240可用作形成柵極線150的端部的階梯部分時位置測量的參考點。由于作為虛設(shè)結(jié)構(gòu)的一個示例的虛設(shè)電阻器240與外圍電路區(qū)的電阻器一起形成，所以不需要單獨的工藝。另外，由于與外圍電路區(qū)域的組件相比，虛設(shè)電阻器240形成地更靠近連接區(qū)D，所以可有助于測量并可減小測量誤差。圖9是示出了根據(jù)本發(fā)明主題的另外的實施例的非易失性存儲裝置3000的結(jié)構(gòu)的透視圖，示出了與圖3中的線1-1’對應(yīng)的部分。在圖9中，可不示出構(gòu)成圖I中的存儲單元串的一些特征。例如，可不示出存儲單元串的位線。參照圖9，非易失性存儲裝置3000包括單元陣列區(qū)C和連接區(qū)D。單元陣列區(qū)C包括設(shè)置在基底上的溝道區(qū)330和沿溝道區(qū)330的側(cè)壁設(shè)置的多個存儲單元串?？蓢@沿X方向布置的溝道區(qū)330沿X方向布置多個存儲單元串。根據(jù)圖9中示出的結(jié)構(gòu)，可沿溝道區(qū)330的側(cè)表面布置與圖I和圖2中的從基底300沿ζ方向延伸的存儲單元串11或IlA相似的存儲單元串。存儲單元串可包括一個地選擇晶體管GST、多個存儲單元MC1、MC2、MC3和MC4以及一個串選擇晶體管SST。基底300可具有沿X方向和y方向延伸的主表面?；?00可包括半導(dǎo)體材料，例如，第IV族半導(dǎo)體、第III-V族化合物半導(dǎo)體或第II-VI族氧化物半導(dǎo)體。基底300可設(shè)置為塊體晶片或外延層。第一虛設(shè)溝槽310可位于與連接區(qū)D相鄰的單元陣列區(qū)C中的基底300上。第一虛設(shè)溝槽310可沿y方向延伸。第一虛設(shè)溝槽310可具有距離柵極線351至356 (用350共同表示)的端部中的至少一個的預(yù)定距離，例如，10 μ m或更小的距離。在與第一虛設(shè)溝槽310疊置處，柵極線350可由于第一虛設(shè)溝槽310而表現(xiàn)出凹進(jìn)。在圖9中，凹進(jìn)可具有向第一虛設(shè)溝槽310凹進(jìn)的彎曲形狀。凹進(jìn)S形成在最上面的第七層間絕緣層367中。凹進(jìn)S可靠近第一虛設(shè)溝槽310的中心形成。凹進(jìn)S可具有預(yù)定的深度以在平面中進(jìn)行測量時被識別為參考點。具有柱形形狀的溝道區(qū)330可設(shè)置在基底300上并沿ζ方向延伸。溝道區(qū)330可在X方向和I方向上相互分開，并可沿X方向以Z字形方式設(shè)置。溝道區(qū)330可以以例如環(huán)形形狀形成。溝道區(qū)330可以以溝道區(qū)330的底表面直接接觸基底300的方式電連接到基底300。溝道區(qū)330可包括諸如多晶硅或單晶硅的半導(dǎo)體材料，并且半導(dǎo)體材料可未被摻雜或者可包括P型或η型雜質(zhì)。埋置絕緣層370可形成在溝道區(qū)330中。沿y方向設(shè)置的串選擇晶體管SST可通過導(dǎo)電層393共同連接到位線BL(見圖I)。位線(未示出)可具有形狀為沿y方向延伸的線形的圖案，并可通過形成在導(dǎo)電層393中的位線接觸塞(未示出)電連接。另外，沿y方向設(shè)置的地選擇晶體管GST可電連接到與地選擇晶體管GST相鄰的雜質(zhì)區(qū)(未示出)。多條柵極線150可沿溝道區(qū)330的側(cè)表面布置并在ζ方向上與基底300分開。柵極線350可為地選擇晶體管GST、多個存儲單元MCI、MC2、MC3和MC4及串選擇晶體管SST的柵極。柵極線350可共同連接到沿X方向布置的相鄰的存儲單元串。串選擇晶體管SST的柵極線356可連接到串選擇線SSL(見圖I)。存儲單元MCI、MC2、MC3和MC4的柵極線352、353、354和355可連接到字線WL1、WL2、WLn-I和WLn(見圖I和圖2)。地選擇晶體管GST的柵極線351可連接到地選擇線GSL(見圖I)。柵極線350可包括金屬薄膜，例如鎢(W)。另外，盡管圖9中未示出，但是擴散阻擋層可包括從氮化鎢(WN)、氮化鉭(TaN)和氮化鈦(TiN)組成的組中選擇的任意一種。柵極介電膜340可設(shè)置在溝道區(qū)330和柵極線350之間。盡管圖9中未示出，每個柵極介電膜340可包括從溝道區(qū)330順序堆疊的隧道絕緣層、電荷存儲層和阻擋絕緣層。多個層間絕緣層360可設(shè)置在柵極線350之間。層間絕緣層360還可以布置成沿X方向延伸并在ζ方向上相互分開,像柵極線350 —樣。層間絕緣層360的一個側(cè)表面可接觸溝道區(qū)330。層間絕緣層360可包括氧化硅或氮化硅。連接區(qū)D是柵極線350和層間絕緣層360延伸所在的區(qū)域，并包括由柵極線350和層間絕緣層360形成的階梯部分。階梯部分可以以這樣的方式形成，即，上層的柵極線350和層間絕緣層360比下層的柵極線350和層間絕緣層360短預(yù)定長度L4。用于連接集成的字線220 (見圖3)的接觸塞200 (見圖3)可形成在階梯部分中。第二虛設(shè)溝槽410設(shè)置在連接區(qū)D的外邊緣上。在與連接區(qū)D的接觸單元陣列區(qū)C的一側(cè)相對的連接區(qū)D的一側(cè)處，連接區(qū)D可接觸外圍電路區(qū)(未示出)，并且第二虛設(shè)溝槽410可設(shè)置成與外圍電路區(qū)相鄰。第二虛設(shè)溝槽410可比第一虛設(shè)溝槽310深，但是本 實施例不限于此。可選地，第二虛設(shè)溝槽410可形成在與連接區(qū)D相鄰的外圍電路區(qū)(未示出)中。在任何情況下，第二虛設(shè)溝槽410可具有距離階梯部分的至少一個(即，柵極線350的端部)的預(yù)定距離，例如，10 μπι或更小的距離。外圍電路區(qū)(未示出)可沿X方向設(shè)置在連接區(qū)D外部。盡管在圖9中未示出，但是可在外圍電路區(qū)中形成諸如高電壓晶體管、低電壓晶體管和電阻器的組件。在圖9中，當(dāng)形成柵極線350的階梯部分時，可通過利用第一虛設(shè)溝槽310和第二虛設(shè)溝槽410作為參考點來測量階梯部分的 長度。對于靠近由第一虛設(shè)溝槽310形成的凹進(jìn)部分S的柵極線350，可通過利用第一虛設(shè)溝槽310作為參考點來測量距離凹進(jìn)部分S的距離D3。另外，對于靠近第二虛設(shè)溝槽410的柵極線350，可利用第二虛設(shè)溝槽410作為參考點來測量距離第二虛設(shè)溝槽410的距離D4。因此，可在柵極線350的端部的精確位置處形成階梯部分。圖10是根據(jù)本發(fā)明主題的一些實施例的非易失性存儲裝置700的框圖。參照圖10，在非易失性存儲裝置700中，NAND單元陣列750可結(jié)合到芯電路單元770。例如，NAND單元陣列750可包括分別根據(jù)本發(fā)明主題的上述實施例的非易失性存儲裝置1000、2000a、2000b和3000中的任何一個。芯電路單元770可包括控制邏輯771、行解碼器772、列解碼器773、感測放大器774和頁緩沖器775?？刂七壿?71可與行解碼器772、列解碼器773、感測放大器774和頁緩沖器775通信。行解碼器772可通過多條串選擇線SSL、多條字線WL和多條地選擇線GSL與NAND單元陣列750通信。列解碼器773可通過多條位線BL與NAND單元陣列750通信。當(dāng)從NAND單元陣列750輸出信號時，感測放大器774可連接到列解碼器773，并且當(dāng)信號被發(fā)送到NAND單元陣列750時，感測放大器774可不連接到列解碼器773。例如，控制邏輯771可將行尋址信號發(fā)送到行解碼器772，行解碼器772可對行尋址信號進(jìn)行解碼，并通過串選擇線SSL、字線WL和地選擇線GSL將行尋址信號發(fā)送到NAND單元陣列750?？刂七壿?71可將列尋址信號發(fā)送到列解碼器773或頁緩沖器775，列解碼器773可對列尋址信號進(jìn)行解碼并通過多條位線BL將列尋址信號發(fā)送到NAND單元陣列750。NAND單元陣列750的信號可通過列解碼器773被發(fā)送到感測放大器774，被感測放大器774放大，然后通過頁緩沖器775被發(fā)送到控制邏輯771。盡管已經(jīng)參照本發(fā)明主題的示例性實施例具體示出和描述了本發(fā)明主題，但是將理解的是，在不脫離權(quán)利要求的精神和范圍的情況下，可以在此做出形式和細(xì)節(jié)上的各種改變。
權(quán)利要求
1.一種垂直非易失性存儲裝置，所述垂直非易失性存儲裝置包括 基底，具有限定的單元陣列區(qū)； 虛設(shè)圖案，在基底上靠近所述單元陣列區(qū)的邊緣設(shè)置； 垂直堆疊的多條導(dǎo)線，位于基底上，覆蓋虛設(shè)圖案并在與虛設(shè)圖案的交叉處具有表面變形，所述表面變形指示所述多條導(dǎo)線下面的虛設(shè)圖案。
2.根據(jù)權(quán)利要求I所述的垂直非易失性存儲裝置，其中，虛設(shè)圖案包括溝槽。
3.根據(jù)權(quán)利要求I所述的垂直非易失性存儲裝置，其中，基底還包括與單元陣列區(qū)相鄰地設(shè)置的連接區(qū)和在連接區(qū)的與單元陣列區(qū)相對的一側(cè)與連接區(qū)相鄰地設(shè)置的外圍電路區(qū)，其中，用于驅(qū)動單元陣列的電路設(shè)置在外圍電路區(qū)中，其中，所述多條導(dǎo)線通過連接區(qū)中的布線連接到外圍電路區(qū)的電路。
4.根據(jù)權(quán)利要求3所述的垂直非易失性存儲裝置，其中，所述多條導(dǎo)線在連接區(qū)具有階梯結(jié)構(gòu)。
5.根據(jù)權(quán)利要求4所述的垂直非易失性存儲裝置，所述垂直非易失性存儲裝置還包括連接區(qū)中的多個接觸塞，所述多個接觸塞中的各個接觸塞接觸所述多條導(dǎo)線中的對應(yīng)的端部。
6.根據(jù)權(quán)利要求I所述的垂直非易失性存儲裝置，其中，當(dāng)虛設(shè)圖案包括第一虛設(shè)圖案時，所述垂直非易失性存儲裝置還包括在與外圍電路區(qū)相鄰的連接區(qū)中設(shè)置的至少一個第二虛設(shè)圖案，所述至少一個第二虛設(shè)圖案被構(gòu)造為作為測量所述多條導(dǎo)線的端部的位置的參考點。
7.根據(jù)權(quán)利要求6所述的垂直非易失性存儲裝置，其中，所述至少一個第二虛設(shè)圖案具有與形成在外圍電路區(qū)中的結(jié)構(gòu)相同的結(jié)構(gòu)。
8.根據(jù)權(quán)利要求6所述的垂直非易失性存儲裝置，其中，第一虛設(shè)圖案和第二虛設(shè)圖案被電隔離。
9.根據(jù)權(quán)利要求I所述的垂直非易失性存儲裝置，所述垂直非易失性存儲裝置還包括多個分開的存儲單元串，多個存儲單元串從基底垂直延伸并包括各自的分開的溝道區(qū)，所述溝道區(qū)從單元陣列區(qū)中的基底垂直延伸并由所述多條導(dǎo)線控制。
10.根據(jù)權(quán)利要求9所述的垂直非易失性存儲裝置，其中，所述多條導(dǎo)線用作存儲單元串的柵極線。
11.一種垂直非易失性存儲單元，所述垂直非易失性存儲單元包括 基底； 多條導(dǎo)線，垂直堆疊在基底上，沿一個方向延伸，并具有以向下的階梯的方式形成的端部; 至少一個虛設(shè)圖案，在所述端部附近形成在基底上并被電隔離。
12.一種垂直非易失性存儲裝置，所述垂直非易失性存儲裝置包括 基底； 虛設(shè)結(jié)構(gòu)，在基底的連接區(qū)的邊界附近位于基底上或基底中； 垂直溝道區(qū)，在基底的單元陣列區(qū)中設(shè)置在基底上； 多條垂直堆疊的導(dǎo)電柵極線，在多條導(dǎo)電柵極線之間設(shè)置有絕緣層，所述多條導(dǎo)電柵極線和設(shè)置的絕緣層與垂直溝道區(qū)側(cè)向相鄰地設(shè)置并橫跨虛設(shè)結(jié)構(gòu)延伸，導(dǎo)電柵極線和絕緣層中的至少最上面的一個在虛設(shè)結(jié)構(gòu)的交叉處具有表面變形，所述表面變形被構(gòu)造為用作參考特征。
13.根據(jù)權(quán)利要求12所述的垂直非易失性存儲裝置，其中，虛設(shè)結(jié)構(gòu)包括溝槽，并且表面變形包括在溝槽上方的凹進(jìn)。
14.根據(jù)權(quán)利要求12所述的垂直非易失性存儲裝置，其中，導(dǎo)電柵極線的端部被階梯化。
15.根據(jù)權(quán)利要求14所述的垂直非易失性存儲裝置，所述垂直非易失性存儲裝置還包括靠近連接區(qū)的與單元陣列區(qū)相對的邊緣設(shè)置的第二虛設(shè)結(jié)構(gòu)。
16.根據(jù)權(quán)利要求15所述的垂直非易失性存儲裝置，其中，第二虛設(shè)結(jié)構(gòu)包括虛設(shè)溝槽、虛設(shè)電阻器或虛設(shè)柵極結(jié)構(gòu)。
全文摘要
本發(fā)明提供了一種具有參考特征的垂直非易失性存儲裝置。一種垂直非易失性存儲裝置具有在其中限定的單元陣列區(qū)的基底。虛設(shè)結(jié)構(gòu)靠近單元陣列區(qū)的邊界處設(shè)置在基底上或基底中。所述存儲裝置還包括多條垂直堆疊的柵極導(dǎo)電線并在柵極導(dǎo)電線之間設(shè)置有絕緣層，所述多條導(dǎo)電柵極線和設(shè)置的絕緣層與垂直溝道區(qū)側(cè)向相鄰地設(shè)置并橫跨虛設(shè)結(jié)構(gòu)延伸，導(dǎo)電柵極線和絕緣層中的至少最上面的一個在虛設(shè)結(jié)構(gòu)的交叉處具有表面變形，所述表面變形被構(gòu)造為用作參考特征。虛設(shè)結(jié)構(gòu)可包括溝槽，并且表面變形可包括在溝槽上方的凹進(jìn)。
文檔編號H01L21/8247GK102623456SQ20111046120
公開日2012年8月1日 申請日期2011年12月26日 優(yōu)先權(quán)日2011年2月1日
發(fā)明者文熙昌, 李云京, 林周永, 沈載株, 黃盛珉 申請人:三星電子株式會社