專利名稱：高壓半導體元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高壓二極管(high voltage diode, HV Diode),尤指一種利用導電型漂移環(huán)來提供穩(wěn)定崩潰電壓的高壓二極管元件。
背景技術(shù)：
雙重擴散漏極(double diffuse drain, DDD)主要是一種應(yīng)用于高壓金屬氧化半導體(high voltage metal oxide semiconductor, HVM0S)晶體管的二極管(diode),用來提供HVMOS晶體管較高的崩潰電壓(breakdown voltage)以防止高電壓,例如靜電放電(electrostatic discharge, ESD)對半導體元件的破壞,并解決MOS晶體管溝道縮短后所產(chǎn)生的熱電子效應(yīng)(hot electron effect),進而避免該漏極/源極在高電壓的操作環(huán)境下發(fā)生電性崩潰(electrical breakdown)的現(xiàn)象。 已知的高壓二極管元件主要包括基底、N+摻雜區(qū)設(shè)于基底中以及隔離用的場氧化層環(huán)繞該N+摻雜區(qū)。然而，以現(xiàn)有的架構(gòu)而言，高壓二極管元件在長時間的應(yīng)用之后通常在N+摻雜區(qū)與場氧化層之間的連接處(junction)會產(chǎn)生某種程度的毀損(breakdown),使整個元件的崩潰電壓在長時間運作后產(chǎn)生強烈的偏移(shift)。因此，如何改良現(xiàn)有架構(gòu)來提供穩(wěn)定的崩潰電壓即為現(xiàn)今重要課題。

發(fā)明內(nèi)容
因此本發(fā)明提供一種新的高壓二極管架構(gòu)，以解決上述已知架構(gòu)中容易產(chǎn)生電壓不穩(wěn)定的情形。本發(fā)明優(yōu)選實施例披露一種高壓半導體兀件，包括基底；第一導電型井設(shè)于該基底中；第一第二導電型摻雜區(qū)設(shè)于該第一導電型井中；第一隔離結(jié)構(gòu)設(shè)于該第一導電型井中并環(huán)繞該第一第二導電型摻雜區(qū)；以及第一第二導電型漂移環(huán)設(shè)于該第一第二導電型摻雜區(qū)及該第一隔離結(jié)構(gòu)之間。本發(fā)明另一實施例披露一種高壓半導體兀件，包括基底；第一導電型井設(shè)于基底中；第一第二導電型摻雜區(qū)設(shè)于第一導電型井中；第一隔離結(jié)構(gòu)設(shè)于第一導電型井中并環(huán)繞第一第二導電型摻雜區(qū)；以及第一第二導電型漂移環(huán)設(shè)于第一隔離結(jié)構(gòu)正下方。


圖I為本發(fā)明優(yōu)選實施例的高壓二極管的俯視圖。圖2為圖I中沿著切線AA”的剖面示意圖。附圖標記說明12基底14第一場氧化層16第二場氧化層 18深N井20 P型井22第一 N型漂移環(huán)24第二 N型漂移環(huán) 26 N型漸進區(qū)
28 N+摻雜區(qū)30 P型漂移環(huán)31 P型漂移環(huán)32 P型漸進區(qū)34 P+摻雜區(qū)
具體實施例方式請參照圖I及圖2，圖I為本發(fā)明優(yōu)選實施例的高壓二極管的俯視圖，圖2則為圖I中沿著切線AA”的剖面示意圖。如圖中所示，首先提供基底12，例如P型基底，且基底12可為硅基底或硅覆絕緣基底等。接著利用離子注入與熱氧化工藝于基底上形成多個摻雜區(qū)與多個隔離結(jié)構(gòu)。例如進行熱氧化工藝，形成圖中所示的第一場氧化層14與第二場氧化層16，然后進行N型離子注入，以于基底12中形成深N井18，隨后再進行P型離子注入，以于深N井18中形成P型井20。其中第一場氧化層14及第二場氧化層16用來在單一元件中增加耐壓之用，因此其·他如利用淺溝隔離(shallow trench isolation, STI)取代場氧化層來隔絕相鄰高壓二極管的結(jié)構(gòu)，亦可利用本發(fā)明的方法進行后續(xù)工藝。需注意的是，本實施例中除了場氧化層或淺溝隔離外的區(qū)域皆為有源區(qū)。然后先形成圖案化光致抗蝕劑層(圖未示)于基底12表面，并利用此圖案化光致抗蝕劑層為掩模進行低濃度的N型離子注入，以于P型井20中形成至少一 N型漂移環(huán)(drift ring)，例如本實施例所披露的第一 N型漂移環(huán)22及第二 N型漂移環(huán)24。在本實施例中，第一 N型漂移環(huán)22優(yōu)選設(shè)在內(nèi)圈并由設(shè)在外圈的第二 N型漂移環(huán)24所包圍，且第一N型漂移環(huán)22及第二 N型漂移環(huán)24的摻質(zhì)濃度優(yōu)選約1E12。接著依序利用兩個不同的圖案化光致抗蝕劑層(圖未示)分別進行兩次N型離子注入，例如先于P型井20中形成濃度較第一 N型漂移環(huán)22與第二 N型漂移環(huán)24更高的N型漸進區(qū)(n-grade) 26，然后再于N型漸進區(qū)26中形成濃度更高的N+摻雜區(qū)28?；蛘甙殡S基底12上其他元件的摻雜區(qū)的工藝步驟，依序利用兩個不同的圖案化光致抗蝕劑層(圖未示)并分別進行兩次N型離子注入來形成N型漸進區(qū)26以及N+摻雜區(qū)28。在本實施例中，N型漸進區(qū)26的摻質(zhì)濃度優(yōu)選約1E13，而N+摻雜區(qū)28的摻質(zhì)濃度優(yōu)選約1E15，且N+摻雜區(qū)28與N型漸進區(qū)26均設(shè)置在第一場氧化層14內(nèi)的基底12中，亦即由第一場氧化層14所環(huán)繞有源區(qū)域中。 需注意的是，先前形成的第一 N型漂移環(huán)22優(yōu)選設(shè)置在第一場氧化層14與N+摻雜區(qū)28之間，特別是兩者的交界處，且第一 N型漂移環(huán)22、N型漸進區(qū)26與N+摻雜區(qū)28三者實質(zhì)上彼此互有重疊，而第二 N型漂移環(huán)24則設(shè)置在第一場氧化層14正下方的基底12中，并完全被P型井20所環(huán)繞孤立。隨后利用另一圖案化光致抗蝕劑層(圖未示)進行P型離子注入，以于第一場氧化層14與第二場氧化層16之間形成二 P型飄移環(huán)30、31。接著再依序利用兩個不同的圖案化光致抗蝕劑層分別進行兩次P型離子注入，例如先于P型井20中形成濃度較P型漂移環(huán)30、31更高的P型漸進區(qū)(p-grade) 32，然后于P型漸進區(qū)32中形成濃度更高的P+摻雜區(qū)34。在本實施例中，所形成的P+摻雜區(qū)34與P型漸進區(qū)32優(yōu)選設(shè)在第一場氧化層14與第二場氧化層16之間，且二 P型飄移環(huán)30、31又如同第一 N型漂移環(huán)22般分別設(shè)置在P+摻雜區(qū)34與第一場氧化層14及第二場氧化層16的交界處，且P型漸進區(qū)32和P+摻雜區(qū)34分別與此二 P型飄移環(huán)30、31實質(zhì)上互有重疊。至此即完成本發(fā)明優(yōu)選實施例的高壓二極管元件的制作。需注意的是，上述實施例中各個摻雜區(qū)的注入順序并不限于文中所述，且文中所述的N型與P型等導電型式可相互替換，此變化型也屬本發(fā)明所涵蓋的范圍。綜上所述，由于已知高壓二極管元件通常在N+摻雜區(qū)與場氧化層的連接處容易產(chǎn)生毀損，使整個元件在長時間的運作下發(fā)生崩潰電壓偏移的情形，因此本發(fā)明優(yōu)選在不增加任何光掩模的情況下，在N+摻雜區(qū)與場氧化層之間的交界處(junction)形成N型漂移環(huán)，通過漂移環(huán)的補強將電流引導至基底而不至集中在N+摻雜區(qū)與場氧化層交界處的表面而發(fā)生毀損。除了在N+摻雜區(qū)與場氧化層之間形成上述N型漂移環(huán)，本發(fā)明另一實施例又可選擇將N型漂移環(huán)直接設(shè)置在場氧化層的正下方，或先于N+摻雜區(qū)與場氧化層之間形成上述N型漂移環(huán)之后，在場氧化層下另設(shè)置一個N型漂移環(huán)，通過另一種型式的補強使整個高壓元件提供穩(wěn)定的電壓。 以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權(quán)利要求所做的等同變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種高壓半導體元件，包括 基底； 第一導電型井，設(shè)于該基底中； 第一第二導電型摻雜區(qū)，設(shè)于該第一導電型井中； 第一隔離結(jié)構(gòu)，設(shè)于該第一導電型井中并環(huán)繞該第一第二導電型摻雜區(qū)；以及 第一第二導電型漂移環(huán)，設(shè)于該第一第二導電型摻雜區(qū)及該第一隔離結(jié)構(gòu)之間。
2.如權(quán)利要求I所述的高壓半導體元件，其中該第一隔離結(jié)構(gòu)包括場氧化層。
3.如權(quán)利要求I所述的高壓半導體元件，另包括第二第二導電型摻雜區(qū)，該第二第二導電型摻雜區(qū)設(shè)于該第一第二導電型摻雜區(qū)正下方。
4.如權(quán)利要求I所述的高壓半導體元件，另包括第二隔離結(jié)構(gòu)，該第二隔離結(jié)構(gòu)設(shè)于該第一隔離結(jié)構(gòu)的外圍。
5.如權(quán)利要求4所述的高壓半導體元件，另包括第一第一導電型摻雜區(qū)，該第一第一導電型摻雜區(qū)設(shè)于該第一隔離結(jié)構(gòu)及該第二隔離結(jié)構(gòu)之間。
6.如權(quán)利要求5所述的高壓半導體元件，另包括第二第一導電型摻雜區(qū)，該第二第一導電型摻雜區(qū)設(shè)于該第一第一導電型摻雜區(qū)正下方。
7.如權(quán)利要求5所述的高壓半導體元件，另包括第一第一導電型漂移環(huán)，該第一第一導電型漂移環(huán)設(shè)于該第一第一導電型摻雜區(qū)及該第一隔離結(jié)構(gòu)之間。
8.如權(quán)利要求5所述的高壓半導體元件，另包括第二第一導電型漂移環(huán)，該第二第一導電型漂移環(huán)設(shè)于該第一第一導電型摻雜區(qū)及該第二隔離結(jié)構(gòu)之間。
9.如權(quán)利要求I所述的高壓半導體元件，另包括第二第二導電型漂移環(huán)，該第二第二導電型漂移環(huán)設(shè)于該第一隔離結(jié)構(gòu)正下方。
10.如權(quán)利要求I所述的高壓半導體元件，其中該第一導電型為P型且該第二導電型為N型。
11.一種高壓半導體元件，包括 基底； 第一導電型井，設(shè)于該基底中； 第一第二導電型摻雜區(qū)，設(shè)于該第一導電型井中； 第一隔離結(jié)構(gòu)，設(shè)于該第一導電型井中并環(huán)繞該第一第二導電型摻雜區(qū)；以及 第一第二導電型漂移環(huán)，設(shè)于該第一隔離結(jié)構(gòu)正下方。
12.如權(quán)利要求11所述的高壓半導體元件，其中該第一隔離結(jié)構(gòu)包括場氧化層。
13.如權(quán)利要求11所述的高壓半導體元件，另包括第二第二導電型摻雜區(qū)，該第二第二導電型摻雜區(qū)設(shè)于該第一第二導電型摻雜區(qū)正下方。
14.如權(quán)利要求11所述的高壓半導體元件，另包括第二隔離結(jié)構(gòu)，該第二隔離結(jié)構(gòu)設(shè)于該第一隔離結(jié)構(gòu)的外圍。
15.如權(quán)利要求14所述的高壓半導體元件，另包括第一第一導電型摻雜區(qū)，該第一第一導電型摻雜區(qū)設(shè)于該第一隔離結(jié)構(gòu)及該第二隔離結(jié)構(gòu)之間。
16.如權(quán)利要求15所述的高壓半導體元件，另包括第二第一導電型摻雜區(qū)，該第二第一導電型摻雜區(qū)設(shè)于該第一第一導電型摻雜區(qū)正下方。
17.如權(quán)利要求15所述的高壓半導體元件，另包括第一第一導電型漂移環(huán)，該第一第一導電型漂移環(huán)設(shè)于該第一第一導電型摻雜區(qū)及該第一隔離結(jié)構(gòu)之間。
18.如權(quán)利要求15所述的高壓半導體元件，另包括第二第一導電型漂移環(huán)，該第二第一導電型漂移環(huán)設(shè)于該第一第一導電型摻雜區(qū)及該第二隔離結(jié)構(gòu)之間。
19.如權(quán)利要求11所述的高壓半導體元件，另包括第二第二導電型漂移環(huán)，該第二第二導電型漂移環(huán)設(shè)于該第一第二導電型摻雜區(qū)及該第一隔離結(jié)構(gòu)之間。
20.如權(quán)利要求11所述的高壓半導體元件，其中該第一導電型為P型且該第二導電型為N型。
全文摘要
本發(fā)明披露了一種高壓半導體元件，包括基底；第一導電型井設(shè)于該基底中；第一第二導電型摻雜區(qū)設(shè)于該第一導電型井中；第一隔離結(jié)構(gòu)設(shè)于該第一導電型井中并環(huán)繞該第一第二導電型摻雜區(qū)；以及第一第二導電型漂移環(huán)設(shè)于該第一第二導電型摻雜區(qū)及該第一隔離結(jié)構(gòu)之間。
文檔編號H01L29/06GK102867856SQ20111018643
公開日2013年1月9日 申請日期2011年7月5日 優(yōu)先權(quán)日2011年7月5日
發(fā)明者浦士杰, 李慶民, 徐尉倫, 王智充, 林克峰 申請人:聯(lián)華電子股份有限公司