專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，特別是涉及ー種能有效降低寄生源漏串聯(lián)阻抗的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
隨著半導(dǎo)體器件尺寸進(jìn)ー步縮小，各種寄生效應(yīng)變得越來(lái)越突出，嚴(yán)重限制了器件電學(xué)性能的提高。如圖I所示，顯示了現(xiàn)階段各種寄生效應(yīng)對(duì)于晶體管阻抗的影響，從圖 I中可知，隨著器件尺寸尤其是物理柵長(zhǎng)逐步縮減至亞30nm，源漏寄生阻抗逐漸増大，在整個(gè)晶體管阻抗中所占比例持續(xù)升高，已經(jīng)超過(guò)溝道區(qū)阻抗成為制約器件性能進(jìn)ー步提高的重大瓶頸。因此，如何有效降低源漏寄生阻抗成為器件性能提高的重大挑戰(zhàn)。傳統(tǒng)的降低源漏阻抗的方法包括盡可能地對(duì)于源漏區(qū)進(jìn)行重?fù)诫s，通過(guò)高濃度摻雜離子來(lái)降低源漏區(qū)電阻，從而避免等效工作電壓下降。但是，由于固溶度極限和短溝道效應(yīng)控制需要摻雜分布突變，這種摻雜降低阻抗方法的效果變得越來(lái)越受限制。因此需要一種能有效降低源漏寄生阻抗的方法。圖2所示為現(xiàn)有的后柵エ藝制造的半導(dǎo)體器件的剖面示意圖。如圖2所示，在硅襯底10中形成淺溝槽隔離(STI) 20，在STI20包圍的有源區(qū)內(nèi)沉積墊氧化層、偽柵極以及蓋層，刻蝕形成偽柵極堆疊，利用偽柵極堆疊進(jìn)行第一次源漏離子注入形成輕摻雜結(jié)構(gòu)LDD，然后沉積并刻蝕形成柵極側(cè)墻30，進(jìn)行第二次源漏離子注入形成重?fù)诫s的源漏區(qū)40，沉積層間介質(zhì)層(ILD) 50，移除偽柵極堆疊，依次沉積高k柵極介質(zhì)60并在約800°C下退火以消除高k柵極介質(zhì)60與襯底10的Si界面處的缺陷，再沉積金屬柵極70并CMP平坦化，在ILD50中刻蝕形成接觸孔，在接觸孔內(nèi)填充鎳基金屬并退火形成鎳基金屬硅化物40，例如為NiSi或NiPtSi，以降低接觸電阻，隨后再次填充接觸金屬90，完成最終半導(dǎo)體器件結(jié)構(gòu)。由于鎳基金屬硅化物40的熱穩(wěn)定性較差，經(jīng)歷高溫時(shí)容易凝結(jié)成塊而增大阻抗，特別是難以承受消除高k柵極介質(zhì)60缺陷所用的高溫退火，因此鎳基金屬硅化物40往往只能形成在高k柵極介質(zhì)60退火之后，因此只能在接觸孔中形成鎳基金屬硅化物40。如圖2所示，虛線圓環(huán)區(qū)域內(nèi)，接觸孔中形成的鎳基金屬硅化物40與柵極側(cè)墻30之間存在間隙，該間隙區(qū)域內(nèi)沒(méi)有可降低接觸阻抗的鎳基金屬硅化物，因此無(wú)法有效降低源漏串聯(lián)電阻，器件性能存在重大缺陷。圖3所示為現(xiàn)有技術(shù)的美國(guó)專利US 2007/0141798A所公開(kāi)的內(nèi)容，其中P阱中形成有源區(qū)和漏區(qū)，源漏區(qū)中形成有金屬硅化物，其上的接觸孔中填充金屬鎢W。圖4為圖3的電鏡掃描示意圖，可見(jiàn)硅化物與柵極側(cè)墻之間存在間隙，無(wú)法有效降低源漏寄生阻杭?？偠灾?，當(dāng)前的后柵エ藝制造的MOSFETs中金屬硅化物與柵極側(cè)墻之間存在間隙，源漏寄生電阻仍然較大，器件性能受到重大影響。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于提供ー種能有效進(jìn)一歩降低后柵エ藝MOSFETs的源漏寄生電阻的半導(dǎo)體器件及其制造方法。本發(fā)明提供了一種半導(dǎo)體器件，包括位于襯底上的柵極結(jié)構(gòu)、位于柵極結(jié)構(gòu)周圍的柵極隔離側(cè)墻、位于襯底中柵極結(jié)構(gòu)兩側(cè)的源漏區(qū)、位于所述源漏區(qū)中的外延生長(zhǎng)的金屬硅化物、位于所述金屬硅化物上的源漏接觸金屬，其特征在于所述柵極隔離側(cè)墻與所述源漏接觸金屬之間具有所述金屬硅化物。其中，所述金屬硅化物與所述源漏區(qū)之間沿溝道方向的界面平行于所述柵極隔離偵_。其中，所述金屬硅化物材質(zhì)包括NiSi2_y、NihPtxSi2^ CoSi2_y或Ni^CoxSi2I，其中x均大于0小于l，y均大于等于0小于I，所述金屬硅化物厚度小于等于15nm。其中，所述柵極結(jié)構(gòu)包括高k柵介電材料層和柵極金屬層，其中高k柵介電材料層不僅位于柵極金屬層下方，還位于其側(cè)面周圍。其中，所述高k柵介電材料層包括Hf02、HfSi0N、La203或其組合，所述柵極金屬層包括Ti、Ta、W、Al、Cu、TiAl或其組合。其中，所述襯底為體硅或SOI，所述 源漏區(qū)為具有LDD結(jié)構(gòu)的重?fù)诫s源漏區(qū)。本發(fā)明還提供了一種半導(dǎo)體器件制造方法，包括在襯底上的偽柵極結(jié)構(gòu)、所述偽柵極結(jié)構(gòu)周圍的柵極隔離側(cè)墻以及所述柵極隔離側(cè)墻兩側(cè)的源漏區(qū)上形成金屬層；執(zhí)行第一退火，使得所述柵極隔離側(cè)墻兩側(cè)的所述金屬層與所述源漏區(qū)中的硅反應(yīng)形成外延生長(zhǎng)的金屬硅化物，剝除未反應(yīng)的所述金屬層，所述金屬硅化物位于所述源漏區(qū)中并與所述柵極隔離側(cè)墻下方的溝道接觸；移除所述偽柵極結(jié)構(gòu)，形成柵極開(kāi)ロ ；在所述柵極開(kāi)口中形成高k柵介電材料層；執(zhí)行第二退火，消除所述高k柵介電材料層與襯底界面處的缺陷；在所述高k柵介電材料層上形成柵極金屬層；在所述金屬硅化物上形成源漏接觸金屬。其中，所述金屬硅化物與所述源漏區(qū)之間沿溝道方向的界面平行于所述柵極隔離偵_。其中，所述金屬硅化物材質(zhì)包括NiSi2_y、NihPtxSi2^ CoSi2_y或Ni^CoxSi2I，其中x均大于0小于l，y均大于等于0小于I，所述金屬硅化物厚度小于等于15nm。其中，所述金屬層包括Ni、Co、NiPt、NiCo,所述金屬層厚度小于5nm。其中，所述高k柵介電材料層包括Hf02、HfSi0N、La203或其組合，所述柵極金屬層包括Ti、Ta、W、Al、Cu、TiAl或其組合。其中，所述襯底為體硅或S0I，所述源漏區(qū)為具有LDD結(jié)構(gòu)的重?fù)诫s源漏區(qū)。其中，所述第一退火溫度為500°C至850°C。其中，所述第二退火溫度為600°C至850°C。其中，使用TMAH濕法刻蝕或者干法刻蝕移除所述偽柵極結(jié)構(gòu)。依照本發(fā)明的半導(dǎo)體器件及其制造方法，由于合理調(diào)整了鎳基金屬硅化物的材質(zhì)以及厚度，使得所形成的鎳基金屬硅化物610具備良好的熱穩(wěn)定性，能夠經(jīng)受消除高k柵介電材料層缺陷的第二高溫退火，因此可以在高k柵介電材料層之前而形成，使得所形成的鎳基金屬硅化物不僅僅位于接觸孔內(nèi)，還位于整個(gè)源漏區(qū)上，特別是接觸孔與柵極隔離側(cè)墻之間的間隙內(nèi)，從而大幅降低了源漏寄生電阻，提高了器件的電學(xué)性能。本發(fā)明所述目的，以及在此未列出的其他目的，在本申請(qǐng)獨(dú)立權(quán)利要求的范圍內(nèi)得以滿足。本發(fā)明的實(shí)施例限定在獨(dú)立權(quán)利要求中，具體特征限定在其從屬權(quán)利要求中。


以下參照附圖來(lái)詳細(xì)說(shuō)明本發(fā)明的技術(shù)方案，其中圖I顯示了寄生晶體管阻抗比例隨エ藝變化的示意圖；
圖2顯示了現(xiàn)有技術(shù)的后柵エ藝MOSFETs的剖面示意圖；圖3顯示了另ー現(xiàn)有技術(shù)的MOSFETs的剖面示意圖；圖4顯示了現(xiàn)有技術(shù)的MOSFETs的掃描電鏡示意圖；以及圖5 圖12顯示了依照本發(fā)明的后柵エ藝MOSFETs各エ藝步驟的剖面示意圖。
具體實(shí)施例方式以下參照附圖并結(jié)合示意性的實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明技術(shù)方案的特征及其技術(shù)效果，公開(kāi)了可有效降低源漏寄生電阻的半導(dǎo)體器件及其制造方法。需要指出的是，類似的附圖標(biāo)記表示類似的結(jié)構(gòu)，本申請(qǐng)中所用的術(shù)語(yǔ)“第一”、“第二”、“上”、“下”等等可用于修飾各種器件結(jié)構(gòu)或エ藝步驟。這些修飾除非特別說(shuō)明并非暗示所修飾器件結(jié)構(gòu)或エ藝步驟的空間、次序或?qū)蛹?jí)關(guān)系。首先，如圖5所示，形成具有偽柵極的基礎(chǔ)結(jié)構(gòu)。在具有例如為淺溝槽隔離(STI)的隔離結(jié)構(gòu)200的襯底100上沉積墊氧化層310。其中襯底100可以是體硅、絕緣體上硅(SOI)或者是含硅的其他化合物半導(dǎo)體襯底，例如SiGe、SiC等等，以及這些物質(zhì)的組合。除了 STI之外，隔離結(jié)構(gòu)200還可以采用LOCOSエ藝形成熱氧化物隔離，但是對(duì)于小尺寸器件，還是優(yōu)選使用STI。墊氧化層310用于在偽柵極刻蝕過(guò)程中保護(hù)襯底，例如是氧化硅，特別是ニ氧化硅(SiO2)。在墊氧化層310上通過(guò)例如CVD的方法來(lái)沉積偽柵極層320，偽柵極層320的材質(zhì)包括多晶硅、非晶硅，還可以是氧化物，例如氧化硅。在偽柵極層320上沉積蓋層330，蓋層330的材質(zhì)通常是具有與墊氧化層310、偽柵極層320刻蝕選擇比高的材料，例如氮化物，特別是氮化硅。采用常用的光刻掩?？涛gエ藝形成由墊氧化層310、偽柵極層320以及蓋層330重疊構(gòu)成的偽柵極堆疊結(jié)構(gòu)300。進(jìn)行第一次源漏摻雜離子注入，注入能量較低，形成的源漏區(qū)較淺，也即形成輕摻雜結(jié)構(gòu)LDD。在蓋層330以及襯底100上均勻沉積側(cè)墻材料400，其材質(zhì)通常是氧化物或氮化物，例如氧化硅(SiO)、氮化硅(SiN)或氮氧化硅(SiON)或其組合，優(yōu)選具有與蓋層330刻蝕選擇比高的材料，隨后光刻在偽柵極堆疊結(jié)構(gòu)300側(cè)面周圍形成柵極側(cè)墻400。利用柵極側(cè)墻400以及蓋層330為掩模，進(jìn)行第二次源漏摻雜離子注入，注入能量較高，形成的源漏區(qū)較深，因此形成具有LDD的重?fù)诫s源漏區(qū)500。兩次源漏摻雜離子注入的種類、劑量以及注入能量依據(jù)要形成的源漏區(qū)500的種類、電阻率、深度而定。其次，如圖6所示，沉積薄的金屬層600。在整個(gè)結(jié)構(gòu)也即源漏區(qū)500、STI 200、偽柵極堆疊結(jié)構(gòu)300和柵極隔離側(cè)墻400上沉積用于形成外延生長(zhǎng)的超薄金屬硅化物的金屬薄層600。金屬薄層600的材質(zhì)可以是鈷(Co)、鎳(Ni)、鎳鉬合金(Ni-Pt，其中Pt含量小于等于8%)、鎳鈷合金(Ni-Co，其中Co含量小于等于10%)或鎳鉬鈷三元合金，厚度可以小于5nm并優(yōu)選地小于等于4nm。具體地，金屬薄層600可以是厚度小于5nm的Co、厚度小于等于4nm的Ni、厚度小于等于4nm的Ni-Pt或厚度小于等于4nm的Ni-Co。接著，退火形成外延生長(zhǎng)的超薄金屬硅化物并剝除未反應(yīng)的金屬薄層。如圖7所示，在500°C至850°C下進(jìn)行第一退火，沉積的金屬薄層600與源漏區(qū)500中的硅反應(yīng)而外延生成相應(yīng)外延生長(zhǎng)的超薄金屬硅化物，剝除未反應(yīng)的金屬薄層600的那部分，在襯底100上虛擬柵極堆疊結(jié)構(gòu)兩側(cè)留下超薄的外延生長(zhǎng)的超薄金屬硅化物610。由圖中可知，超薄金屬硅化物610與柵極側(cè)墻400下方的溝道接觸，具體地也即金屬硅化物610與源漏區(qū)500沿溝道方向的界面與柵極側(cè)墻400的側(cè)面平行，優(yōu)選地為共面。外延生成的超薄金屬硅化物610依照金屬薄層600材質(zhì)不同而相應(yīng)的可以是NiSi2_y、NihPtxSi2_y、CoSi2_y或NihCoxSih，其中X均大于0小于1，y均大于等于0小于I。外延生長(zhǎng)的超薄金屬硅化物610厚度為I至15nm。值得注意的是，外延生長(zhǎng)超薄金屬硅化物610的過(guò)程中進(jìn)行的較高·溫的第一退火，除了促使金屬薄層600與源漏區(qū)500中的Si反應(yīng)之外，還消除了 Si表面層中缺陷導(dǎo)致的非本征表面態(tài)，因此抑制了自對(duì)準(zhǔn)鎳基硅化物エ藝通常具有的釘扎效應(yīng)(pipingeffect)。此外，由于合理控制了金屬薄層600的材質(zhì)以及厚度，并采用了較高溫的第一退火，因此形成的外延生長(zhǎng)的超薄金屬硅化物610可以經(jīng)受后續(xù)エ藝中為了提高高k柵介電性能而進(jìn)行的高溫第二退火。隨后，如圖8所示，在整個(gè)結(jié)構(gòu)上沉積較厚的層間介質(zhì)層(ILD)材料700。層間介質(zhì)層700的材料與側(cè)墻400和蓋層330的材料不同，優(yōu)選是刻蝕或拋光選擇比較高的材料，例如當(dāng)側(cè)墻400和蓋層330是氧化物時(shí)ILD層700是氮化物，或當(dāng)側(cè)墻400和蓋層330是氮化物時(shí)ILD層700是氧化物。在本發(fā)明中，優(yōu)選使用氧化物，尤其是氧化硅或低k介電材料，例如摻氟ニ氧化硅、摻碳ニ氧化硅、碳氟化合物、聚酰亞胺、聚對(duì)ニ甲苯基、SiLK、PAE、DVS-BCB、多孔材料等等。由于偽柵極結(jié)構(gòu)高出襯底100表面，因此沉積形成的層間介質(zhì)層700在偽柵極區(qū)域高出其他平坦區(qū)域，形成隆起。為了消除這種隆起，對(duì)ILD層700進(jìn)行平坦化。通常采用化學(xué)機(jī)械拋光(CMP)，直至露出蓋層330的頂部。隨后，進(jìn)ー步采用例如為CMP的平坦化工藝處理，去掉蓋層330，直至露出偽柵極320。然后，移除偽柵極層320以及墊氧化層310。如圖9所示，采用濕法刻蝕去除材質(zhì)為多晶硅或非晶硅的偽柵極層320。TMAH中不含金屬離子，不會(huì)因?yàn)殡s質(zhì)金屬離子對(duì)半導(dǎo)體器件造成損害，且TMAH具有與KOH接近的腐蝕速度和選擇比，腐蝕表面效果好，TMAH基本不腐蝕氧化硅和氧化氮，方便使用這兩者用作刻蝕掩摸，最后TMAH無(wú)毒無(wú)污染，操作方便，由于以上優(yōu)點(diǎn)，本發(fā)明優(yōu)選使用10% 25%的TMAH溶液來(lái)濕法移除硅材質(zhì)的偽柵極層320。特別地，由于多晶硅各晶粒晶向不一致，TMAH刻蝕速率不完全相同，使用TMAH刻蝕多晶硅時(shí)均勻性沒(méi)有非晶硅良好，因此對(duì)于使用TMAH來(lái)刻蝕偽柵極層320時(shí)，優(yōu)選使用非晶硅作為偽柵極層320。隨后采用濃度為5%的HF刻蝕液來(lái)刻蝕去除氧化硅的墊氧化層310。除此之外，還可以使用干法刻蝕來(lái)移除偽柵極層320以及墊氧化層310，例如通過(guò)含氟、含氯以及含氧的等離子體來(lái)刻蝕，這樣得到的溝槽垂直度更佳。去除偽柵極320以及墊氧化層310之后，在原地留下柵極開(kāi)ロ 340。然后，沉積高k柵極介電材料和柵極金屬。如圖10所示，在柵極開(kāi)ロ 340中以及ILD層700上通過(guò)CVD或MBE等方法沉積高k柵介電材料層810，并在600至850°C溫度下進(jìn)行高溫第二退火以修復(fù)高k柵介電材料中的缺陷從而改善可靠性。正是由于前述對(duì)于鎳基金屬硅化物形成條件的選擇，使得所形成的金屬硅化物610能夠承受該高溫第二退火而不致于凝結(jié)成塊影響電阻率。高k柵介電材料層810材質(zhì)例如為Hf02、HfSi0N、La203、Ta205、鈦酸鋇BTO等等或其組合。高k柵介電材料層810部分填充柵極開(kāi)ロ 340。接著，沉積柵極金屬層820。如圖所示，在高k柵介電材料層810上通過(guò)CVD或PVD等方法沉積柵極金屬層820，其材質(zhì)依據(jù)半導(dǎo)體器件電學(xué)性能需要而定，具體地，由決定閾值電壓的柵極功函數(shù)來(lái)選定金屬材質(zhì)，可以為Ti、Ta、W、Al、Cu、TiAl等等金屬以及合金,還可以是這些金屬的氮化物，其可以是單層也可以是多層堆疊結(jié)構(gòu)。在柵極金屬層820與高k柵介電材料層810之間還可以形成種籽層或過(guò)渡阻擋層(未示出)，用于增強(qiáng)接合強(qiáng)度以及防止金屬粒子擴(kuò)散進(jìn)入襯底溝道。雖然圖10所示的柵極金屬層820完全填充柵極開(kāi)ロ 340，但是也可以部分填充柵極開(kāi)ロ 340，然后再在其上填充柵極金屬接觸層(未示出)，柵極金屬接觸層可與柵極金屬層820材質(zhì)不同，不具備調(diào)節(jié)柵極功函數(shù)的作用，僅用于實(shí)現(xiàn)柵極的電連接，因此其材質(zhì)可以為Al、Cu等常用的導(dǎo)電性能良好的金屬。如圖10所示，高k柵介電材料層810和柵極金屬層820構(gòu)成柵極堆疊結(jié)構(gòu)800，其中高k柵介電材料層810不僅位于柵極金屬層820下方，還位于其側(cè)面周圍。 接著，平坦化柵極堆疊結(jié)構(gòu)。如圖11所示，采用例如CMP的方法來(lái)平坦化柵極堆疊結(jié)構(gòu)800，移除多余的柵極金屬層820和高k柵介電材料層810，直至露出ILD層700，此時(shí)柵極金屬層820暴露在器件表面，以便稍后的形成金屬接觸。最后，如圖12所示，形成接觸金屬。例如在層間介質(zhì)層700中光刻并刻蝕后形成接觸孔直達(dá)源漏區(qū)500中的鎳基金屬硅化物610，在接觸孔中以及層間介質(zhì)層700上依次填充薄的接觸孔埋層(未示出)以及厚的填充金屬層900，CMP平坦化接觸孔埋層以及填充金屬層直至露出層間介質(zhì)層700和柵極金屬層820。接觸孔埋層的材質(zhì)可為TiN、Ti、TaN或Ta及其組合，其作用是增強(qiáng)填充金屬層與源漏區(qū)的硅之間的粘合力并阻擋雜質(zhì)擴(kuò)散。填充金屬層900的材質(zhì)可為W、Cu、TiAl或Al及其組合，材質(zhì)選擇依照整體電路連線布局的需要，優(yōu)先選用導(dǎo)電性能良好的材料。依照本發(fā)明的如上所述的制造方法形成的新型MOSFET器件結(jié)構(gòu)如圖12所示。襯底100中具有淺溝槽隔離(STI) 200 ;襯底100中STI 200之間的有源區(qū)內(nèi)形成有具有LDD結(jié)構(gòu)的重?fù)诫s源漏區(qū)500，源漏區(qū)500之間的襯底100部分構(gòu)成半導(dǎo)體器件的溝道區(qū)，源漏區(qū)500中外延生長(zhǎng)有金屬硅化物610 ;襯底100上形成的柵極堆疊結(jié)構(gòu)800位于源漏區(qū)500之間，柵極堆疊結(jié)構(gòu)800包括高k柵介電材料層810和柵極金屬層820，其中高k柵介電材料層810不僅位于柵極金屬層820下方，還位于其側(cè)面周圍；高k柵介電材料層810材質(zhì)例如為Hf02、HfSiON, La203、Ta2O5、鈦酸鋇BTO等等或其組合；柵極金屬層820，其材質(zhì)依據(jù)半導(dǎo)體器件電學(xué)性能需要而定，具體地，由決定閾值電壓的柵極功函數(shù)來(lái)選定金屬材質(zhì)，可以為Ti、Ta、W、Al、Cu、TiAl等等金屬以及合金,還可以是這些金屬的氮化物,其可以是單層也可以是多層堆疊結(jié)構(gòu)；高1^柵介電材料810側(cè)面周圍形成有柵極隔離側(cè)墻400 ;外延生長(zhǎng)的超薄金屬硅化物610與源漏區(qū)500中Si之間沿溝道方向的界面平行于柵極隔離側(cè)墻400的側(cè)面，優(yōu)選為共面；外延生長(zhǎng)的超薄金屬硅化物610材質(zhì)可以是NiSi2^NihPtxSih,CoSi2_y或NihCoxSih，其中X均大于0小于1，y均大于等于0小于I ;外延生長(zhǎng)的超薄金屬硅化物610上以及柵極隔離側(cè)墻400周圍具有層間介質(zhì)層700 ;接觸金屬結(jié)構(gòu)貫穿層間介質(zhì)層700，與外延生長(zhǎng)的超薄金屬硅化物610電連接，接觸金屬結(jié)構(gòu)包括接觸孔埋層(未示出)以及填充金屬層900，接觸孔埋層的材質(zhì)可為TiN、Ti、TaN或Ta及其組合，填充金屬層900的材質(zhì)可為W、Cu、TiAl或Al及其組合；柵極隔離側(cè)墻400與接觸金屬結(jié)構(gòu)還具有外延生長(zhǎng)的超薄金屬硅化物610，金屬硅化物610與柵極隔離側(cè)墻400下方的溝道接觸。
依照本發(fā)明的半導(dǎo)體器件及其制造方法，由于合理調(diào)整了鎳基金屬硅化物的材質(zhì)以及厚度，使得所形成的鎳基金屬規(guī)劃610具備良好的熱穩(wěn)定性，能夠經(jīng)受消除高k柵介電材料層810缺陷的第二高溫退火，因此可以在高k柵介電材料層810之前而形成，使得所形成的鎳基金屬硅化物610不僅僅位于接觸孔內(nèi)，還位于整個(gè)源漏區(qū)上，特別是接觸孔與柵極隔離側(cè)墻之間的間隙內(nèi)，從而大幅降低了源漏寄生電阻，提高了器件的電學(xué)性能。盡管已參照ー個(gè)或多個(gè)示例性實(shí)施例說(shuō)明本發(fā)明，本領(lǐng)域技術(shù)人員可以知曉無(wú)需脫離本發(fā)明范圍而對(duì)器件結(jié)構(gòu)做出各種合適的改變和等價(jià)方式。此外 ，由所公開(kāi)的教導(dǎo)可做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在于限定在作為用于實(shí)現(xiàn)本發(fā)明的最佳實(shí)施方式而公開(kāi)的特定實(shí)施例，而所公開(kāi)的器件結(jié)構(gòu)及其制造方法將包括落入本發(fā)明范圍內(nèi)的所有實(shí)施例。
權(quán)利要求
1.一種半導(dǎo)體器件，包括位于襯底上的柵極結(jié)構(gòu)、位于柵極結(jié)構(gòu)周圍的柵極隔離側(cè)墻、位于襯底中柵極結(jié)構(gòu)兩側(cè)的源漏區(qū)、位于所述源漏區(qū)中的外延生長(zhǎng)的金屬硅化物、位于所述金屬硅化物上的源漏接觸金屬，其特征在于所述柵極隔離側(cè)墻與所述源漏接觸金屬之間具有所述金屬硅化物。
2.如權(quán)利要求I的半導(dǎo)體器件，其中，所述金屬硅化物與所述源漏區(qū)之間沿溝道方向的界面平行于所述柵極隔離側(cè)墻。
3.如權(quán)利要求I的半導(dǎo)體器件，其中，所述金屬硅化物材質(zhì)包括NiSi2_y、NihPtxSi2^CoSi2_y或NihCoxSi2I,其中x均大于0小于I, y均大于等于0小于I,所述金屬娃化物厚度小于等于15nm。
4.如權(quán)利要求I的半導(dǎo)體器件，其中，所述柵極結(jié)構(gòu)包括高k柵介電材料層和柵極金屬層，其中高k柵介電材料層不僅位于柵極金屬層下方，還位于其側(cè)面周圍。
5.如權(quán)利要求4的半導(dǎo)體器件，其中，所述高k柵介電材料層包括Hf02、HfSiON,La2O3或其組合，所述柵極金屬層包括Ti、Ta、W、Al、Cu、TiAl或其組合。
6.如權(quán)利要求I的半導(dǎo)體器件，其中，所述襯底為體硅或S0I，所述源漏區(qū)為具有LDD結(jié)構(gòu)的重?fù)诫s源漏區(qū)。
7.一種半導(dǎo)體器件制造方法，包括 在襯底上的偽柵極結(jié)構(gòu)、所述偽柵極結(jié)構(gòu)周圍的柵極隔離側(cè)墻以及所述柵極隔離側(cè)墻兩側(cè)的源漏區(qū)上形成金屬層； 執(zhí)行第一退火，使得所述柵極隔離側(cè)墻兩側(cè)的所述金屬層與所述源漏區(qū)中的硅反應(yīng)形成外延生長(zhǎng)的金屬硅化物，剝除未反應(yīng)的所述金屬層，所述金屬硅化物位于所述源漏區(qū)中并與所述柵極隔離側(cè)墻下方的溝道區(qū)接觸； 移除所述偽柵極結(jié)構(gòu)，形成柵極開(kāi)ロ ； 在所述柵極開(kāi)口中形成高k柵介電材料層； 執(zhí)行第二退火，消除所述高k柵介電材料層與襯底界面處的缺陷； 在所述高k柵介電材料層上形成柵極金屬層； 在所述金屬硅化物上形成源漏接觸金屬。
8.如權(quán)利要求7的半導(dǎo)體器件制造方法，其中，所述金屬硅化物與所述源漏區(qū)之間沿溝道方向的界面平行于所述柵極隔離側(cè)墻。
9.如權(quán)利要求7的半導(dǎo)體器件制造方法，其中，所述金屬硅化物材質(zhì)包括NiSi2_y、NihPtxSi2^C0Si2I或Ni^C0xSi2I，其中X均大于0小于l，y均大于等于0小于1，所述金屬硅化物厚度小于等于15nm。
10.如權(quán)利要求7的半導(dǎo)體器件制造方法，其中，所述金屬層包括Ni、Co、NiPt,NiCo,所述金屬層厚度小于5nm。
11.如權(quán)利要求7的半導(dǎo)體器件制造方法，其中，所述高k柵介電材料層包括Hf02、HfSiON, La2O3或其組合，所述柵極金屬層包括Ti、Ta、W、Al、Cu、TiAl或其組合。
12.如權(quán)利要求7的半導(dǎo)體器件制造方法，其中，所述襯底為體硅或SOI，所述源漏區(qū)為具有LDD結(jié)構(gòu)的重?fù)诫s源漏區(qū)。
13.如權(quán)利要求7的半導(dǎo)體器件制造方法，其中，所述第一退火溫度為500°C至850°C。
14.如權(quán)利要求7的半導(dǎo)體器件制造方法，其中，所述第二退火溫度為600°C至850°C。
15.如權(quán)利要求7的半導(dǎo)體器件制造方法，其中，使用TMAH濕法刻蝕或等離子體干法刻蝕移除所述偽柵極結(jié)構(gòu)。
全文摘要
本發(fā)明公開(kāi)了一種半導(dǎo)體器件，包括位于襯底上的柵極結(jié)構(gòu)、位于柵極結(jié)構(gòu)周圍的柵極隔離側(cè)墻、位于襯底中柵極結(jié)構(gòu)兩側(cè)的源漏區(qū)、位于所述源漏區(qū)中的外延生長(zhǎng)的金屬硅化物、位于所述金屬硅化物上的源漏金屬接觸，其特征在于所述金屬硅化物與所述柵極隔離側(cè)墻接觸，使得所述柵極隔離側(cè)墻與所述源漏接觸金屬之間具有所述金屬硅化物。金屬硅化物具備良好的熱穩(wěn)定性，能夠經(jīng)受消除高k柵介電材料層缺陷的高溫退火，因此可以在高k柵介電材料層之前而形成，使得所形成的金屬硅化物不僅僅位于接觸孔內(nèi)，還位于整個(gè)源漏區(qū)上，特別是位于接觸孔與柵極隔離側(cè)墻之間的間隙內(nèi)，從而大幅降低了源漏寄生電阻，提高了器件的電學(xué)性能。
文檔編號(hào)H01L21/336GK102760762SQ20111010436
公開(kāi)日2012年10月31日 申請(qǐng)日期2011年4月25日 優(yōu)先權(quán)日2011年4月25日
發(fā)明者李俊峰, 羅軍, 趙超, 鐘匯才 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所