專利名稱：一種電源過壓保護結構及其制備方法
技術領域：
本發(fā)明涉及集成電路技術領域，尤其涉及一種電源過壓保護結構及其制備方法。
背景技術：
對于半導體集成電路來說，穩(wěn)定的輸入電源是保證其安全可靠工作的基本條件， 但在實際情況下，電源波動是一種正常的現象，當電源波動使得加在半導體集成電路上的瞬時電壓過高(又稱電壓過壓)時，會導致半導體集成電路出現異常，甚至被損壞。因此， 通常來說，半導體集成電路都需采取一定措施以防止電壓過壓而造成電路損壞。對于特征尺寸在0.5um及以上的低端工藝制程來說，CMOS集成電路靠其本身很高的芯片耐壓來克服電源過壓，具體來說，靠CMOS集成電路的緩沖器件(Buffer)來克服電源過壓，這是因為對于低端工藝制程來說，由于芯片的尺寸較大，因此緩沖器件的崩潰電壓較高，其抗電壓能力較強。當然，另一種辦法是采用齊納二極管或肖特基二極管等外部箝位組件，將電壓尖峰限制在足夠短的持續(xù)時間內，防止對器件造成任何損害。但是上述通過加外部箝位組件的方法存在如下缺點(1)需要外加齊納二極管或肖特基二極管等外部箝位組件，成本較高；(2)集成電路的PCB也需要留出足夠的空間給齊納二極管或肖特基二極管等外部箝位部件，進一步增加了成本。并且隨著集成電路器件特征尺寸的減小，芯片本身的耐電壓能力也隨之減小，尤其當半導體集成電路的器件特征尺寸發(fā)展到0. 18um及以下，芯片本身的耐電壓能力已經非常小，從而導致芯片很難靠自身的耐壓來抵抗電源過壓。因此，有必要提供一種更有效的電源過壓保護結構。

發(fā)明內容
本發(fā)明的目的在于提供一種電源過壓保護結構及其制備方法，以有效地保護集成電路芯片不因電源過壓而損壞。為解決上述問題，本發(fā)明提出一種電源過壓保護結構，包括至少兩個并聯的電源過壓保護單元，所述每個電源過壓保護單元包括半導體襯底；P型阱區(qū)，形成于所述半導體襯底內；N型重摻雜區(qū)，形成于所述P型阱區(qū)內；以及PESD注入區(qū)，形成于所述P型阱區(qū)與所述N型重摻雜區(qū)的交界處。可選的，所述P型阱區(qū)通過硼離子或氟化硼離子注入形成。可選的，所述硼離子或氟化硼離子的注入條件為注入能量20 500KeV ；注入劑量:2X IO12 4X IO1Vcm20可選的，所述N型重摻雜區(qū)通過磷離子或砷離子注入形成?？蛇x的，所述磷離子或砷離子的注入條件為
注入能量30 70KeV ；注入劑量:3X IO13 3 X IO1Vcm20
可選的，所述PESD注入區(qū)通過硼離子注入形成?？蛇x的，所述硼離子的注入條件為注入能量60 IOOKeV ；注入劑量= IXlO13 ~ 5 X IO1Vcm20可選的，所述P型阱區(qū)接地，所述N型重摻雜區(qū)接電源電壓。可選的，所述每個電源過壓保護單元的面積為60umX45um?？蛇x的，電源過壓保護單元的個數為2 8個。為解決上述問題，本發(fā)明還提出一種上述的電源過壓保護結構的制備方法，該方法包括如下步驟制備多個電源過壓保護單元；將所多個述電源過壓保護單元并聯；其中，制備每個電源過壓保護單元又包括以下步驟提供半導體襯底；在所述半導體襯底上形成P型阱區(qū)；在所述P型阱區(qū)內形成N型重摻雜區(qū)；在所述P型阱區(qū)與所述N型重摻雜區(qū)的交界處形成PESD區(qū)。與現有技術相比，本發(fā)明所提供的電源過壓保護結構包括至少兩個并聯的電源過壓保護單元，所述每個電源過壓保護單元通過在P型阱區(qū)與N型重摻雜區(qū)的交界處形成一 PESD注入區(qū)，從而使得所述P型阱區(qū)與所述N型重摻雜區(qū)所形成的二極管的崩潰電壓略高于電源電壓，但又比現有的緩沖器件的崩潰電壓低，因此在電源過壓時，能有效地保護集成電路芯片不被損壞。
與現有技術相比，本發(fā)明所提供的電源過壓保護結構的制備方法通過在P型阱區(qū)與N型重摻雜區(qū)的交界處形成一 PESD注入區(qū)，從而使得所述P型阱區(qū)與所述N型重摻雜區(qū)所形成的二極管的崩潰電壓略高于電源電壓，但又比現有的緩沖器件的崩潰電壓低，因此在電源過壓時，能有效地保護集成電路芯片不被損壞。


圖1為本發(fā)明實施例提供的電源過壓保護單元的器件剖面圖；圖2為本發(fā)明實施例提供的電源過壓保護單元的制備方法流程圖。
具體實施例方式以下結合附圖和具體實施例對本發(fā)明提出的電源過壓保護結構及其制備方法作進一步詳細說明。根據下面說明和權利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比率，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。本發(fā)明的核心思想在于，提供一種電源過壓保護結構，所述電源過壓保護結構包括至少兩個并聯的電源過壓保護單元，所述每個電源過壓保護單元通過在P型阱區(qū)與N型重摻雜區(qū)的交界處形成一 PESD注入區(qū)，從而使得所述P型阱區(qū)與所述N型重摻雜區(qū)所形成的二極管的崩潰電壓略高于電源電壓，但又比現有的緩沖器件的崩潰電壓低，因此在電源過壓時，能有效地保護集成電路芯片不被損壞；同時還提供一種電源過壓保護結構的制備方法，該方法通過在P型阱區(qū)與N型重摻雜區(qū)的交界處形成一 PESD注入區(qū)，從而使得所述P 型阱區(qū)與所述N型重摻雜區(qū)所形成的二極管的崩潰電壓略高于電源電壓，但又比現有的緩沖器件的崩潰電壓低，因此在電源過壓時，能有效地保護集成電路芯片不被損壞。請參考圖1，圖1為本發(fā)明實施例提供的電源過壓保護單元的器件剖面圖，如圖1 所示，本發(fā)明實施例提供的電源過壓保護結構包括至少兩個并聯的電源過壓保護單元，其中，所述每個電源過壓保護單元包括半導體襯底100;P型阱區(qū)101，形成于所述半導體襯底100內；N型重摻雜區(qū)102，形成于所述P型阱區(qū)101內；以及PESD注入區(qū)103，形成于所述P型阱區(qū)101與所述N型重摻雜區(qū)102的交界處。所謂PESD注入區(qū)是指P型的靜電放電(Electrostatic Discharge，簡稱ESD)注入區(qū)。進一步地，所述P型阱區(qū)101通過硼離子或氟化硼離子注入形成，其中，所述硼離子或氟化硼離子的注入條件為注入能量20 500KeV ；注入劑量2X1012 4X1014/cm2 ；在本發(fā)明的具體實施例中，所述注入條件具體地可為當注入離子為硼離子時，注入能量為lOOKeV，165KeV, 450KeV,注入劑量對應地分別為 3 X 1O1Vcm2,4X 1O1Vcm2, 3 X 1O1Vcm2 ；當注入離子為氟化硼離子時，注入能量為50KeV，注入劑量為5. 8X1012/cm2。進一步地，所述N型重摻雜區(qū)102通過磷離子或砷離子注入形成，其中，所述磷離子或砷離子的注入條件為注入能量30 70KeV ；注入劑量3X 1O13 3X 1015/cm2 ；在本發(fā)明的具體實施例中，所述注入條件具體地可為當注入離子為磷離子時，注入能量為40KeV，注入劑量為3X1013/cm2 ；當注入離子為砷離子時，注入能量為60KeV，注入劑量為3X1015/cm2。進一步地，所述PESD注入區(qū)103通過硼離子注入形成，其中，所述硼離子的注入條件為注入能量60 IOOKeV ；注入劑量1 X 1O13 5 X 1O1Vcm2 ；在本發(fā)明的具體實施例中，所述注入條件具體地可為注入能量為80KeV，注入劑量為4. 85X1013/Cm2。進一步地，所述P型阱區(qū)101接地GND，所述N型重摻雜區(qū)102接電源電壓VDD ；從而使得所述P型阱區(qū)101與所述N型重摻雜區(qū)102所形成的二極管反偏，當電源電壓VDD 過壓時，所述二極管擊穿，從而保護集成電路芯片不被損壞。進一步地，所述每個電源過壓保護單元的面積為60umX45um。進一步地，電源過壓保護單元的個數為2 8個；這是因為所述電源過壓保護單元的面積太小，箝位效果不明顯。在實際使用中，當所述電源過壓保護單元的個數為2 8個時，其并聯后的電壓箝位能力為1lV 8V;具體地，對于外加15V脈沖電壓時，若使用2個電源過壓保護單元，大致可將電壓箝位在11V，若使用8個電源過壓保護單元，大致可將電壓箝位在8V。本發(fā)明實施例提供的電源過壓保護結構的工作原理為
使用中，所述電源過壓保護結構接在電源電壓VDD與地GND之間，由于半導體集成電路芯片在工作時也是接在電源電壓VDD與地GND之間，因此所述電源過壓保護結構與半導體集成電路芯片為并聯連接關系；該電源過壓保護結構接中的所述P型阱區(qū)101與所述N型重摻雜區(qū)102所形成一二極管，并且所述二極管反偏，通常來說普通PN結二極管的崩潰電壓很高，而本發(fā)明實施例通過在構成二極管的所述P型阱區(qū)101與所述N型重摻雜區(qū)102的交界面形成一 PESD 注入區(qū)103，從而相當于提高了與所述N型重摻雜區(qū)102接觸的P型區(qū)的摻雜，因此，可降低二極管的崩潰電壓，使得其崩潰電壓略高于電源電壓VDD，但是又低于現有的緩沖器件的崩潰電壓；當電源電壓VDD因快速上電或電源波動而出現過壓時，其瞬時電壓升高，當其瞬時電壓高于所述P型阱區(qū)101與所述N型重摻雜區(qū)102所形成的二極管的崩潰電壓時，所述二極管發(fā)生崩潰，從而形成一電流泄放通路，使得整個電路的電流通過所述二極管泄放至地GND，避免過高的瞬時電壓加在半導體集成電路芯片上，從而對半導體集成電路芯片起到保護作用，避免其因電源電壓VDD過壓而損壞。由于本發(fā)明實施例提供的電源過壓保護結構不需要外加齊納二極管或肖特基二極管，因此降低了成本；并且PCB也不需要給齊納二極管或肖特基二極管留出空間，因而節(jié)省了空間和走線，進一步降低了成本；同時由于PESD在集成電路制程中的其它工藝步驟中已有，因此，在制備本發(fā)明的電源過壓保護結構的過程中，只需調用該步驟即可，不需增加額外的光罩，因此沒有額外的光罩費用。請繼續(xù)參考圖2，圖2為本發(fā)明實施例提供的電源過壓保護單元的制備方法流程圖，結合圖1及圖2，本發(fā)明實施例提供的電源過壓保護結構的制備方法包括如下步驟制備多個電源過壓保護單元；將所多個述電源過壓保護單元并聯；其中，制備每個電源過壓保護單元又包括以下步驟提供半導體襯底100 ；在所述半導體襯底100上形成P型阱區(qū)101 ；在所述P型阱區(qū)101內形成N型重摻雜區(qū)102 ；在所述P型阱區(qū)101與所述N型重摻雜區(qū)102的交界處形成PESD區(qū)103。綜上所述，本發(fā)明提供了一種電源過壓保護結構，所述電源過壓保護結構包括至少兩個并聯的電源過壓保護單元，所述每個電源過壓保護單元通過在P型阱區(qū)與N型重摻雜區(qū)的交界處形成一 PESD注入區(qū)，從而使得所述P型阱區(qū)與所述N型重摻雜區(qū)所形成的二極管的崩潰電壓略高于電源電壓，但又比現有的緩沖器件的崩潰電壓低，因此在電源過壓時，能有效地保護集成電路芯片不被損壞；同時還提供了一種電源過壓保護結構的制備方法，該方法通過在P型阱區(qū)與N型重摻雜區(qū)的交界處形成一 PESD注入區(qū)，從而使得所述P 型阱區(qū)與所述N型重摻雜區(qū)所形成的二極管的崩潰電壓略高于電源電壓，但又比現有的緩沖器件的崩潰電壓低，因此在電源過壓時，能有效地保護集成電路芯片不被損壞。顯然，本領域的技術人員可以對發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍之內，則本發(fā)明也意圖包含這些改動和變型在內。
權利要求
1.一種電源過壓保護結構，其特征在于，包括至少兩個并聯的電源過壓保護單元，所述每個電源過壓保護單元包括半導體襯底；P型阱區(qū)，形成于所述半導體襯底內；N型重摻雜區(qū)，形成于所述P型阱區(qū)內；以及PESD注入區(qū)，形成于所述P型阱區(qū)與所述N型重摻雜區(qū)的交界處。
2.如權利要求1所述的電源過壓保護結構，其特征在于，所述P型阱區(qū)通過硼離子或氟化硼離子注入形成。
3.如權利要求2所述的電源過壓保護結構，其特征在于，所述硼離子或氟化硼離子的注入條件為注入能量20 500KeV ；注入劑量:2X IO12 4X IO1Vcm2。
4.如權利要求1所述的電源過壓保護結構，其特征在于，所述N型重摻雜區(qū)通過磷離子或砷離子注入形成。
5.如權利要求4所述的電源過壓保護結構，其特征在于，所述磷離子或砷離子的注入條件為注入能量30 70KeV ；注入劑量:3X IO13 3 X 1015/cm2o
6.如權利要求1所述的電源過壓保護結構，其特征在于，所述PESD注入區(qū)通過硼離子注入形成。
7.如權利要求6所述的電源過壓保護結構，其特征在于，所述硼離子的注入條件為 注入能量60 IOOKeV ；注入劑量1 X IO13 5 X IO1Vcm20
8.如權利要求1所述的電源過壓保護結構，其特征在于，所述P型阱區(qū)接地，所述N型重摻雜區(qū)接電源電壓。
9.如權利要求1所述的電源過壓保護結構，其特征在于，所述每個電源過壓保護單元的面積為60umX45um。
10.如權利要求9所述的電源過壓保護結構，其特征在于，電源過壓保護單元的個數為 2 8個。
11.如權利要求1至10任一項所述的電源過壓保護結構的制備方法，其特征在于，包括如下步驟制備多個電源過壓保護單元；將所多個述電源過壓保護單元并聯；其中，制備每個電源過壓保護單元又包括以下步驟提供半導體襯底；在所述半導體襯底上形成P型阱區(qū)；在所述P型阱區(qū)內形成N型重摻雜區(qū)；在所述P型阱區(qū)與所述N型重摻雜區(qū)的交界處形成PESD區(qū)。
全文摘要
本發(fā)明公開了一種電源過壓保護結構，該結構包括至少兩個并聯的電源過壓保護單元，所述每個電源過壓保護單元通過在P型阱區(qū)與N型重摻雜區(qū)的交界處形成一PESD注入區(qū)，從而使得所述P型阱區(qū)與所述N型重摻雜區(qū)所形成的二極管的崩潰電壓略高于電源電壓，但又比現有的緩沖器件的崩潰電壓低，因此在電源過壓時，能有效地保護集成電路芯片不被損壞；同時本發(fā)明還公開了一種電源過壓保護結構的制備方法，該方法通過在P型阱區(qū)與N型重摻雜區(qū)的交界處形成一PESD注入區(qū)，從而使得所述P型阱區(qū)與所述N型重摻雜區(qū)所形成的二極管的崩潰電壓略高于電源電壓，但又比現有的緩沖器件的崩潰電壓低，因此在電源過壓時，能有效地保護集成電路芯片不被損壞。
文檔編號H01L27/02GK102157546SQ20111006817
公開日2011年8月17日 申請日期2011年3月21日 優(yōu)先權日2011年3月21日
發(fā)明者吳煒 申請人:中穎電子股份有限公司