專利名稱：具有掩埋柵的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實施例涉及制造半導(dǎo)體器件的技術(shù)，更具體而言涉及具有掩埋柵 (buried gate, BG)的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
隨著半導(dǎo)體器件的尺寸縮小，滿足多樣化的器件特性并設(shè)計合適的制造工藝變得愈加困難。例如，在使用40nm設(shè)計規(guī)則時，柵、位線和接觸的結(jié)構(gòu)的形成正在接近極限。即使能夠形成這樣小的結(jié)構(gòu)，仍可能無法獲得期望的器件特性。為了解決這樣的問題，使用具有掩埋在襯底中的柵極的掩埋柵(BG，burried gate)結(jié)構(gòu)。圖IA和圖IB圖示了現(xiàn)有的具有掩埋柵的半導(dǎo)體器件。圖IA是平面圖，圖IB是圖IA的半導(dǎo)體器件沿線A-A’的截面圖。參照圖IA和圖1B，在具有被隔離層12限定的有源區(qū)13的襯底11之上形成有多個掩埋柵，在掩埋柵和隔離層12之間的有源區(qū)13之上形成有著落插塞(landing plug) 14。 每個掩埋柵都包括形成在襯底11之上的溝槽15、在溝槽15表面上的柵絕緣層(未示出)、 將溝槽15的一部分填充的柵電極16以及將溝槽15的其它部分填充的柵密封層17。在形成有掩埋柵的襯底11之上形成層間電介質(zhì)層18。在層間電介質(zhì)層18之上形成存儲節(jié)點接觸插塞20和位線23。此處，附圖標(biāo)記“19”表示存儲節(jié)點接觸孔，附圖標(biāo)記“21”表示鑲嵌圖案(damascene pattern) 0附圖標(biāo)記“22”表示位線間隔件，附圖標(biāo)記“24”表示位線密封層。根據(jù)現(xiàn)有技術(shù)，在形成位線23之后形成存儲節(jié)點接觸插塞20。在此，使用現(xiàn)有技術(shù)，形成存儲節(jié)點接觸插塞20的工藝的工藝余量可能會因位線23的存在而減少。為了解決這種問題，曾經(jīng)提出過首先形成存儲節(jié)點接觸插塞20然后形成位線23這樣一種方法。 在這種方法中，在存儲節(jié)點接觸插塞20與位線23下方的著落插塞14之間可能容易發(fā)生短路。另外根據(jù)現(xiàn)有技術(shù)，由于存儲節(jié)點接觸孔19是通過刻蝕層間電介質(zhì)層18而一步形成的而例如不考慮存儲節(jié)點接觸插塞20的形成方式，在這種情況下存儲節(jié)點接觸孔19 的側(cè)壁由于刻蝕特性的緣故被形成為傾斜的，因此著落插塞14與存儲節(jié)點接觸插塞20之間的接觸面積可能減小。

發(fā)明內(nèi)容
本發(fā)明的實施例涉及可以提高存儲節(jié)點接觸插塞形成工藝的工藝余量的包括掩埋柵的半導(dǎo)體器件及其制造方法。
本發(fā)明的另一個實施例涉及可以防止在存儲節(jié)點接觸插塞與位線下方的著落插塞之間形成短路的包括掩埋柵的半導(dǎo)體器件及其制造方法。本發(fā)明的另一個實施例涉及可以提高存儲節(jié)點接觸插塞的接觸余量的包括掩埋柵的半導(dǎo)體器件及其制造方法。根據(jù)本發(fā)明的實施例，一種半導(dǎo)體器件包括掩埋柵，所述掩埋柵形成在襯底之上；存儲節(jié)點接觸插塞，所述存儲節(jié)點接觸插塞形成在襯底之上并包括柱圖案和布置在柱圖案之上的線圖案；以及位線結(jié)構(gòu)，所述位線結(jié)構(gòu)形成在襯底之上并將存儲節(jié)點接觸插塞中相鄰的存儲節(jié)點接觸插塞彼此隔離。根據(jù)本發(fā)明的另一個實施例，一種制造半導(dǎo)體器件的方法包括以下步驟在襯底之上形成第一層；選擇性地刻蝕第一層來形成暴露出襯底的第一圖案；形成第二層以覆蓋襯底；選擇性地刻蝕第二層來形成與第一圖案相耦接的線型第二圖案；形成導(dǎo)電層以填充第一圖案和第二圖案；以及選擇性地刻蝕導(dǎo)電層來形成接觸插塞。根據(jù)本發(fā)明的又一個實施例，一種制造半導(dǎo)體器件的方法包括以下步驟在襯底之上形成掩埋柵；在襯底之上形成第一層；選擇性刻蝕第一層來形成第一圖案；在包括第一圖案的襯底之上形成第二層；選擇性刻蝕第二層來形成與第一圖案相耦接的線型第二圖案；形成將包括第一圖案和第二圖案的存儲節(jié)點接觸孔填充的導(dǎo)電層；以及選擇性地刻蝕導(dǎo)電層、第二層和第一層來形成存儲節(jié)點接觸插塞，以同時地形成鑲嵌圖案。


圖IA和圖IB圖示了現(xiàn)有的具有掩埋柵的半導(dǎo)體器件。圖2是說明根據(jù)本發(fā)明的實施例的包括掩埋柵的半導(dǎo)體器件的俯視圖。圖3是圖2的半導(dǎo)體器件沿著線A-A，和線B-B，的截面圖。圖4A至圖4K是說明根據(jù)本發(fā)明的一個實施例的制造包括掩埋柵的半導(dǎo)體器件的方法的截面圖。圖5A至圖5D是說明根據(jù)本發(fā)明的一個實施例的存儲節(jié)點接觸孔的俯視圖。
具體實施例方式下面將參照附圖更加詳細(xì)地描述本發(fā)明的示例性實施例。但是，本發(fā)明可以用不同的方式來實施，而不應(yīng)解釋為受到本文所列實施例的限制。確切地說，提供這些實施例是為了使本說明書將是清楚且完整的，并充分地向本領(lǐng)域技術(shù)人員轉(zhuǎn)達本發(fā)明的范圍。在本說明書中，相同的附圖標(biāo)記在本發(fā)明的各個附圖和實施例中表示相同的部分。附圖并非按比例繪制，并且在某些情況下為了清楚地圖示實施例的特征，對比例做了夸大處理。當(dāng)提及第一層在第二層“上”或在襯底“上”時，其不僅表示第一層直接形成在第二層上或在襯底上的情況，還表示在第一層與第二層之間或在第一層與襯底之間存在第三層的情況。下面描述一種制造包括掩埋柵的半導(dǎo)體器件的方法，所述方法可以提高存儲節(jié)點接觸插塞形成工藝的工藝余量，防止在與位線相耦接的著落插塞與存儲節(jié)點接觸插塞之間形成短路，并且增大著落插塞與存儲節(jié)點接觸插塞之間的接觸面積(即，減小接觸電阻)。圖2是說明根據(jù)本發(fā)明的一個實施例的包括掩埋柵的半導(dǎo)體器件的平面圖。圖3是圖2的半導(dǎo)體器件沿線A-A’和線B-B’的截面圖。參照圖2和圖3，根據(jù)本發(fā)明的所述實施例而制造的半導(dǎo)體器件包括形成在襯底 61之上的掩埋柵68 ；穿透層間電介質(zhì)層69且包括柱圖案70A和柱圖案70A之上的線圖案 70B的存儲節(jié)點接觸插塞70 ；以及形成在襯底61之上并使相鄰的存儲節(jié)點接觸插塞70彼此電隔離的位線結(jié)構(gòu)75，其中線圖案70B如下面描述那樣用至少兩個刻蝕步驟來形成，并且在形成存儲節(jié)點接觸插塞的線圖案時減少了傾斜。形成在襯底61之上的掩埋柵68的每個都包括同時與有源區(qū)63和隔離層62交叉的溝槽65 ；形成在溝槽65的表面上的柵絕緣層(未示出)；將溝槽65的一部分填充的柵電極66 ；以及在柵電極66之上的將溝槽65的其它部分填充的柵密封層67。在有源區(qū)63之上形成有被掩埋柵68和隔離層62限定的著落插塞64。布置在有源區(qū)63邊緣處的著落插塞64與存儲節(jié)點接觸插塞70相耦接，而布置在有源區(qū)63的中央部分中的著落插塞64與位線73相耦接。每個存儲節(jié)點接觸插塞70的柱圖案70A被布置為與每個存儲節(jié)點接觸插塞70的預(yù)定區(qū)域的著落插塞64相對應(yīng)。柱圖案70A保證了著落插塞64與存儲節(jié)點接觸插塞70 之間的接觸面積，并且同時簡化了用于形成存儲節(jié)點接觸插塞70的工藝。在此，防止了在與位線73相耦接的著落插塞64與存儲節(jié)點接觸插塞70之間形成短路。每個存儲節(jié)點接觸插塞70的線圖案70B具有沿著與掩埋柵68平行的方向在掩埋柵68之間延伸的形狀。更具體而言，線圖案70B在被位線結(jié)構(gòu)75隔離的同時覆蓋每個存儲節(jié)點接觸插塞70的區(qū)域。線圖案70B用來通過增加穿透層間電介質(zhì)層69的存儲節(jié)點接觸插塞70的體積來提高存儲節(jié)點接觸插塞70的工藝余量和穩(wěn)定性并同時減小存儲節(jié)點接觸插塞70的電阻。此外，線圖案70B用來通過使存儲節(jié)點接觸插塞70在層間電介質(zhì)層69 的表面上所暴露的面積最大化/增大來提高存儲節(jié)點(未示出)與存儲節(jié)點接觸插塞70 之間的接觸余量。使相鄰的存儲節(jié)點接觸插塞70彼此電斷開的位線結(jié)構(gòu)75包括鑲嵌圖案71，所述鑲嵌圖案71穿透層間電介質(zhì)層69并且沿著所述鑲嵌圖案71與掩埋柵68相交叉的方向延伸；形成在鑲嵌圖案71的側(cè)壁上的位線間隔件72 ；將鑲嵌圖案71的一部分填充的位線 73 ；以及將鑲嵌圖案71的處于位線73之上的其余部分填充的位線密封層74。由于具有上述結(jié)構(gòu)的半導(dǎo)體器件包括存儲節(jié)點接觸插塞70，所述存儲節(jié)點接觸插塞70每個都由柱圖案70A和線圖案70B形成，因此所述半導(dǎo)體器件可以防止在存儲節(jié)點接觸插塞70與位線73下方的著落插塞64之間形成短路，并防止存儲節(jié)點接觸插塞70的接觸余量的減少和接觸電阻及自身電阻的增加。所述半導(dǎo)體器件還具有提高在形成存儲節(jié)點接觸插塞70和位線結(jié)構(gòu)75的工藝中的工藝余量的優(yōu)點，稍后將在下文描述根據(jù)本發(fā)明的實施例的制造半導(dǎo)體器件的方法的同時詳細(xì)地描述這些工藝。圖4A至圖4K是說明根據(jù)本發(fā)明的一個實施例的制造包括掩埋柵的半導(dǎo)體器件的方法的截面圖。圖5A和圖5D是說明根據(jù)本發(fā)明的一個實施例的存儲節(jié)點接觸孔的平面圖。參照圖4A，在具有單元區(qū)和外圍區(qū)的襯底31之上形成順序地層疊有襯墊氧化物層32A和硬掩模多晶硅層32B的第一硬掩模圖案32。考慮到隔離溝槽的深度和隨后要形成的著落插塞的高度，可以將第一硬掩模圖案32形成為具有在約600A至約1500人范圍內(nèi)的厚度。
然后，使用第一硬掩模圖案32作為刻蝕阻擋層并刻蝕襯底31以由此形成隔離溝槽并用絕緣材料填充隔離溝槽，來形成限定有源區(qū)34的隔離層33。然后通過選擇性地去除單元區(qū)中的第一硬掩模圖案32來形成暴露出有源區(qū)34的凹槽35。凹槽35提供了要形成著落插塞的空間。參照圖4B，在襯底31之上形成用于形成著落插塞的導(dǎo)電層36以填充凹槽35，并執(zhí)行平坦化工藝直到暴露出隔離層33為止。供著落插塞形成用的導(dǎo)電層36可以是多晶硅層，而平坦化工藝可以是化學(xué)機械拋光(CMP)工藝。然后，在已經(jīng)形成了供著落插塞形成用的導(dǎo)電層36的襯底31之上形成第二硬掩模圖案37以便在單元區(qū)中形成掩埋柵。第二硬掩模圖案37在單元區(qū)中被圖案化并且覆蓋外圍區(qū)。第二硬掩模圖案37可以是氮化物層。參照圖4C，通過使用第二硬掩模圖案37作為刻蝕阻擋層并刻蝕供著落插塞形成用的導(dǎo)電層36、有源區(qū)34和隔離層33來形成與有源區(qū)34和隔離層33相交叉的線型溝槽 38。在形成線型溝槽38之后，供著落插塞形成用的導(dǎo)電層36成為著落插塞36A。布置在每個有源區(qū)34兩側(cè)的邊緣上的著落插塞36A通過后續(xù)工藝而與存儲節(jié)點接觸插塞相耦接，而布置在每個有源區(qū)34的中央部分中的著落插塞36A與隨后形成的位線相耦接。然后，在線型溝槽38的表面上形成柵絕緣層(未示出)。柵絕緣層可以是通過熱氧化工藝而形成的二氧化硅(SiO2)層。然后，形成柵電極39以填充每個線型溝槽38的一部分。柵電極39可以是包括金屬層、金屬氧化物層、金屬氮化物層和金屬硅化物層的金屬性層。然后，在柵電極39之上形成將每個線型溝槽38的其它部分填充的柵密封層40。 柵密封層40可以是氮化物層。通過上述工藝可以在襯底31的單元區(qū)中形成多個掩埋柵，并且形成在外圍區(qū)中的第二硬掩模圖案37可以在掩埋柵形成工藝期間保護襯底31的外圍區(qū)免受損傷或損失。參照圖4D，在襯底31之上形成第一刻蝕停止層41 (例如絕緣層)。在隨后執(zhí)行用于形成位線的鑲嵌圖案形成工藝和存儲節(jié)點接觸孔形成工藝時，第一刻蝕停止層41保護下面的層免受不期望的損傷，因而第一刻蝕停止層41提供刻蝕停止點。然后，在第一刻蝕停止層41之上形成覆蓋層42以覆蓋單元區(qū)而使外圍區(qū)開放。覆蓋層42是從氧化物層、氮化物層和氧氮化物層中選擇的單層或者是層疊了前述層中的兩種以上的疊層。然后，通過使用覆蓋層42作為刻蝕阻擋層并去除形成在外圍區(qū)中的第一刻蝕停止層41、第二硬掩模圖案37和第一硬掩模圖案32，來使外圍區(qū)的有源區(qū)34暴露出來。在去除第一硬掩模圖案32的同時，可能會損失一部分隔離層33，為了給后續(xù)的工藝提供便禾IJ，可以使外圍區(qū)中的有源區(qū)34的表面和隔離層33的表面具有相同的高度(例如，通過刻蝕)。參照圖4E，在襯底31的外圍區(qū)中形成外圍柵46。外圍柵46可以是順序地層疊了外圍柵絕緣層43、外圍柵電極44和外圍柵硬掩模層45的層疊結(jié)構(gòu)。在此，可以在形成外圍柵46的過程中將單元區(qū)的覆蓋層42全部去除。根據(jù)一個實例，可以將外圍柵46的高度形成得低，以提高用于形成層間電介質(zhì)層的后續(xù)工藝的穩(wěn)定性。在此，可以將外圍柵46的高度形成在與單元區(qū)中要形成的存儲節(jié)點接觸插塞的上表面相同的平面上。例如，在外圍柵形成工藝完成之后，外圍柵硬掩模層45 可以具有約300A至約800A的厚度。根據(jù)另一個實例，外圍柵硬掩模層45可以視情況而定具有約300A至約2500A的厚度。然后，在每個外圍柵46的兩個側(cè)壁上都形成間隔件47。間隔件47可以由氮化物形成。然后，沿著包括外圍柵46的結(jié)構(gòu)的表面形成具有期望厚度的密封層48。密封層48 用來在形成存儲節(jié)點接觸孔的后續(xù)工藝期間保護外圍柵46，并可以被形成為具有約50A至約200A范圍內(nèi)的厚度。密封層48可以由相對于第一刻蝕停止層41具有刻蝕選擇性的材料形成。例如，密封層48可以是氧化物層。參照圖4F，通過選擇性地刻蝕單元區(qū)的密封層48、第一刻蝕停止層41、隔離層33 和柵密封層40來形成第一圖案49，所述第一圖案49使要形成存儲節(jié)點接觸插塞的區(qū)域的著落插塞36A暴露出來。第一圖案49用作存儲節(jié)點接觸孔的一部分，并且第一圖案49被形成為使布置在要形成存儲節(jié)點接觸插塞的區(qū)域中的著落插塞36A的上表面盡可能多地暴露出來?？梢詫⒌谝粓D案49形成為使要形成存儲節(jié)點接觸插塞的全部區(qū)域暴露出來的孔型(參見圖5A)，或者可以將第一圖案49形成為使要形成存儲節(jié)點接觸插塞的區(qū)域和相鄰區(qū)域同時暴露出來的條型(參見圖5B)。根據(jù)另一個實例，通過在密封層48之上形成覆蓋要形成位線的區(qū)域的光致抗蝕劑層圖案、通過使用所述光致抗蝕劑層圖案作為刻蝕阻擋層并執(zhí)行全面刻蝕工藝(blanket etch process)，可以將第一圖案49形成為使除了要形成位線的區(qū)域之外的區(qū)域中的著落插塞36A暴露出來的形狀。在此，光致抗蝕劑層圖案可以具有覆蓋要形成位線的區(qū)域的形狀。通過上述方法形成第一圖案49要比將第一圖案49形成為孔型或條型更為有利，因為用上述方法可以簡化圖案形成工藝。在此，根據(jù)本發(fā)明的所述實施例，由于第一圖案49是通過選擇性刻蝕密封層48、 第一刻蝕停止層41、隔離層33和柵密封層40來形成的，因此可以垂直地形成第一圖案49 的側(cè)壁，并且可以使在要形成存儲節(jié)點接觸插塞的區(qū)域中的著落插塞36A的上表面開放以便提供充分的接觸面積。另外，由于可以簡化形成第一圖案49的工藝，因此可以防止要與位線相耦接的著落插塞36A在用于形成存儲節(jié)點接觸孔的工藝期間由于諸如發(fā)生未對準(zhǔn)的原因而被暴露出來。換言之，防止了在與位線相耦接的著落插塞36A與存儲節(jié)點接觸插塞之間形成短路。參照圖4G，沿著包括第一圖案49的所得結(jié)構(gòu)的表面形成具有均勻厚度的第二刻蝕停止層50 (例如，絕緣層)。第二刻蝕停止層50保護下方的結(jié)構(gòu)在后續(xù)的存儲節(jié)點接觸孔形成工藝期間免受損傷，并且起刻蝕停止層的作用?？梢詫⒌诙涛g停止層50形成為具有約50A至約200A范圍內(nèi)的厚度，并且第二刻蝕停止層50可以由相對于密封層48具有刻蝕選擇性的材料形成。例如，第二刻蝕停止層50可以是氮化物層。然后，在包括第一圖案49的襯底31之上形成第一層間電介質(zhì)層51使得第一層間電介質(zhì)層51覆蓋外圍柵46，并執(zhí)行平坦化工藝直到暴露出外圍柵硬掩模層45為止。第一層間電介質(zhì)層51可以是氧化物層或者第一層間電介質(zhì)層51可以由硼磷硅酸鹽玻璃(BPSG) 或具有優(yōu)異的流動特性的旋涂電介質(zhì)(SOD)物質(zhì)形成。平坦化工藝可以是化學(xué)機械拋光(CMP)工藝。然后，在第一層間電介質(zhì)層51之上形成第二層間電介質(zhì)層52。第二層間電介質(zhì)層 52為單元區(qū)提供充分的高度以允許形成位線。第二層間電介質(zhì)層52可以由與第一層間電介質(zhì)層51相同的材料形成，以便為后續(xù)工藝提供便利。另外，第二層間電介質(zhì)層52可以由層密度比第一層間電介質(zhì)層51的層密度高的材料形成，以有效地防止側(cè)壁的輪廓變形并防止在形成存儲節(jié)點接觸孔的后續(xù)工藝和形成位線的鑲嵌圖案的后續(xù)工藝期間在側(cè)壁之間形成短路。例如，第二層間電介質(zhì)層52可以是氧化物層，諸如高密度等離子體(HDP)氧化物層或正硅酸四乙酯(TEOS)層。如上所述當(dāng)外圍柵46的高度低時，可以通過形成第一層間電介質(zhì)層51、然后執(zhí)行平坦化工藝以增強第一層間電介質(zhì)層51的厚度穩(wěn)定性、和形成第二層間電介質(zhì)層52這樣一系列的工藝來形成層間電介質(zhì)層(51和52)。當(dāng)外圍柵46的高度充分高時，可以通過僅執(zhí)行一次形成電介質(zhì)層的工藝并執(zhí)行平坦化工藝來形成層間電介質(zhì)層(51和52)。參照圖4H，通過選擇性地刻蝕第一層間電介質(zhì)層51和第二層間電介質(zhì)層52直到暴露出第二刻蝕停止層50為止來形成沿著與掩埋柵平行的方向延伸并且與第一圖案49相耦接的線型第二圖案53(例如，先前由在第一圖案的形成期間被去除之前的、圖4中的第二硬掩模圖案37所形成的接觸孔的輪廓)。結(jié)果，形成了由第一圖案49和第二圖案53形成的存儲節(jié)點接觸孔(參見圖5C和圖5D)，其中第二刻蝕停止層50也將隨后被去除。在通過刻蝕第一層間電介質(zhì)層51和第二層間電介質(zhì)層52來形成線型的第二圖案 53時，可以改善工藝余量和穩(wěn)定性，其中存儲節(jié)點接觸插塞70的空間用兩個刻蝕步驟來形成(即，針對第一圖案的一個刻蝕步驟和針對第二圖案的一個刻蝕步驟)，并可以減少在形成存儲節(jié)點接觸插塞70時的傾斜。然后，通過選擇性地去除被線型的第二圖案53暴露出的第二刻蝕停止層50，來使要形成存儲節(jié)點接觸插塞的區(qū)域中的著落插塞36A暴露出來。布置在要形成位線的區(qū)域中的線型的第二圖案53具有停止在第一刻蝕停止層41處的刻蝕過程。這是為了保護布置在要形成位線的區(qū)域中的著落插塞36A在存儲節(jié)點接觸孔形成工藝期間免受損傷或防止在著落插塞36A與存儲節(jié)點接觸孔之間形成短路。根據(jù)本發(fā)明的實施例，即使在形成線型第二圖案53的工藝期間線型第二圖案53 的側(cè)壁可能由于刻蝕特性的原因而輕微地傾斜，但是由于第一圖案49的存在，仍可以保證在存儲節(jié)點接觸插塞與著落插塞36A之間具有充分的接觸面積。參照圖41，形成填充存儲節(jié)點接觸孔并用于存儲節(jié)點接觸插塞的導(dǎo)電層M，所述存儲節(jié)點接觸孔的每個都由第一圖案49和線型第二圖案53形成。供存儲節(jié)點接觸插塞形成用的導(dǎo)電層M可以是多晶硅層。在此，由于在布置于要形成位線的區(qū)域中的線型第二圖案53的下部保留有第一刻蝕停止層41，因此可以防止在供存儲節(jié)點接觸插塞形成用的導(dǎo)電層M與著落插塞36A之間形成短路。參照圖4J，通過選擇性地刻蝕供存儲節(jié)點接觸插塞形成用的導(dǎo)電層M、第二層間電介質(zhì)層52、第一層間電介質(zhì)層51、第二刻蝕停止層50、密封層48、第一刻蝕停止層41、第二硬掩模圖案37和柵密封層40來選擇性地暴露出著落插塞36A。據(jù)此，形成了沿著與掩埋柵的延伸方向相交叉的方向延伸的線型鑲嵌圖案陽。在此，線型鑲嵌圖案陽的一部分形成了存儲節(jié)點接觸插塞54A。參照圖4K，在線型鑲嵌圖案55的側(cè)壁上形成位線間隔件56。位線間隔件56可以是從氧化物層、氮化物層和氧氮化物層中選擇的單層或者是包括前述層中的兩種以上的疊層。與此同時，在形成線型鑲嵌圖案55的工藝期間執(zhí)行刻蝕工藝直到暴露出第一刻蝕停止層41為止，并且可以通過在形成位線間隔件56時同時去除密封層48和第二硬掩模圖案37，來使第二硬掩模圖案37下方的著落插塞36A暴露出來。然后，形成將線型鑲嵌圖案55的一部分填充的位線57。位線57可以由金屬性層形成。在此，可以在位線57與著落插塞36A之間形成歐姆接觸層(未示出)。然后，在位線57之上形成將線型鑲嵌圖案55的其它部分填充的位線密封層58。 位線密封層58可以是從氧化物層、氮化物層和氧氮化物層中選擇的單層或者是包括前述層中的兩種以上的疊層。根據(jù)本發(fā)明的實施例的半導(dǎo)體器件制造方法可以提高存儲節(jié)點接觸插塞54A形成工藝的工藝余量，防止在與位線57相耦接的著落插塞36A與存儲節(jié)點接觸插塞54A之間形成短路，并通過由第一圖案49和線型第二圖案53形成存儲節(jié)點接觸孔來保證著落插塞 36A與存儲節(jié)點接觸插塞54A之間具有充分的接觸面積。另外，根據(jù)本發(fā)明的實施例的半導(dǎo)體器件制造方法可以增加后續(xù)工藝要形成的存儲節(jié)點與存儲節(jié)點接觸插塞54A之間的接觸余量。根據(jù)本發(fā)明的實施例的半導(dǎo)體器件制造方法，通過將存儲節(jié)點接觸孔分為第一圖案和第二圖案并提供包括柱圖案和線圖案的存儲節(jié)點接觸插塞，可以防止在與位線相耦接的著落插塞與存儲節(jié)點接觸插塞之間形成短路。另外，可以改善存儲節(jié)點接觸插塞的接觸余里。雖然已經(jīng)以具體實施例的方式描述了本發(fā)明，但是對于本領(lǐng)域技術(shù)人員而言明顯的是，在不脫離所附權(quán)利要求書限定的本發(fā)明的精神和范圍的情況下可以進行各種變化和修改。
權(quán)利要求
1.一種半導(dǎo)體器件，包括掩埋柵，所述掩埋柵形成在襯底之上；存儲節(jié)點接觸插塞，所述存儲節(jié)點接觸插塞形成在所述襯底之上并包括柱圖案和布置在所述柱圖案之上的線圖案；以及位線結(jié)構(gòu)，所述位線結(jié)構(gòu)形成在所述襯底之上并使所述存儲節(jié)點接觸插塞中相鄰的存儲節(jié)點接觸插塞彼此隔離。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述柱圖案與要形成所述存儲節(jié)點接觸插塞的區(qū)域相對應(yīng)，并且所述線圖案被位線結(jié)構(gòu)隔離。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述線圖案的線中的每個都沿著與所述掩埋柵平行的方向在所述掩埋柵之間延伸。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述位線結(jié)構(gòu)包括線型的鑲嵌圖案，所述鑲嵌圖案穿透形成在所述襯底之上的層間電介質(zhì)層； 位線間隔件，所述位線間隔件形成在所述鑲嵌圖案的側(cè)壁上； 位線，所述位線將所述鑲嵌圖案的一部分填充；以及位線密封層，所述位線密封層將所述鑲嵌圖案的其余部分填充。
5.如權(quán)利要求4所述的半導(dǎo)體器件，其中，所述線型鑲嵌結(jié)構(gòu)與所述掩埋柵相交叉。
6.一種制造半導(dǎo)體器件的方法，包括以下步驟 在襯底之上形成第一層；選擇性地刻蝕所述第一層來形成暴露出所述襯底的第一圖案； 形成第二層以覆蓋所述襯底；選擇性地刻蝕所述第二層來形成與所述第一圖案相耦接的線型的第二圖案； 形成導(dǎo)電層以填充所述第一圖案和所述第二圖案；以及選擇性地刻蝕所述導(dǎo)電層來形成接觸插塞。
7.如權(quán)利要求6所述的方法，其中，將所述第一圖案形成為使所述襯底中要形成所述接觸插塞的區(qū)域開放的孔型。
8.如權(quán)利要求6所述的方法，其中，將所述第一圖案形成為使所述襯底中要形成所述接觸插塞的區(qū)域和相應(yīng)的相鄰區(qū)域開放的條型。
9.如權(quán)利要求6所述的方法，其中，形成接觸插塞的步驟包括以下步驟 選擇性地刻蝕所述第一層、所述第二層和所述導(dǎo)電層來形成線圖案。
10.如權(quán)利要求9所述的方法，其中，所述線圖案與所述第二圖案相交叉。
11.一種制造半導(dǎo)體器件的方法，包括以下步驟 在襯底之上形成掩埋柵；在所述襯底之上形成第一層；選擇性地刻蝕所述第一層來形成第一圖案；在包括所述第一圖案的所述襯底之上形成第二層；選擇性地刻蝕所述第二層來形成與所述第一圖案相耦接的線型的第二圖案； 形成將包括所述第一圖案和所述第二圖案的存儲節(jié)點接觸孔填充的導(dǎo)電層；以及選擇性地刻蝕所述導(dǎo)電層、所述第二層和所述第一層來形成存儲節(jié)點接觸插塞，以同時地形成鑲嵌圖案。
12.如權(quán)利要求11所述的方法，還包括以下步驟在所述鑲嵌圖案的側(cè)壁上形成位線間隔件；形成將所述鑲嵌圖案的一部分填充的位線；以及在所述位線之上形成位線密封層以將所述鑲嵌圖案的其余部分填充。
13.如權(quán)利要求11所述的方法，其中，將所述第一圖案形成為使所述襯底中要形成所述存儲節(jié)點接觸插塞的區(qū)域暴露出來的孔型。
14.如權(quán)利要求11所述的方法，其中，將所述第一圖案形成為使所述襯底中要形成所述存儲節(jié)點接觸插塞的區(qū)域和相應(yīng)的相鄰區(qū)域暴露出來的條型。
15.如權(quán)利要求11所述的方法，其中，形成第一圖案的步驟包括以下步驟在所述第一層之上形成光致抗蝕劑層圖案以覆蓋要形成位線的區(qū)域；以及使用所述光致抗蝕劑層圖案來執(zhí)行全面刻蝕工藝，直到暴露出所述襯底為止。
16.如權(quán)利要求11所述的方法，其中，將所述第二圖案的線形成為每個都沿著與所述掩埋柵的延伸方向平行的方向延伸。
17.如權(quán)利要求11所述的方法，其中，形成與所述第一圖案相耦接的線型的第二圖案的步驟包括以下步驟使刻蝕工藝在所述第二層處停止以獲得所述第二圖案以及利用所述第二圖案選擇性地去除所述第二層。
18.如權(quán)利要求11所述的方法，其中，所述第一層包括氮化物層，所述第二層包括氧化物層。
19.如權(quán)利要求11所述的方法，其中，將所述鑲嵌圖案形成為沿著與所述掩埋柵和所述第二圖案相交叉的方向延伸的線圖案。
20.如權(quán)利要求11所述的方法，其中，將所述第二層形成為占據(jù)了與在選擇性地刻蝕第一層之前顯現(xiàn)的所述第一圖案的輪廓的空間相同的空間。
21.如權(quán)利要求11所述的方法，還包括以下步驟在所述鑲嵌圖案中形成包括位線的位線結(jié)構(gòu)，其中在選擇性地刻蝕第一層的步驟之后，所述第一層保留在所述襯底中要形成所述位線結(jié)構(gòu)的區(qū)域中。
22.如權(quán)利要求11所述的方法，還包括以下步驟形成分別位于所述存儲節(jié)點接觸插塞下方的著落插塞，其中所述著落插塞的每個都具有比相應(yīng)的存儲節(jié)點接觸插塞的寬度窄的寬度。
23.如權(quán)利要求11所述的方法，還包括以下步驟在所述第二層之上形成附加層以填充所述第一圖案并在高度上延伸高出在形成了所述第一圖案之后所獲得的所述襯底，其中形成線型的第二圖案的步驟包括以下步驟刻蝕所述附加層以使所述第二圖案和所述第一圖案一起形成整體圖案，所述整體圖案的深度比在選擇性地刻蝕所述第一層時的襯底的刻蝕深度深。
全文摘要
本發(fā)明涉及一種半導(dǎo)體器件，包括掩埋柵，所述掩埋柵形成在襯底之上；存儲節(jié)點接觸插塞，所述存儲節(jié)點接觸插塞形成在襯底之上并包括柱圖案和布置在柱圖案之上的線圖案；以及位線結(jié)構(gòu)，所述位線結(jié)構(gòu)形成在襯底之上并使存儲節(jié)點接觸插塞中相鄰的存儲節(jié)點接觸插塞彼此隔離。
文檔編號H01L21/768GK102569248SQ20111004442
公開日2012年7月11日 申請日期2011年2月24日 優(yōu)先權(quán)日2010年12月15日
發(fā)明者樸寶旻, 辛鍾漢 申請人:海力士半導(dǎo)體有限公司