專利名稱：半導體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造技術(shù)領(lǐng)域，更具體地說，涉及一種半導體器件及其制造方法。
背景技術(shù)：
在半導體器件制造領(lǐng)域中，B⑶(Bipolar、CMOS、DM0S)工藝備受國內(nèi)外業(yè)界關(guān)注， 具有較強的市場競爭力。BCD工藝是一種單片集成工藝技術(shù)，由意法半導體(ST)公司率先研制成功，這種技術(shù)能夠在同一芯片上制作雙極管bipolar、CMOS和DMOS器件，因此簡稱 B⑶工藝。B⑶工藝主要應(yīng)用于電子照明、汽車電子、顯示驅(qū)動、工業(yè)控制等IC制造領(lǐng)域，具有廣闊的市場前景。B⑶工藝流程主要為首先在襯底(硅片)上形成埋層，然后進行外延生長，接著在硅片的外延層內(nèi)形成雙極器件、MOS器件，最后制作金屬連線等。其中，在形成埋層的過程中，通過埋層光刻、埋層注入及退火氧化形成對位游標，在后續(xù)的光刻過程中，根據(jù)對位游標和其他區(qū)域圖形的不同來進行對位、曝光等操作。但是，生長出來的外延層厚度一般在0. 5微米至4微米之間，如此厚的外延層將導致對位游標被平坦化。這樣在后續(xù)的光刻過程中，由于對位游標的臺階在光學顯微鏡下變淺或消失，致使無法根據(jù)圖形的對比度差異來判斷光刻曝光對位的好壞，因此，無法準確讀取對位游標。參見圖Ia至圖le，針對外延生長后對位游標的臺階變淺或消失的問題，在B⑶工藝對位游標3形成前，首先在襯底1上進行一次零層光刻(圖la)，然后干法刻蝕出比較深的槽2，下面依次進行埋層光刻(圖lb)、埋層注入及退火氧化(圖Ic)、外延清洗(圖Id) 和外延生長(圖Ie)，這樣在后續(xù)的光刻過程中，在光學顯微鏡下就能看到由于零層光刻和刻蝕而形成的清晰的臺階4，該臺階4同樣可用作讀取對位游標。然而，零層光刻和刻蝕會對外延層的形貌有很大的影響，甚至造成外延層形貌的嚴重畸變，進而影響對位游標的讀?。欢?，零層光刻和刻蝕后形成的槽比較深，一般大于 0. 5微米，采用干法進行刻蝕，將浪費設(shè)備產(chǎn)能。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種半導體器件及其制造方法，以解決外延生長后外延層將對位游標平坦化的問題，進而準確讀取對位游標，且能夠節(jié)省設(shè)備產(chǎn)能。為實現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案一種半導體器件制造方法，包括提供襯底；在所述襯底中形成對位游標摻雜區(qū)；在具有對位游標摻雜區(qū)的襯底上覆蓋氧化層，所述襯底上的對位游標摻雜區(qū)部分為第一區(qū)域，對位游標摻雜區(qū)之外的部分為第二區(qū)域；
去除第二區(qū)域的氧化層而暴露出襯底表面；以第一區(qū)域的氧化層為掩膜，在襯底表面形成外延層。優(yōu)選的，在所述襯底中形成對位游標摻雜區(qū)具體包括在所述襯底表面形成圖案化的光刻膠層；以所述圖案化的光刻膠層為掩膜在襯底中注入雜質(zhì)，形成對位游標摻雜區(qū)。優(yōu)選的，在具有對位游標摻雜區(qū)的襯底上覆蓋氧化層具體包括去除襯底表面圖案化的光刻膠層；對襯底進行退火氧化，形成氧化層。優(yōu)選的，在具有對位游標摻雜區(qū)的襯底上覆蓋氧化層之后，還包括在具有氧化層的襯底上沉積氮化層。優(yōu)選的，所述第一區(qū)域氧化層的厚度大于第二區(qū)域。優(yōu)選的，去除第二區(qū)域的氧化層而暴露出襯底表面具體包括在第一區(qū)域的氧化層上形成保護層；去除第二區(qū)域的氧化層，并清洗第一區(qū)域的保護層。優(yōu)選的，所述保護層為光刻膠層。本發(fā)明還提供了一種半導體器件，包括襯底；所述襯底中的對位游標；所述對位游標之外的襯底上的外延層。優(yōu)選的，所述襯底中的對位游標的形成過程為在所述襯底中形成對位游標摻雜區(qū)；在具有對位游標摻雜區(qū)的襯底上覆蓋氧化層，所述對位游標摻雜區(qū)的氧化層即為對位游標。優(yōu)選的，所述對位游標之外的襯底上的外延層的形成過程為在襯底中的對位游標上形成保護層；去除對位游標之外的襯底上的氧化層，并清洗對位游標上的保護層；以所述對位游標為掩膜，在襯底表面形成外延層。由此可見，本發(fā)明所提供的半導體器件及其制造方法，首先在襯底中形成對位游標摻雜區(qū)，然后在襯底上覆蓋氧化層，所述對位游標摻雜區(qū)的氧化層即為對位游標，去除對位游標摻雜區(qū)之外的襯底上的氧化層而暴露出襯底表面，接著以對位游標為掩膜在襯底表面形成外延層，由于對位游標上沒有生長外延層，故對位游標之外的襯底上的外延層不會將對位游標平坦化，使得后續(xù)能夠準確讀取對位游標；且本發(fā)明所提供的方法取消了零層光刻和刻蝕，從而節(jié)省了設(shè)備產(chǎn)能。


為了更清楚地說明本發(fā)明實施例，下面將對實施例中所需要使用的附圖做簡單的介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖Ia至圖Ie為現(xiàn)有技術(shù)中半導體器件制造方法的示意圖；圖2為本發(fā)明實施例所提供的一種半導體器件制造方法的流程圖；圖3a至圖!Be為本發(fā)明實施例所提供的半導體器件制造方法的示意圖。
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施例的限制。其次，本發(fā)明結(jié)合示意圖進行詳細描述，在詳述本發(fā)明實施例時，為便于說明，表示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明保護的范圍。此外，在實際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。正如背景技術(shù)部分所述，傳統(tǒng)的外延生長后對位游標臺階會變淺或消失，發(fā)明人研究發(fā)現(xiàn)，其本質(zhì)原因在于外延生長時外延層會在對位游標上以及對位游標以外的襯底表面生長，這樣，當外延層足夠厚時，對位游標的臺階將變淺或消失；而零層光刻和刻蝕雖然能夠形成較深的槽，進而在外延生長后能夠看到清晰的臺階，但零層光刻和刻蝕會造成外延層形貌的畸變，從而影響后續(xù)對位游標的讀取，且零層光刻和刻蝕會浪費設(shè)備產(chǎn)能?；诖?，本發(fā)明提供一種半導體器件制造方法，包括提供襯底；在所述襯底中形成對位游標摻雜區(qū)；在具有對位游標摻雜區(qū)的襯底上覆蓋氧化層，所述襯底上的對位游標摻雜區(qū)部分為第一區(qū)域，對位游標摻雜區(qū)之外的部分為第二區(qū)域；去除第二區(qū)域的氧化層而暴露出襯底表面；以第一區(qū)域的氧化層為掩膜，在襯底表面形成外延層。下面結(jié)合附圖詳細說明所述半導體器件制造方法的實施例。參見圖2，所述方法具體包括以下步驟步驟1 提供襯底。本實施例中所提供的襯底為單晶硅，所述襯底還可以為鍺、磷化銦或砷化鎵等其他半導體材料。步驟2 在所述襯底中形成對位游標摻雜區(qū)。對位游標摻雜區(qū)一般是通過擴散或離子注入的方法，在襯底上水平或豎直的劃片槽內(nèi)形成的重摻雜區(qū)，在后續(xù)外延生長后，希望在外延層上能夠重現(xiàn)襯底表面的特征，包括對位游標摻雜區(qū)。在所述襯底中形成對位游標摻雜區(qū)具體包括以下兩個步驟步驟21 在所述襯底表面形成圖案化的光刻膠層。參見圖3a，本實施例中所述對位游標摻雜區(qū)是在埋層工藝中形成的，故首先在襯底1表面進行埋層光刻，即在襯底1表面旋涂光刻膠層，然后曝光、顯影，形成具有圖案化的光刻膠層5。該光刻膠層5上具有對位游標摻雜區(qū)6和埋層區(qū)(圖中未示出)的圖案。步驟22 以所述圖案化的光刻膠層為掩膜在襯底中注入雜質(zhì)，形成對位游標摻雜區(qū)。以所述圖案化的光刻膠層5為掩膜在襯底中注入雜質(zhì)，注入的雜質(zhì)可以為磷或其他五價原子，進而形成N型摻雜，也可以為硼或其他三價原子，進而形成P型摻雜，本實施例中注入的雜質(zhì)為銻Sb，形成的對位游標摻雜區(qū)為圖3a中6所指示的區(qū)域。步驟3 在具有對位游標摻雜區(qū)的襯底上覆蓋氧化層，所述襯底上的對位游標摻雜區(qū)部分為第一區(qū)域，對位游標摻雜區(qū)之外的部分為第二區(qū)域。
首先，去除襯底表面圖案化的光刻膠層5，暴露出襯底1表面及襯底1上的對位游標摻雜區(qū)6，這里，定義襯底上的對位游標摻雜區(qū)6部分為第一區(qū)域，對位游標摻雜區(qū)之外的部分為第二區(qū)域。然后，在具有對位游標摻雜區(qū)6的襯底1上覆蓋氧化層，此步驟通過退火、注入氧氣，在襯底上形成了氧化層。退火主要用來恢復(fù)注入雜質(zhì)時對晶格造成的破壞，并激活注入的原子。參見圖3b，本步驟中采用熱氧化工藝在具有對位游標摻雜區(qū)的襯底上形成氧化層，所述氧化層包括第二區(qū)域的氧化層7和第一區(qū)域的氧化層3。由于第一區(qū)域的氧化層3 在對位游標摻雜區(qū)形成，而對位游標摻雜區(qū)為注入雜質(zhì)銻Sb后的區(qū)域，故對位游標摻雜區(qū)內(nèi)生長氧化層的速率快，因此，第一區(qū)域氧化層3的厚度大于第二區(qū)域氧化層7的厚度。本實施例中所述氧化層為二氧化硅。所述第一區(qū)域的氧化層3即為對位游標3。優(yōu)選的，本步驟中還可以在具有氧化層的襯底上通過化學氣相沉積或物理氣相沉積的方法來沉積氮化層，本實施例中所述氮化層為氮化硅。沉積氮化硅的原因為由于有的半導體器件在制造過程中因其特性要求，在退火時需通入較少的氧氣，致使生成的氧化層厚度只有200A 300A (—般的氧化層厚度為1000A 5000A),使得在后續(xù)清洗氧化層上的保護層(光刻膠)時可能會將所述氧化層清洗掉，從而影響后續(xù)操作，故當退火氧化形成的氧化層較薄時，需要通過氣相沉積的方法在氧化層上沉積一層氮化硅。步驟4 去除第二區(qū)域的氧化層而暴露出襯底表面。此步驟為本發(fā)明所提供的方法的關(guān)鍵之處，相比傳統(tǒng)工藝中去除襯底上的氧化層步驟而言，本發(fā)明在此步驟中僅去除第二區(qū)域的氧化層7而暴露出第二區(qū)域的襯底表面， 保留第一區(qū)域的氧化層3，參見圖3c和3d，具體包括如下兩個步驟步驟41 在所述第一區(qū)域的氧化層上形成保護層。為了保留第一區(qū)域的氧化層3，需要在所述第一區(qū)域的氧化層3上形成保護層8。 本實施例中所述保護層8為光刻膠層，所述光刻膠層8的具體形成過程為在具有氧化層的襯底1上旋涂光刻膠層，曝光、顯影，去除第二區(qū)域的光刻膠層，即在第一區(qū)域的氧化層3上形成光刻膠層8。所述保護層8還可以為硬掩膜。相應(yīng)地，如果在具有氧化層的襯底上沉積了氮化層，則本步驟改為在所述第一區(qū)域的氮化層上形成保護層。步驟42 去除第二區(qū)域的氧化層，并清洗第一區(qū)域的保護層。對所述第二區(qū)域的氧化層7進行刻蝕，去除第二區(qū)域的氧化層7暴露出襯底1表面；接著對第一區(qū)域的保護層8進行清洗，即去除光刻膠層，此處，清洗光刻膠層時，位于其下的氧化層3 (對位游標)不會被清洗掉，即所述第一區(qū)域的氧化層3由于保護層8的作用而得以保留下來。相應(yīng)地，如果在具有氧化層的襯底上沉積了氮化層，則本步驟改為去除第二區(qū)域的氮化層及氧化層，并清洗第一區(qū)域的保護層。步驟5 以所述第一區(qū)域的氧化層為掩膜，在襯底表面形成外延層。所述第一區(qū)域的氧化層3為對襯底1退火氧化后形成的氧化層。參見圖3e，以所述第一區(qū)域的氧化層3為掩膜，在襯底1表面形成外延層9，即在襯底1表面進行選擇性外延生長。所述外延層9只在第二區(qū)域的襯底表面進行生長，第一區(qū)域的氧化層3上沒有生長外延層，這樣，當外延層9形成后，第二區(qū)域的外延層9和第一區(qū)域的氧化層3之間有一個很高的臺階，此臺階形貌在顯微鏡下能被清晰地辨認，從而可根據(jù)所述臺階形貌來讀取對位游標；且由于第一區(qū)域的氧化層3上沒有生長外延層，進而消除了層錯和圖形偏移對讀取對位游標的影響。相應(yīng)地，如果在具有氧化層的襯底上沉積了氮化層，則本步驟改為以所述第一區(qū)域的氮化層和氧化層為掩膜，在襯底表面形成外延層。由以上描述可知，本發(fā)明所提供的半導體器件制造方法，在對位游標摻雜區(qū)注入雜質(zhì)，退火氧化后在襯底表面形成氧化層，所述對位游標摻雜區(qū)的氧化層即為對位游標，通過在對位游標上形成保護層，進而在后續(xù)的刻蝕、清洗過程中，所述對位游標由于所述保護層的作用而得以保留下來，在進行外延生長時，外延層只在對位游標之外的襯底表面進行生長，這樣，即使外延層生長得再厚的也不會將對位游標平坦化，進而可根據(jù)圖形的對比度差異來讀取對位游標。因此本發(fā)明所提供的方法相比現(xiàn)有技術(shù)而言，一方面解決了對位游標被外延層平坦化的問題，保證了后續(xù)工藝圖形識別的準確性和重復(fù)穩(wěn)定性；另一方面取消了零層光刻和刻蝕，不再需要刻蝕很深的溝槽，從而節(jié)省了設(shè)備產(chǎn)能。本發(fā)明還提供了一種半導體器件，所述半導體器件的結(jié)構(gòu)和圖!Be所示的示意圖一樣，包括襯底1 ；襯底1中的對位游標3 ；對位游標3之外的襯底1上的外延層9。本實施例中所述襯底1為單晶硅，還可以為鍺、磷化銦或砷化鎵等半導體材料；所述對位游標3為退火氧化后形成的氧化層，還可以包括沉積的氮化層；對位游標3之外的襯底1表面上的外延層9為硅或鍺硅。所述襯底1中的對位游標3的形成過程為在所述襯底中形成對位游標摻雜區(qū)； 在具有對位游標摻雜區(qū)的襯底上覆蓋氧化層，所述對位游標摻雜區(qū)的氧化層即為對位游標。所述對位游標3之外的襯底1上的外延層9的形成過程為在襯底中的對位游標上形成保護層；去除對位游標之外的襯底上的氧化層，并清洗對位游標上的保護層；以所述對位游標為掩膜，在襯底表面形成外延層。對于本實施例所提供的半導體器件在此不做過多說明，相關(guān)之處可參見半導體器件制造方法部分的描述。需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。 對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。
權(quán)利要求
1.一種半導體器件制造方法，其特征在于，包括 提供襯底；在所述襯底中形成對位游標摻雜區(qū)；在具有對位游標摻雜區(qū)的襯底上覆蓋氧化層，所述襯底上的對位游標摻雜區(qū)部分為第一區(qū)域，對位游標摻雜區(qū)之外的部分為第二區(qū)域； 去除第二區(qū)域的氧化層而暴露出襯底表面； 以第一區(qū)域的氧化層為掩膜，在襯底表面形成外延層。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述襯底中形成對位游標摻雜區(qū)具體包括在所述襯底表面形成圖案化的光刻膠層；以所述圖案化的光刻膠層為掩膜在襯底中注入雜質(zhì)，形成對位游標摻雜區(qū)。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，在具有對位游標摻雜區(qū)的襯底上覆蓋氧化層具體包括去除襯底表面圖案化的光刻膠層； 對襯底進行退火氧化，形成氧化層。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，在具有對位游標摻雜區(qū)的襯底上覆蓋氧化層之后，還包括在具有氧化層的襯底上沉積氮化層。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一區(qū)域氧化層的厚度大于第二區(qū)域。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，去除第二區(qū)域的氧化層而暴露出襯底表面具體包括在第一區(qū)域的氧化層上形成保護層；去除第二區(qū)域的氧化層，并清洗第一區(qū)域的保護層。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述保護層為光刻膠層。
8.一種半導體器件，其特征在于，包括 襯底；所述襯底中的對位游標； 所述對位游標之外的襯底上的外延層。
9.根據(jù)權(quán)利要求8所述的半導體器件，其特征在于，所述襯底中的對位游標的形成過程為在所述襯底中形成對位游標摻雜區(qū)；在具有對位游標摻雜區(qū)的襯底上覆蓋氧化層，所述對位游標摻雜區(qū)的氧化層即為對位游標。
10.根據(jù)權(quán)利要求9所述的半導體器件，其特征在于，所述對位游標之外的襯底上的外延層的形成過程為在襯底中的對位游標上形成保護層；去除對位游標之外的襯底上的氧化層，并清洗對位游標上的保護層； 以所述對位游標為掩膜，在襯底表面形成外延層。
全文摘要
本發(fā)明公開了一種半導體器件及其制造方法，所述方法具體包括提供襯底；在所述襯底中形成對位游標摻雜區(qū)；在具有對位游標摻雜區(qū)的襯底上覆蓋氧化層，所述對位游標摻雜區(qū)的氧化層即為對位游標，所述襯底上的對位游標摻雜區(qū)部分為第一區(qū)域，對位游標摻雜區(qū)之外的部分為第二區(qū)域；去除第二區(qū)域的氧化層而暴露出襯底表面；以所述第一區(qū)域的氧化層為掩膜，在襯底表面形成外延層。通過本發(fā)明所提供的方法，解決了外延生長后外延層將對位游標平坦化的問題；且本發(fā)明所提供的方法取消了零層光刻和刻蝕，節(jié)省了設(shè)備產(chǎn)能。
文檔編號H01L21/02GK102386056SQ20101026863
公開日2012年3月21日 申請日期2010年9月1日 優(yōu)先權(quán)日2010年9月1日
發(fā)明者黃瑋 申請人:無錫華潤上華半導體有限公司, 無錫華潤上華科技有限公司