專利名稱：半導體器件及其制造方法
技術領域：
本發(fā)明涉及半導體器件及其制造方法。更具體地說，本發(fā)明涉及包括金屬線的半 導體器件及其制造方法。
背景技術：
半導體器件制造為通過在硅片上沉積/蝕刻材料并將雜質摻入到硅片的預定區(qū) 域中來根據特定目的進行操作。半導體器件的典型實例是半導體存儲器件。半導體存儲器 件包括大量元件(例如，晶體管、電容器和電阻器)以執(zhí)行特定目的。各種元件通過導電層 連接在一起以交換數據或信號。隨著半導體器件的制造技術被開發(fā)出來，已經做出許多努力來通過增加半導體器 件的集成密度而在晶片上制造更大量的芯片。因此，設計規(guī)則的臨界尺寸(⑶)逐漸減小以 增加集成密度。此外，日益需要半導體器件以更高的速度操作并減少能耗。為了增加集成密度，需要減小半導體器件中的元件的尺寸并減小將元件連接在一 起的互連電路的長度和寬度。另外，互連電路的電阻值必須是小的從而通過寬度窄的互連 電路在半導體器件內以最小損耗傳送電信號。通常，在半導體器件中，在各種層上形成金屬線以將元件或互連電路電連接在一 起。然后，形成觸點插塞以便將上金屬線連接至下金屬線。最近的研究是使用電阻值低的 銅(Cu)作為金屬線材料或減少金屬線本身的圖案密度。

發(fā)明內容
本發(fā)明涉及提供一種半導體器件及其制造方法，其中，由于屏蔽線借助于自對準 工序形成于金屬線之間，不需要用于形成屏蔽線的額外間距并由此減小了金屬線的CD，從 而改善了金屬線的數據傳送特性、信號收發(fā)特性和噪音特性。在本發(fā)明的一個實施例中，一種半導體器件包括多根金屬線，其布置在半導體器 件上；多個絕緣層，其布置在所述金屬線上；以及多根屏蔽線，其布置在所述絕緣層之間。 相應地，由于不需要額外間距來形成屏蔽線，所以減小了金屬線的CD，從而改善了金屬線的 數據傳送特性、信號收發(fā)特性和噪音特性。所述屏蔽線可以包括鎢(W)，并且所述絕緣層可以包括氮化物膜。所述金屬線可以 包括由鋁(Al)或銅(Cu)形成的金屬膜；以及阻擋金屬膜，其由氮化鈦(TiN)形成并位于 所述金屬膜的上方和下方。所述半導體器件還可以包括層間介電層，其布置在所述金屬線的下方；蝕刻停 止層，其布置在所述層間介電層上；以及氧化物膜，其布置在所述蝕刻停止層上。因此，可以 在金屬線的下方容易地形成具有預定厚度的氧化物圖案。所述氧化物膜的厚度可以與所述絕緣層的厚度大致相等。因此，金屬線和屏蔽線 可以形成為具有大致相等的高度。多根屏蔽線的端部可以連接在一起并連接至接地觸點插塞。因此，容易將多根屏蔽線接地從而改善對金屬線的屏蔽效果。在本發(fā)明的另一實施例中，一種半導體器件的制造方法包括在半導體器件中形 成多根金屬線；在包括所述金屬線在內的半導體器件的整個表面上形成多個絕緣層；以及 在各個所述絕緣層之間形成多根屏蔽線。相應地，由于不需要額外間距來形成屏蔽線，所以 減小了金屬線的⑶，從而改善了金屬線的數據傳送特性、信號收發(fā)特性和噪音特性。形成所述金屬線的步驟可以包括在所述半導體器件中形成下阻擋金屬膜、金屬 膜和上阻擋金屬膜；以及利用光刻工序來蝕刻所述上阻擋金屬膜、所述金屬膜和所述下阻 擋金屬膜。所述上阻擋金屬膜和所述下阻擋金屬膜可以包括氮化鈦膜，并且所述金屬膜包括 鎢膜。形成所述屏蔽線的步驟可以包括在包括所述金屬線在內的半導體器件的整個表 面上沉積屏蔽線材料；對沉積的屏蔽線材料的上部進行蝕刻；以及在所述金屬線和所述屏蔽線 上形成層間介電層。這樣，在不執(zhí)行獨立光刻工序的情況下，借助于自對準工序形成屏蔽線。對所述屏蔽線材料的上部進行蝕刻的步驟可以包括借助于化學機械拋光(CMP) 工序將所述屏蔽線材料的上部平坦化；以及借助于回蝕工序蝕刻余留的屏蔽線材料的上 部。在沉積所述屏蔽線材料之前，所述方法還可以包括在包括所述金屬線在內的半導體器 件的整個表面上形成由氮化鈦形成的阻擋金屬膜。所述屏蔽線的高度可以與所述金屬線的 高度大致相等。在形成所述金屬線之前，所述方法還可以包括在所述半導體器件中形成層間介 電層；在所述層間介電層上形成蝕刻停止層；以及在所述蝕刻停止層上形成氧化物膜。所述氧化物膜的厚度可以與所述絕緣層的厚度大致相等。因此，金屬線的下部高 度可以與屏蔽線的下部高度大致相等。形成所述屏蔽線的步驟可以包括將各個屏蔽線的端部連接在一起并將各個屏蔽 線的端部連接至接地觸點插塞。因此，可以改善對金屬線的屏蔽效果。所述絕緣層可以形成在所述金屬線的頂面和側壁上以及所述蝕刻停止層的頂面 上。形成所述絕緣層的步驟可以利用低壓化學氣相沉積(LP-CVD)工序來執(zhí)行，并且 形成所述絕緣層的步驟可以包括通過調節(jié)所述絕緣層的厚度來調節(jié)所述屏蔽線的臨界尺 寸。所述屏蔽線的CD和所述絕緣層的厚度可以為所述金屬線的臨界尺寸的約1/3。因 此，可以在將金屬線的⑶維持在現有水平的情況下形成屏蔽線。


圖IA和圖IB分別是根據本發(fā)明實施例的半導體器件的平面圖和截面圖。圖2A至圖2F是根據本發(fā)明實施例的半導體器件的制造方法的截面圖。圖3是根據本發(fā)明實施例的半導體器件的平面圖。
具體實施例方式下面參考附圖詳細描述本發(fā)明的實施例。在全部附圖中盡量使用相同的附圖標記
5表示相同或相似的元件。圖IA和圖IB是根據本發(fā)明實施例的半導體器件的平面圖和豎直截面圖。具體地 說，圖IB是沿著圖IA中的線A-A’截取的截面圖。參考圖1A，根據本發(fā)明實施例的半導體 器件包括形成為線距(line and space)圖案的多根金屬線10。雖然金屬線10位于絕緣 層30的下方，但是圖IA仍示出金屬線10作為參考。在一個實施例中，半導體器件是例如 DRAM、NAND、或NOR器件等半導體存儲器件。在一個實施例中，金屬線10是形成于例如晶體 管(未示出)等存儲單元(cell，又稱為晶胞)上的互連電路以將半導體器件的一部分連接 至半導體的另一部分。根據實施方式，金屬線10包括鋁、銅或鎢。在金屬線10的側壁上形 成具有預定寬度的絕緣膜30。在金屬線10之間由絕緣膜30限定的間距中形成屏蔽線20。金屬線10將元件或互連電路電連接在一起或者用作用于傳送數據的數據線。屏 蔽線20形成于金屬線10之間以避免由相鄰金屬線10之間的連接、干擾或噪音引起的重大 故障。如果在所有金屬線10之間形成屏蔽線20，則半導體器件的面積將顯著增大。因此， 在本發(fā)明實施例中，屏蔽線20形成于重要金屬線10之間。參考圖1B，金屬線10可以包括金屬膜12以及設置在金屬膜12的下方和上方的阻 擋金屬膜14和16。金屬膜12可以包括鋁(Al)或銅(Cu)，并且阻擋金屬膜14和16可以 包括氮化鈦(TiN)。在金屬線10的下方形成有氧化物膜46。氧化物膜46的厚度形成為與 絕緣層30的厚度大致相等。因此，金屬線10的高度可以與屏蔽線20的高度一致。在金屬線10的下方形成有層間介電層42和蝕刻停止層44。層間介電層42可以 包括氧化物，并且蝕刻停止層44可以包括氮化物。在包括側壁和上表面在內的金屬線10的整個表面上沉積絕緣層30。絕緣層30使 相鄰金屬線10彼此絕緣，提供用于在相鄰金屬線10之間形成屏蔽線20的間距，并且使相 鄰金屬線10與屏蔽線20絕緣。絕緣層30可以由氮化物形成。絕緣層30的厚度可以形成 為金屬線10的CD的約1/3。在該情況下，屏蔽線20可以形成為具有與金屬線10的CD的 約1/3對應的⑶，從而線(即金屬線10)之間的器件間距尺寸與線尺寸大致相同。然而，絕 緣層30和屏蔽線20中的每一者的寬度不一定為金屬線10的寬度的1/3，只要用于形成絕 緣層30和屏蔽線20的間距的寬度與金屬線10的寬度大致相等即可。根據實施方式，還可 以在線區(qū)域或間距中形成額外元件。在沉積絕緣層30之后，用屏蔽線20填充絕緣層30之間的間距。屏蔽線20可以 包括鎢(W)。當屏蔽線20的高度與金屬線10的高度大致相等時，可以極大地減少相鄰金屬 線10之間的連接、干擾或噪音。圖2A至圖2F是示出根據本發(fā)明實施例的半導體器件的制造方法的截面圖。下面 將參考圖2A至圖2F描述具有上述構造的半導體器件的制造方法。參考圖2A，依次沉積層間介電層42、蝕刻停止層44和氧化物膜46以形成金屬線 的下方層間材料。層間介電層42和氧化物膜46可以由氧化物形成，蝕刻停止層44可以包 括蝕刻選擇性與氧化物的蝕刻選擇性不同的氮化物膜，并可以形成為具有約100A的厚度。 氧化物膜46可以形成至與金屬線10的CD的約1/3對應的厚度。在氧化物膜46上形成金屬線10。金屬線10包括依次形成在氧化物膜46上的下 阻擋金屬膜16、金屬膜12和上阻擋金屬膜14。金屬膜14可以包括鋁(Al)或銅(Cu)，并且 阻擋金屬膜14和16可以包括氮化鈦(TiN)。
在金屬膜12由鋁(可以容易地蝕刻)形成的情況下，金屬線圖案可以通過依次堆 疊TiN膜、Al膜和TiN膜并利用光刻工序蝕刻這三種材料膜來形成。在金屬膜12由銅(不 容易蝕刻)形成的情況下，可以利用鑲嵌(damascene)工序。具體地說，層間介電層(未示 出)形成為具有與金屬線10的厚度對應的厚度，并且蝕刻層間介電層以形成凹陷部(未示 出)，金屬線10將要形成于該凹陷部處。然后，在凹陷部內依次形成阻擋金屬膜14、金屬膜 12和阻擋金屬膜16。金屬線10形成為線距圖案。在該情況下，線距比可以為1 1。參考圖2B，在金屬線10之間的間距中蝕刻并移除金屬線10下方的氧化物膜46。 該蝕刻工序可以利用反應性離子蝕刻(RIE)工序并且可以以蝕刻停止層44為標靶。參考圖2C，在包括金屬線10和氧化物膜46在內的整個圖案上沉積絕緣層30。絕 緣層30可以包括氮化物膜并且可以被沉積在包括金屬線10的頂面和側壁、氧化物膜46的 側壁以及蝕刻停止層44的表面在內的整個表面上。絕緣層30的厚度可以形成為與氧化物 膜46的厚度大致相等，并且絕緣層30可以形成為具有與線CD (即金屬線10的寬度)的約 1/3對應的厚度，從而在絕緣層30之間形成寬度為線CD (即金屬線10的寬度)的1/3的凹 陷部35。在沉積絕緣層30的工序中，絕緣層30可以通過利用低壓化學氣相沉積(LP-CVD) 工序在金屬線10上由具有大致同一厚度的線圖案形成。參考圖2D，通過在絕緣層30之間沉積屏蔽線材料來填充凹陷部35。屏蔽線材料 由例如鎢(W)、鋁(Al)、銅(Cu)、摻雜多晶硅等導電材料形成。雖然未示出，但是可以沉積約 50A厚的氮化鈦(TiN)作為屏蔽線20與絕緣層30之間的阻擋金屬。在一個實施例中，凹陷部35形成于絕緣層30之間并且屏蔽線20利用自對準工序 設置在凹陷部35內，即不需要獨立的光刻掩摸。由于不需要額外的昂貴光刻工序，所以可 以降低半導體器件的制造成本。參考圖2E，借助于化學機械拋光(CMP)工序或以絕緣層30為標靶的回蝕工序將絕 緣層30上的屏蔽線材料平坦化。參考圖2F，對屏蔽線材料執(zhí)行回蝕工序從而使屏蔽線20的高度與金屬線10的高 度一致。在屏蔽線20和金屬線10上沉積層間絕緣層48。于是，完成了形成1層金屬線10 的工序?？梢栽诮饘倬€10上形成另一金屬線，并且可以以相同的方式應用上述工序。在根據本發(fā)明實施例的半導體器件的制造方法中，在金屬互連電路(線)10的表 面上形成絕緣層30，并且在絕緣層30之間形成屏蔽線20。因此，可以利用絕緣層30的寬 度來調節(jié)屏蔽線20的寬度。同時，圖3是如圖IA所示的根據本發(fā)明實施例的半導體器件的水平截面圖。參考 圖3，將多根屏蔽線20的端部連接在一起以形成聯接圖案22。該聯接圖案22可以電連接 至接地觸點插塞對。接地觸點插塞M電連接至接地電壓。屏蔽線20不執(zhí)行數據傳送并且 用于使金屬線10彼此屏蔽。因此，如果多根屏蔽線20 —起接地，則可以進一步改善對金屬 線20的屏蔽效果。在一個實施例中，屏蔽線20用于減少金屬線10之間的干擾，但是屏蔽 線20也可以用于減少其它線之間的干擾。本發(fā)明的上述實施例是示例性的而非限制性的。各種替代及等同的方式都是可 行的。本發(fā)明并不限于本文所述的實施例。本發(fā)明也不限于任何特定類型的半導體器件。 對本發(fā)明內容所作的其它增加、刪減或修改是顯而易見的并且落入所附權利要求書的范圍
7內。 本申請要求2010年1月11日提交的韓國專利申請No. 10-2010-0002411的優(yōu)先 權，該韓國專利申請的全部內容通過引用并入本文。
權利要求
1.一種半導體器件，包括第一金屬線和第二金屬線，其布置在限定晶體管的基板上，在所述第一金屬線和所述 第二金屬線之間限定有凹陷部；絕緣層，其共形地形成在所述凹陷部內；以及屏蔽線，其布置在所述第一金屬線與所述第二金屬線之間并布置在所述凹陷部內，所 述絕緣層將所述屏蔽線與以下金屬線電隔離即，所述第一金屬線和所述第二金屬線。
2.根據權利要求1所述的半導體器件，其中， 所述屏蔽線包括鎢。
3.根據權利要求1所述的半導體器件，其中， 所述絕緣層包括氮化物。
4.根據權利要求1所述的半導體器件，其中， 所述金屬線包括金屬膜，其包括鋁和銅中任一者；以及阻擋金屬膜，其包括氮化鈦并設置在所述金屬膜與所述絕緣層之間。
5.根據權利要求1所述的半導體器件，還包括 層間介電層，其布置在所述第一金屬線的下方；蝕刻停止層，其布置在所述層間介電層與所述第一金屬線之間；以及 氧化物膜，其布置在所述蝕刻停止層與所述第一金屬線之間。
6.根據權利要求5所述的半導體器件，其中，所述氧化物膜的厚度與所述絕緣層的厚度大致相等。
7.根據權利要求1所述的半導體器件，其中， 所述屏蔽線電連接至接地電壓。
8.一種半導體器件的制造方法，包括在基板上形成第一金屬線和第二金屬線并在所述第一金屬線和所述第二金屬線之間 限定凹陷部；在所述第一金屬線和所述第二金屬線上并在所述凹陷部內共形地形成絕緣層；以及 在所述第一金屬線與所述第二金屬之間并在所述凹陷部內形成屏蔽線，所述絕緣層將 所述屏蔽線與以下金屬線分隔開即，所述第一金屬線和所述第二金屬線。
9.根據權利要求8所述的方法，其中，所述第一金屬線和所述第二金屬線是互連電路，形成所述第一金屬線和所述第二金屬 線的步驟包括在所述基板上形成下阻擋金屬膜、金屬膜和上阻擋金屬膜，所述金屬膜形成在所述下 阻擋金屬膜與所述上阻擋金屬膜之間；以及蝕刻所述上阻擋金屬膜、所述金屬膜和所述下阻擋金屬膜以形成所述第一金屬線和所 述第二金屬線。
10.根據權利要求9所述的方法，其中，所述上阻擋金屬膜和所述下阻擋金屬膜均包括氮化鈦膜，并且所述金屬膜包括鎢膜。
11.根據權利要求8所述的方法，其中， 形成所述屏蔽線的步驟包括在包括所述第一金屬線和所述第二金屬線在內的所述絕緣層上沉積屏蔽線材料，所述 屏蔽線材料設置在所述凹陷部中；對沉積的屏蔽線材料的上部進行蝕刻，以使所述絕緣層露出并限定所述屏蔽線；以及 在所述絕緣層和所述屏蔽線上形成層間介電層。
12.根據權利要求11所述的方法，其中，對所述屏蔽線材料的上部進行蝕刻的步驟包括 借助于化學機械拋光工序將所述屏蔽線材料平坦化；以及 借助于回蝕工序蝕刻余留的屏蔽線材料。
13.根據權利要求11所述的方法，還包括在所述基板與以下金屬線之間形成包括氮化鈦的阻擋金屬膜即，所述第一金屬線和 所述第二金屬線。
14.根據權利要求8所述的方法，還包括 在所述基板上形成層間介電層；在所述層間介電層上形成蝕刻停止層；以及 在所述蝕刻停止層上形成氧化物膜。
15.根據權利要求14所述的方法，其中，所述氧化物膜的厚度與所述絕緣層的厚度大致相等。
16.根據權利要求8所述的方法，其中， 形成所述屏蔽線的步驟包括 將所述屏蔽線電連接至接地電壓。
17.根據權利要求14所述的方法，其中，所述絕緣層形成在所述第一金屬線和所述第二金屬線的頂面和側壁上以及所述蝕刻 停止層的頂面上。
18.根據權利要求8所述的方法，其中，形成所述絕緣層的步驟利用低壓化學氣相沉積工序來執(zhí)行。
19.根據權利要求8所述的方法，其中，形成所述絕緣層的步驟包括通過調節(jié)所述絕緣層的厚度來調節(jié)所述屏蔽線的臨界尺寸。
20.根據權利要求8所述的方法，其中，所述屏蔽線的臨界尺寸和所述絕緣層的厚度是所述金屬線的臨界尺寸的約1/3。
全文摘要
本發(fā)明公開一種半導體器件及其制造方法。由于不需要額外間距來形成屏蔽線，所以減小了金屬線的CD，從而改善了金屬線的數據傳送特性、信號收發(fā)特性和噪音特性。該半導體器件包括多根金屬線，其布置在半導體器件上；多個絕緣層，其布置在金屬線上；以及多個屏蔽線，其布置在絕緣層之間。
文檔編號H01L23/528GK102122651SQ20101025975
公開日2011年7月13日 申請日期2010年8月19日 優(yōu)先權日2010年1月11日
發(fā)明者李尚洙 申請人:海力士半導體有限公司