專利名稱：半導(dǎo)體封裝結(jié)構(gòu)及封裝工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種基板、半導(dǎo)體封裝結(jié)構(gòu)及其制作方法，且特別是涉及一種元件內(nèi) 埋式基板、應(yīng)用此元件內(nèi)埋式基板的半導(dǎo)體封裝結(jié)構(gòu)及其制作方法。
背景技術(shù)：
一般而言，線路基板是由多個(gè)圖案化線路層與多個(gè)介電層交替堆疊而成，其中介 電層用以隔絕兩相鄰圖案化線路層。相鄰的圖案化線路層可經(jīng)由穿過介電層的鍍通孔 (plated through hole，PTH)或?qū)щ娡?conductive via)相互電性連接。此外，各種電 子元件(如有源或無源元件)可被設(shè)置于線路基板的表面或埋入線路基板，以通過內(nèi)部線 路的設(shè)計(jì)來達(dá)到電信號傳遞的目的。為了滿足市面上的電子產(chǎn)品輕量化與微型化的需求，更發(fā)展出采用內(nèi)埋式基板的 封裝技術(shù)。然而，由于電子元件通常具有標(biāo)準(zhǔn)規(guī)格與特定的電氣特性，為了容置各種電氣特 性的電子元件，元件內(nèi)埋式基板必須客制化，而導(dǎo)致低工藝良率與較長的生產(chǎn)周期。為促進(jìn)此技術(shù)的發(fā)展，有必要簡化元件內(nèi)埋式基板的制作，以增加工藝良率并降 低生產(chǎn)成本。

發(fā)明內(nèi)容
本發(fā)明提出一種具有至少一電子元件的元件內(nèi)埋式半導(dǎo)體封裝結(jié)構(gòu)的封裝工藝， 其可增進(jìn)生產(chǎn)良率并降低制作成本與生產(chǎn)周期。本發(fā)明提出一種具有至少一內(nèi)埋式電子元件的半導(dǎo)體封裝結(jié)構(gòu)，或內(nèi)埋至少一電 子元件的基板。本發(fā)明的實(shí)施例提出一種半導(dǎo)體封裝結(jié)構(gòu)，包括組裝架構(gòu)模塊、間隔架構(gòu)模塊以 及遮蓋架構(gòu)模塊，其中組裝架構(gòu)模塊上組裝有至少一電子元件。間隔架構(gòu)模塊接合至組裝 架構(gòu)模塊以及遮蓋架構(gòu)模塊。半導(dǎo)體封裝結(jié)構(gòu)還包括多個(gè)導(dǎo)電通孔，用以電性連接組裝架 構(gòu)模塊、間隔架構(gòu)模塊以及遮蓋架構(gòu)模塊，以及封膠，填入組裝架構(gòu)模塊、間隔架構(gòu)模塊以 及遮蓋架構(gòu)模塊接合后共同形成的凹穴中。所述至少一電子元件配置于凹穴內(nèi)并且埋入封 膠。本發(fā)明的另一實(shí)施例提出一種半導(dǎo)體封裝結(jié)構(gòu)，包括組裝架構(gòu)模塊，其上組裝有 至少一第一電子元件，以及凹穴架構(gòu)模塊，其上組裝有至少一第二電子元件。凹穴架構(gòu)模塊 接合至組裝架構(gòu)模塊。半導(dǎo)體封裝結(jié)構(gòu)還包括多個(gè)導(dǎo)電通孔，用以電性連接組裝架構(gòu)模塊 以及凹穴架構(gòu)模塊，以及封膠，填入組裝架構(gòu)模塊與凹穴架構(gòu)模塊接合后所形成的凹穴內(nèi)。 所述至少一第一電子元件以及所述至少一第二電子元件配置于凹穴內(nèi)并且埋入封膠。本發(fā)明的另一實(shí)施例提出一種具有內(nèi)埋式電子元件的半導(dǎo)體封裝結(jié)構(gòu)的封裝工 藝。首先提供組裝架構(gòu)模塊，其上組裝至少一電子元件。接著，接合間隔架構(gòu)模塊至該組裝 架構(gòu)模塊，使所述至少一電子元件配置于接合后的間隔架構(gòu)模塊與組裝架構(gòu)模塊共同形成 的凹穴內(nèi)。然后，在凹穴內(nèi)填入封膠，以包封所述至少一電子元件。之后，接合遮蓋架構(gòu)模
4塊至間隔架構(gòu)模塊，以密封凹穴。本發(fā)明的另一實(shí)施例提出一種具有內(nèi)埋式電子元件的半導(dǎo)體封裝結(jié)構(gòu)的封裝工 藝。首先，提供組裝架構(gòu)模塊，并且組裝至少一第一電子元件至組裝架構(gòu)模塊上，其中所述 至少一第一電子元件電性連接至組裝架構(gòu)模塊。接著，提供凹穴架構(gòu)模塊，并且組裝至少一 第二電子元件至凹穴架構(gòu)模塊，其中所述至少一第二電子元件電性連接至凹穴架構(gòu)模塊。 然后，將封膠填入凹穴架構(gòu)模塊的凹穴，以包封所述至少一第二電子元件。之后，接合凹穴 架構(gòu)模塊至組裝架構(gòu)模塊，使得所述至少一第一電子元件以及所述至少一第二電子元件配 置于凹穴架構(gòu)模塊與組裝架構(gòu)模塊形成的凹穴內(nèi)，并且埋入封膠。在本發(fā)明的實(shí)施例中，不同的架構(gòu)模塊之間可直接接合或是通過導(dǎo)電膠接合。在本發(fā)明中，通過預(yù)先形成的架構(gòu)模塊可以簡化具有內(nèi)埋式電子元件的半導(dǎo)體封 裝結(jié)構(gòu)的封裝工藝，并且提供較大的工藝彈性。因此，可縮短半導(dǎo)體封裝結(jié)構(gòu)的組裝時(shí)程， 并提高其生產(chǎn)良率。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳 細(xì)說明如下。


圖IA至ID繪示依據(jù)本發(fā)明的實(shí)施例的一種基板的架構(gòu)模塊的制作流程。圖2繪示依據(jù)本發(fā)明的實(shí)施例的另一種基板的架構(gòu)模塊。圖3繪示依據(jù)本發(fā)明的實(shí)施例的另一種基板的架構(gòu)模塊。圖4A與4B繪示依據(jù)本發(fā)明的其他實(shí)施例的多種基板的架構(gòu)模塊。圖4C繪示依據(jù)本發(fā)明的實(shí)施例的一種元件內(nèi)埋式基板的制作方法。圖5A-5D繪示依據(jù)本發(fā)明的實(shí)施例的一種具有內(nèi)埋式元件的半導(dǎo)體封裝結(jié)構(gòu)的 制作流程。圖6A與6B繪示依據(jù)本發(fā)明的另一實(shí)施例的一種具有內(nèi)埋式元件的半導(dǎo)體封裝結(jié) 構(gòu)的制作流程。圖7A與7B繪示依據(jù)本發(fā)明的實(shí)施例的一種具有內(nèi)埋式元件的半導(dǎo)體封裝結(jié)構(gòu)的 制作流程。附圖標(biāo)記說明10 組裝架構(gòu)模塊110:基板112:頂部導(dǎo)電層114:底部導(dǎo)電層116 核心層116a:核心層的頂面116b:核心層的底面120、120，導(dǎo)電通孔124、124’ 圖案化頂部導(dǎo)電層126、126’ 圖案化底部導(dǎo)電層124a、124a，線路
124b、124b，第一連接墊
126a、126a，接合墊
126b、126b，第二連接墊
130,130'表面加工層
20 遮蓋架構(gòu)模塊
30 間隔架構(gòu)模塊
30a:間隔架構(gòu)模塊的底面
316 核心層
320 導(dǎo)電通孔
324:圖案化頂部導(dǎo)電層
324b 第一連接墊
326:圖案化底部導(dǎo)電層
326b 第二連接墊
330 表面加工層
340 中空部分
40A:凹穴架構(gòu)模塊
40B 凹穴架構(gòu)模塊
400 元件內(nèi)埋式基板
402 電子元件
404 凸塊
406 接合墊
440 凹穴
50 半導(dǎo)體封裝結(jié)構(gòu)
502 電子元件
504 凸塊
506 底填材料
508 封膠
540 凹穴
602 電子元件
604 焊線
608 封膠
640 凹穴
70 半導(dǎo)體封裝結(jié)構(gòu)
708 封膠
A:導(dǎo)電膠
具體實(shí)施例方式
雖然在本申請中使用“第一”、“第二”或其他類似用語來描述元件、區(qū)域、膜層或 部位，但該用語并非用來限定所述元件、區(qū)域、膜層或部位，而僅是用來區(qū)分不同的元件、區(qū)域、膜層或部位。因此，在不脫離本發(fā)明所教示的范圍的情形下，所述第一元件、區(qū)域、膜層 或部位也可能是第二元件、區(qū)域、膜層或部位。本發(fā)明的實(shí)施例提出一種具有內(nèi)埋式元件的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，至少包 括提供兩個(gè)以上預(yù)先形成的架構(gòu)模塊(即，結(jié)構(gòu)元件)，組裝至少一電子元件(有源或無源 元件)至所述架構(gòu)模塊中的至少一個(gè)上，并且接合所述架構(gòu)模塊，以得到元件內(nèi)埋式半導(dǎo) 體封裝結(jié)構(gòu)。由此，此封裝工藝可提供較大的工藝彈性。圖IA至ID繪示依據(jù)本發(fā)明的實(shí)施例的一種基板的架構(gòu)模塊的制作流程。如 圖IA所示，提供基板110?；?10例如是多層線路板、雙面層壓結(jié)構(gòu)(double-sided lamination structure)或覆f同IS層J￡板(copper clad laminate，CCL)?；?110 至少包 括頂部導(dǎo)電層112、底部導(dǎo)電層114以及核心層116。核心層116可由包括樹脂與玻璃纖維 的預(yù)浸材料所制成。頂部導(dǎo)電層112與底部導(dǎo)電層114分別設(shè)置于核心層116的頂面116a 與底面116b。頂部導(dǎo)電層112與底部導(dǎo)電層114可由銅、鋁、鋁-銅合金或其他適當(dāng)?shù)膶?dǎo)電 材料制成。同樣地，雖然本發(fā)明中采用“頂(部)”、“底(部)”或其他類似用語來描述特定區(qū) 域、表面或膜層，然該些用語僅適用來區(qū)分該些元件的相對位置，并非用來限定本發(fā)明。因 此，在不脫離本發(fā)明所教示的范圍的情形下，所述頂面或頂部膜層亦可為底面或底部膜層。接著，如圖IB所示，形成多個(gè)導(dǎo)電通孔120于基板110中。每一導(dǎo)電通孔120連 接頂部導(dǎo)電層112與底部導(dǎo)電層114。因此，頂部導(dǎo)電層112通過導(dǎo)電通孔120電性連接至 底部導(dǎo)電層114。導(dǎo)電通孔120可采用鉆孔、化學(xué)鍍銅或電鍍等方式來形成。導(dǎo)電通孔120 內(nèi)可通過電鍍填滿銅，或僅是如一般的鍍通孔內(nèi)襯銅層。如圖IC所示，在形成導(dǎo)電通孔120之后，頂部導(dǎo)電層112與底部導(dǎo)電層114 (如圖 IB所示)會被圖案化，以分別形成圖案化頂部導(dǎo)電層124以及圖案化底部導(dǎo)電層126。頂 部導(dǎo)電層112以及底部導(dǎo)電層114可通過光刻與蝕刻工藝來被圖案化。圖案化頂部導(dǎo)電層124包括多條線路124a以及多個(gè)第一連接墊124b。圖案化底 部導(dǎo)電層126包括多個(gè)接合墊126a以及多個(gè)第二連接墊126b。第一連接墊124b以及第二 連接墊126b通過導(dǎo)電通孔120相互電性連接。如圖ID所示，進(jìn)行表面處理工藝以分別形成表面加工層130于圖案化頂部導(dǎo)電 層124以及圖案化底部導(dǎo)電層126的表面上。表面加工層130例如是鎳/金疊層，含銀 層或是含錫層。尤其，表面加工層130的材料可為化學(xué)鎳鈀浸金(electroless nickel electroless palladium immersion gold, ENEPIG)> 化學(xué)銀金(electroless nickel immersion gold, ENIG),化學(xué)浸銀(immersion silver, iAg)、化學(xué)浸錫(immersion tin, iSn)，化學(xué)鍍錫(electroless plating tin, eSn)或甚至有機(jī)保焊劑(organic solderability preservatives, 0SP)。圖ID繪示的架構(gòu)模塊可被視為組裝架構(gòu)模塊10， 其中圖案化底部導(dǎo)電層126包括接合墊126a，適于與電子元件接合。另外，若圖IC的圖案化工藝是采用不同的連接墊與線路設(shè)計(jì)，則如圖2所示，圖案 化頂部導(dǎo)電層124’包括多條第一線路124a’以及多個(gè)第一連接墊124b’。圖案化底部導(dǎo)電 層126’包括多條第二線路126a’以及多個(gè)第二連接墊126b’。第一連接墊124b’以及第二 連接墊126b’通過導(dǎo)電通孔120’相互電性連接，而表面加工層130’分別配置于圖案化頂 部導(dǎo)電層124’以及圖案化底部導(dǎo)電層126’的表面。圖2所示的架構(gòu)模塊可被視為遮蓋架構(gòu)模塊20。組裝架構(gòu)模塊10與遮蓋架構(gòu)模塊20的不同處主要在于遮蓋架構(gòu)模塊20不需 要具有元件的接合墊，且可能被設(shè)計(jì)為僅具有單側(cè)的導(dǎo)電圖案。圖3繪示依據(jù)本發(fā)明的實(shí)施例的另一種基板的架構(gòu)模塊。接續(xù)類似圖1A-1D所示 的制作流程，可進(jìn)行沖孔工藝來切除一部分的核心層316而形成至少一中空部分340。核心 層316可包括具有內(nèi)埋線路的預(yù)浸材料、多層層壓板或覆銅箔層壓板。圖案化頂部導(dǎo)電層 324包括多個(gè)第一連接墊324b，而圖案化底部導(dǎo)電層326包括多個(gè)第二連接墊326b。導(dǎo)電 通孔320連接第一連接墊324b以及第二連接墊326b，而表面加工層330可被分別設(shè)置于第 一連接墊324b以及第二連接墊326b的表面。圖3所示的架構(gòu)模塊可被視為間隔架構(gòu)模塊 30，而中空部分340可承載裝配的元件。前述制作架構(gòu)模塊的工藝步驟并非用以限制本發(fā)明的范圍，已知可供替換的 工藝步驟皆可應(yīng)用于本發(fā)明中，包括增層(additive)、減層(subtractive)或半增層 (semi-additive)的疊層基板技術(shù)，以及無芯(coreless)基板技術(shù)等。另外，雖然在此描述了三種架構(gòu)模塊，然本領(lǐng)域中普通技術(shù)人員在不脫離本發(fā)明 的范圍內(nèi)應(yīng)能通過改變膜層圖案設(shè)計(jì)、材料或膜層數(shù)量來得到不同的架構(gòu)模塊。若需要單 面的架構(gòu)模塊，也可對前述塊狀結(jié)構(gòu)進(jìn)一步加工，以移除一側(cè)的導(dǎo)電圖案。前述架構(gòu)模塊也可相互接合以形成另一種架構(gòu)模塊。舉例而言，如圖4A所示，取 決于兩個(gè)架構(gòu)模塊的表面加工層的材料，組裝架構(gòu)模塊10以及間隔架構(gòu)模塊30可選擇通 過超聲波接合(ultrasonic bonding)或熱壓(thermal compression)等技術(shù)直接相互接 合，以形成凹穴架構(gòu)模塊40A。依據(jù)連接墊的金屬表面處理的選擇，前述架構(gòu)模塊也可以通 過回焊技術(shù)來接合。另一方面，如圖4B所示，組裝架構(gòu)模塊10以及間隔架構(gòu)模塊30也可 通過導(dǎo)電膠A相互接合，以形成凹穴架構(gòu)模塊40B。在此，組裝架構(gòu)模塊10以及間隔架構(gòu)模 塊30經(jīng)由導(dǎo)電通孔120/320相互電性連接。圖4C繪示依據(jù)本發(fā)明的實(shí)施例的一種元件內(nèi)埋式基板的制作方法。如圖4C所 示，提供如圖4A或4B所示的凹穴架構(gòu)模塊40A或40B。此處以凹穴架構(gòu)模塊40B為例，并 且將電子元件402組裝至架構(gòu)模塊40A的接合墊406，使電子元件402位于凹穴440內(nèi)。實(shí) 際上，可選擇在接合組裝架構(gòu)模塊10與間隔架構(gòu)模塊30之前或之后來組裝電子元件402。 本發(fā)明所應(yīng)用的電子元件可為有源元件，如芯片，或無源元件，如電容或電阻。本實(shí)施例的 電子元件402例如是芯片，其通過例如倒裝片接合技術(shù)通過多個(gè)凸塊404電性連接至接合 墊406。另外，電子元件402也可通過引線接合技術(shù)電性連接至接合墊406。由此，圖4C所 示的結(jié)構(gòu)可被視為元件內(nèi)埋式基板400。圖5A-5D繪示依據(jù)本發(fā)明的實(shí)施例的一種具有內(nèi)埋式元件的半導(dǎo)體封裝結(jié)構(gòu)的 制作流程。如圖5A所示，提供組裝架構(gòu)模塊10，并且組裝電子元件502至組裝架構(gòu)模塊10的 接合墊126a。本發(fā)明所應(yīng)用的電子元件可為有源元件，如芯片，或無源元件，如電容或電阻。 電子元件502例如是芯片，其通過例如倒裝接合技術(shù)通過多個(gè)凸塊504電性連接至接合墊 126a。凸塊504可為焊料凸塊、金凸塊或銅柱凸塊。另一方面，電子元件502也可通過引線 接合技術(shù)電性連接至接合墊126a(如圖6A所示)。如圖5B所示，提供間隔架構(gòu)模塊30，并且將組裝架構(gòu)模塊10連同組裝的電子元件 502接合至間隔架構(gòu)模塊30。在此，組裝架構(gòu)模塊10 (連同組裝的電子元件502)可通過熱壓或超聲波接合技術(shù)接合至間隔架構(gòu)模塊30。在接合組裝架構(gòu)模塊10(連同組裝的電子元 件502)以及間隔架構(gòu)模塊30之后，組裝的電子元件502會位于接合結(jié)構(gòu)的凹穴540內(nèi)。另一方面，組裝架構(gòu)模塊10 (連同組裝的電子元件502)以及間隔架構(gòu)模塊30也 可通過導(dǎo)電膠(如圖4B所示)來相互接合。在接合工藝之前，可選擇在凸塊504周圍形成底填材料506，以增進(jìn)封裝強(qiáng)度。 然而，是否形成底填材料506是可選擇的，并取決于電子元件或凸塊的穩(wěn)定性與可操縱性 (handle ability)。如圖5C所示，在凹穴540內(nèi)填入封膠508。在此，封膠508可略微突出于間隔架構(gòu) 模塊30的底面30a，或是至少填滿凹穴540。如圖5D所示，將遮蓋架構(gòu)模塊20接合至間隔架構(gòu)模塊30的底面30a，以形成具 有元件內(nèi)埋式基板的半導(dǎo)體封裝結(jié)構(gòu)50。遮蓋架構(gòu)模塊20可通過熱壓接合、超聲波接 合、回焊或應(yīng)用導(dǎo)電膠接合等方式來接合至由組裝架構(gòu)模塊10與間隔架構(gòu)模塊30所構(gòu)成 的接合結(jié)構(gòu)。遮蓋架構(gòu)模塊20、組裝架構(gòu)模塊10以及間隔架構(gòu)模塊30可通過導(dǎo)電通孔 120/320/120，相互電性連接。另一方面，在另一實(shí)施例中，前述工藝步驟的順序可被變更。如圖6A所示，將遮蓋 架構(gòu)模塊20接合至間隔架構(gòu)模塊30的底面30a。遮蓋架構(gòu)模塊20具有單面的導(dǎo)電圖案。 接著，封膠608被填入接合結(jié)構(gòu)的凹穴640內(nèi)。之后，提供組裝架構(gòu)模塊10以及電子元件 602，其中電子元件602可為無源元件，如電阻，并且電子元件602通過焊線604電性連接 (引線接合)至組裝架構(gòu)模塊10的接合墊126a。焊線604可為金線、銅線或鋁線。如圖6B所示，組裝架構(gòu)模塊10連同電子元件602被接合至由間隔架構(gòu)模塊30以 及遮蓋架構(gòu)模塊20構(gòu)成的接合結(jié)構(gòu)。其中，應(yīng)注意控制封膠608的量，以確保接合后封膠 608可填滿凹穴640以及電子元件602周圍的空隙。圖7A與7B繪示依據(jù)本發(fā)明的另一實(shí)施例的一種具有內(nèi)埋式元件的半導(dǎo)體封裝結(jié) 構(gòu)的制作流程。如圖7A所示，提供如圖4C所示的元件內(nèi)埋式基板400，并且將封膠708填入元件 內(nèi)埋式基板400的凹穴440，并填滿電子元件402周圍的空隙。換言之，即是將圖4C所示的
結(jié)構(gòu)倒置。如圖7B所示，組裝架構(gòu)模塊10連同電子元件502被接合至元件內(nèi)埋式基板 400(即，內(nèi)埋有電子元件402的凹穴架構(gòu)模塊40A)，以形成具有元件內(nèi)埋式基板400的半 導(dǎo)體封裝結(jié)構(gòu)70。其中，應(yīng)注意控制封膠708的量，以確保接合后封膠708可填滿凹穴440 以及電子元件402與502周圍的空隙。綜上所述，通過預(yù)先形成的架構(gòu)模塊，可以簡化元件內(nèi)埋式基板的制作，以提高生 產(chǎn)良率并降低的生產(chǎn)成本。另外，可在組裝工藝前，先對預(yù)先形成的元件內(nèi)埋式基板進(jìn)行電 性或功能性測試，以確?？煽慷?。再者，應(yīng)用本發(fā)明提出的各類型的架構(gòu)模塊或結(jié)合元件內(nèi)埋式基板，可以得到芯 片堆疊式半導(dǎo)體封裝結(jié)構(gòu)、多芯片半導(dǎo)體封裝結(jié)構(gòu)或甚至封裝堆疊結(jié)構(gòu)。雖然本發(fā)明已以實(shí)施例披露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域 中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤飾，故本發(fā)明的 保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定為準(zhǔn)。
9
權(quán)利要求
一種半導(dǎo)體封裝結(jié)構(gòu)，包括組裝架構(gòu)模塊，其上組裝有至少一電子元件，其中該至少一電子元件電性連接至該組裝架構(gòu)模塊；間隔架構(gòu)模塊，接合該組裝架構(gòu)模塊；遮蓋架構(gòu)模塊，接合該間隔架構(gòu)模塊；多個(gè)導(dǎo)電通孔，電性連接該組裝架構(gòu)模塊、該間隔架構(gòu)模塊以及該遮蓋架構(gòu)模塊；以及封膠，填充凹穴，該凹穴為該組裝架構(gòu)模塊、該間隔架構(gòu)模塊以及該遮蓋架構(gòu)模塊接合后共同形成，其中該至少一電子元件配置于該凹穴內(nèi)并且埋入該封膠。
2.如權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該組裝架構(gòu)模塊還包括核心層，具有第一表面以及與該第一表面相對的第二表面，其中該間隔架構(gòu)模塊接合 至該組裝架構(gòu)模塊的該第二表面；第一導(dǎo)電層，位于該核心層的該第一表面上；以及第二導(dǎo)電層，位于該核心層的該第二表面上，其中該第二導(dǎo)電層包括多個(gè)接合墊，且該 第一導(dǎo)電層以及該第二導(dǎo)電層是通過所述多個(gè)導(dǎo)電通孔相互電性連接。
3.如權(quán)利要求2所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該至少一電子元件是通過多個(gè)凸塊電性 接合至該組裝架構(gòu)模塊的該多個(gè)接合墊。
4.如權(quán)利要求3所述的半導(dǎo)體封裝結(jié)構(gòu)，還包括包圍該多個(gè)凸塊設(shè)置的底填材料。
5.一種封裝工藝，包括 提供組裝架構(gòu)模塊；組裝至少一電子元件至該組裝架構(gòu)模塊上，其中該至少一電子元件電性連接至該組裝 架構(gòu)模塊；接合間隔架構(gòu)模塊至該組裝架構(gòu)模塊，使得該至少一電子元件設(shè)置于該間隔架構(gòu)模塊 與該組裝架構(gòu)模塊共同形成的凹穴內(nèi)；將封膠填入該凹穴內(nèi)以包封該至少一電子元件；以及 接合遮蓋架構(gòu)模塊至該間隔架構(gòu)模塊，以密封該凹穴。
6.如權(quán)利要求5所述的封裝工藝，其中接合該間隔架構(gòu)模塊至該組裝架構(gòu)模塊的方法 包括通過熱壓工藝或超聲波接合工藝直接接合該間隔架構(gòu)模塊至該組裝架構(gòu)模塊。
7.如權(quán)利要求5所述的封裝工藝，其中接合該間隔架構(gòu)模塊至該組裝架構(gòu)模塊的方法 包括應(yīng)用導(dǎo)電膠來粘合該間隔架構(gòu)模塊與該組裝架構(gòu)模塊。
8.如權(quán)利要求5所述的封裝工藝，還包括在填充該凹穴之前，形成環(huán)繞該至少一電子 元件的底填材料。
9.如權(quán)利要求5所述的封裝工藝，其中接合該遮蓋架構(gòu)模塊至該間隔架構(gòu)模塊的方法 包括通過熱壓工藝或超聲波接合工藝直接接合該間隔架構(gòu)模塊至該遮蓋架構(gòu)模塊。
10.如權(quán)利要求5所述的封裝工藝，其中接合該遮蓋架構(gòu)模塊至該間隔架構(gòu)模塊的方 法包括應(yīng)用導(dǎo)電膠來粘合該間隔架構(gòu)模塊與該遮蓋架構(gòu)模塊。
11.一種半導(dǎo)體封裝結(jié)構(gòu)，包括組裝架構(gòu)模塊，其上組裝有至少一第一電子元件，其中該第一電子元件電性連接至該 組裝架構(gòu)模塊；凹穴架構(gòu)模塊，接合至該組裝架構(gòu)模塊，其中至少一第二電子元件組裝至該凹穴架構(gòu)模塊并且位于由該組裝架構(gòu)模塊與該凹穴架構(gòu)模塊共同形成的凹穴內(nèi)，其中該至少一第二 電子元件電性連接至該凹穴架構(gòu)模塊；多個(gè)導(dǎo)電通孔，電性連接該組裝架構(gòu)模塊以及該凹穴架構(gòu)模塊；以及封膠，填入該組裝架構(gòu)模塊與該凹穴架構(gòu)模塊接合后共同圍出的該凹穴，其中該至少 一第一電子元件以及該至少一第二電子元件位于該凹穴內(nèi)并且被該封膠所包封。
12.如權(quán)利要求11所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該至少一第一電子元件通過多個(gè)第一 凸塊電性連接至該組裝架構(gòu)模塊，而該至少一第二電子元件通過多個(gè)第二凸塊電性連接至 該凹穴架構(gòu)模塊。
13.如權(quán)利要求11所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該至少一第一電子元件通過多條第一 焊線電性連接至該組裝架構(gòu)模塊，而該至少一第二電子元件通過多條第二焊線電性連接至 該凹穴架構(gòu)模塊。
14.如權(quán)利要求11所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該凹穴架構(gòu)模塊包括另一組裝架構(gòu)模塊，其上組裝有該至少一第二電子元件，其中該至少一第二電子元件 電性連接至該另一組裝架構(gòu)模塊；以及間隔架構(gòu)模塊，夾置并接合于該兩組裝架構(gòu)模塊之間，以形成該凹穴。
15.一種封裝工藝，包括提供組裝架構(gòu)模塊；組裝至少一第一電子元件至該組裝架構(gòu)模塊上，其中該至少一第一電子元件電性連接 至該組裝架構(gòu)模塊；提供凹穴架構(gòu)模塊；組裝至少一第二電子元件至該凹穴架構(gòu)模塊，其中該至少一第二電子元件電性連接至 該凹穴架構(gòu)模塊；將封膠填入該凹穴架構(gòu)模塊的凹穴，以包封該至少一第二電子元件；以及接合該凹穴架構(gòu)模塊至該組裝架構(gòu)模塊，使得該至少一第一電子元件以及該至少一第 二電子元件埋入由該凹穴架構(gòu)模塊與該組裝架構(gòu)模塊形成的該凹穴內(nèi)的該封膠內(nèi)。
16.如權(quán)利要求15所述的封裝工藝，其中接合該凹穴架構(gòu)模塊至該組裝架構(gòu)模塊的方 法包括通過熱壓工藝或超聲波接合工藝直接接合該凹穴架構(gòu)模塊至該組裝架構(gòu)模塊。
全文摘要
本發(fā)明公開了一種具有內(nèi)埋式電子元件的半導(dǎo)體封裝結(jié)構(gòu)及其封裝工藝。通過兩個(gè)以上預(yù)先形成的架構(gòu)模塊，可將電子元件組裝置接合后的架構(gòu)模塊，以得到元件內(nèi)埋式半導(dǎo)體封裝結(jié)構(gòu)。通過預(yù)先形成的架構(gòu)模塊可以簡化具有內(nèi)埋式電子元件的半導(dǎo)體封裝結(jié)構(gòu)的封裝工藝，并且提供較大的工藝彈性。因此，可縮短半導(dǎo)體封裝結(jié)構(gòu)的組裝時(shí)程，并提高其生產(chǎn)良率。
文檔編號H01L21/60GK101937899SQ20101025520
公開日2011年1月5日 申請日期2010年8月10日 優(yōu)先權(quán)日2010年5月17日
發(fā)明者博德·K·艾皮特 申請人:日月光半導(dǎo)體制造股份有限公司