專利名稱：一種形成通孔的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造工藝，特別涉及形成通孔的方法。
背景技術(shù)：
集成電路制造工藝是一種平面制作工藝，其結(jié)合光刻、刻蝕、沉積、離子注入等多種工藝，在同一襯底上形成大量各種類型的復(fù)雜器件，并將其互相連接以具有完整的電子功能，其中，任何一步工藝出現(xiàn)偏差，都可能會導(dǎo)致電路的性能參數(shù)偏離設(shè)計值。以通孔的形成方法為例，半導(dǎo)體制作過程中常需要制作大量的通孔，以在兩層以上的導(dǎo)電層中形成互連線。通孔的形成質(zhì)量對于電路的性能影響很大，尤其對于65nm以下工藝，如果其工藝結(jié)果出現(xiàn)偏差，將會導(dǎo)致電路的電性能變差，嚴(yán)重時器件將不能正常工作。現(xiàn)有的工藝中，形成通孔的方法如圖IA至IB所示。如圖IA所示，首先在襯底101上沉積一層刻蝕停止層102，在65nm以下工藝中，該刻蝕停止層102通常會采用碳化硅。在刻蝕停止層102上沉積介質(zhì)層103，該層要求為低 k(介電常數(shù))的介質(zhì)材料層，通?？梢允抢没瘜W(xué)氣相沉積(CVD)方法形成的氧化硅材料。 在介質(zhì)層103的表面形成硬掩膜層104，在硬掩膜層104的表面形成底部抗反射涂層105， 然后在該底部抗反射涂層105的表面涂敷一層光刻膠層，通過曝光顯影方法形成具有圖案的光刻膠層106。如圖IB所示，以光刻膠層106為掩膜，依次刻蝕底部抗反射層105、硬掩膜層104 和介質(zhì)層103，直到刻蝕停止層102為止，形成通孔107。然后采用灰化工藝去除光刻膠層 106和底部抗反射層105。上述形成通孔的方法可參考申請?zhí)枮?00710094539. 8的專利申請。但是這種傳統(tǒng)的形成通孔的方法會存在一定的問題。這是由于傳統(tǒng)的光刻膠圖案化工藝中，在圖案化的光刻膠層的開口處，常容易見到有光刻膠及/或曝光顯影不完全的殘余物的存在。即，在光刻膠圖案形成的過程中，常會在開口處留下殘余物，這些殘余物會窄化光刻膠開口，如圖2中的201所示，由于殘留物的存在，201區(qū)域的光刻膠顯示出的開口的尺寸明顯小于其它開口的尺寸，這樣以201區(qū)域的光刻膠層為掩膜所刻蝕出的通孔的尺寸就會小于其它通孔的尺寸，使刻蝕后形成的通孔的關(guān)鍵尺寸小于設(shè)定值。另外傳統(tǒng)工藝中還會出現(xiàn)的問題是刻蝕后的通孔的關(guān)鍵尺寸與顯影后的光刻膠圖案的關(guān)鍵尺寸的差值過大，即刻蝕偏差過大。這樣，即使顯影后光刻膠的開口的尺寸達(dá)到預(yù)設(shè)值，刻蝕偏差過大也會使得刻蝕后的通孔的關(guān)鍵尺寸與預(yù)設(shè)值不一致，這樣很有可能導(dǎo)致整個半導(dǎo)體器件的報廢，降低產(chǎn)品的良品率。傳統(tǒng)工藝中，解決這種顯影后圖案化的光刻膠的開口處有殘余物存在導(dǎo)致刻蝕后形成的通孔的關(guān)鍵尺寸與設(shè)定值不一致的問題，通常采用擴(kuò)大ADI (顯影后檢測)CD的方法，但是這種方法的改善效果并不明顯。因此，需要一種新的方法，能夠有效解決圖案化的光刻膠的開口處有殘余物存在的問題，使得通孔的關(guān)鍵尺寸與設(shè)計值一致。進(jìn)一步地，還可
3以解決刻蝕偏差過大的問題。

發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式
部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。本發(fā)明提供了一種形成通孔的方法，包括提供前端器件層；在所述前端器件層的表面沉積刻蝕停止層；在所述刻蝕停止層的表面形成層間介質(zhì)層；在所述層間介質(zhì)層的表面形成硬掩膜層；在所述硬掩膜層的表面形成抗反射層；在所述抗反射層的表面形成光刻膠層；采用曝光顯影工藝，形成具有開口圖案的光刻膠層；對所述具有開口圖案的光刻膠層進(jìn)行等離子體放電處理；以所述具有開口圖案的光刻膠層為掩膜，依次刻蝕所述抗反射層、所述硬掩膜層和所述層間介質(zhì)層，直到刻蝕到所述刻蝕停止層為止。這樣可以有效解決顯影后圖案化的光刻膠的開口處有殘余物存在從而導(dǎo)致刻蝕后通孔的關(guān)鍵尺寸與設(shè)定值不一致的問題。優(yōu)選地，所述抗反射層是底部抗反射層或者包括形成于所述硬掩膜層上的第一底部抗反射層、形成于所述第一底部抗反射層上面的低溫氧化層以及形成于所述低溫氧化層上面的第二底部抗反射層。優(yōu)選地，所述等離子放電處理為先采用隊和吐的混合氣體進(jìn)行放電處理再單獨采用N2進(jìn)行放電處理。優(yōu)選地，所述混合氣體中N2的流速為10 lOOsccm，H2的流速為50 200sccm， 放電功率為200 1000W，放電時間為10 25秒。優(yōu)選地，所述單獨采用的N2的流速為20 lOOsccm，放電功率為200 500W，放電時間為10 25秒。優(yōu)選地，所述等離子體放電處理采用氧氣進(jìn)行放電處理。優(yōu)選地，所述等離子放電處理采用氧氣的流速為10 lOOsccm，放電功率為200 500W，放電時間為10 30秒。優(yōu)選地，刻蝕所述硬掩膜層采用氧氣進(jìn)行刻蝕。優(yōu)選地，刻蝕所述硬掩膜層采用的氧氣的流速為10 25sCCm，此處所采用的氧氣的流速較大，可減小刻蝕偏差。根據(jù)本發(fā)明，能夠提高半導(dǎo)體器件的整體性能，提高半導(dǎo)體器件的良品率。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。在附圖中，圖IA至圖IB是傳統(tǒng)的形成通孔的剖面結(jié)構(gòu)示意圖；圖2是由于圖案化的光刻膠的開口處有殘余物存在窄化光刻膠開口的示意圖；圖3A至3C是根據(jù)本發(fā)明的一個方面的一個實施例形成具有通孔半導(dǎo)體器件的剖面結(jié)構(gòu)示意圖；圖4是根據(jù)本發(fā)明一個方面的實施例制作通孔的工藝流程圖。
具體實施例方式在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員來說顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。為了徹底了解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便說明本發(fā)明是如何采用新的工藝來制作通孔。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實施方式。為了克服傳統(tǒng)工藝中圖案化的光刻膠的開口處有殘余物導(dǎo)致刻蝕后通孔的關(guān)鍵尺寸與設(shè)定值不一致的問題，采用了本發(fā)明的方法來制作通孔。根據(jù)本發(fā)明一個方面的一個實施例如圖3A至圖3C所示。如圖3A所示，提供前端器件層301，該前端器件層301包括前序工藝中所形成的器件結(jié)構(gòu)層，例如金屬互連結(jié)構(gòu)層等。具體的舉例為導(dǎo)線層形成于前端器件層301內(nèi)，導(dǎo)線層是需要引出到器件表面的金屬層，例如銅。在前端器件層301的表面形成刻蝕停止層 302，材料可以選擇為氮化硅，形成方式可以選擇為CVD(化學(xué)氣相沉積)法。在刻蝕停止層 302的表面形成層間介質(zhì)層303，材料可以是但不限于氧化硅、碳化硅、氮化硅、碳硅氧化合物、摻氮碳化硅中的一種或其組合。在層間介質(zhì)層303的表面形成硬掩膜層304，材料可以是采用TEOS(四乙基正硅酸鹽)為源氣體的二氧化硅，形成方式可以是CVD。該硬掩膜層 304可以作為后續(xù)工藝中的金屬間的擴(kuò)散阻擋層，也可以作為形成通孔過程中的刻蝕阻擋層，以避免刻蝕工藝中對層間介質(zhì)層303的損傷。接著，在硬掩膜層304的表面形成抗反射層305。該抗反射層可以是單獨的底部抗反射層(BARC)，也可以包括形成于硬掩膜層304 上面的第一底部抗反射層、形成于第一底部抗反射層上面的低溫氧化層(LTO)以及形成于低溫氧化層上面的第二底部抗反射層。這是由于，如果要制作尺寸較小又較深的通孔時，光刻膠的厚度不夠，如果在形成通孔以前光刻膠就被完全刻蝕掉的話就不能精確地形成通孔了，所以要采用后面的一種結(jié)構(gòu)的抗反射層，用以形成尺寸較小又較深的通孔。最后，在抗反射層305的表面涂敷光刻膠層306。如圖;3B所示，對光刻膠層306進(jìn)行曝光顯影等工藝，形成具有圖案的光刻膠層，即擁有開口 307的光刻膠層306’。接著采用等離子體放電處理方法對開口 307進(jìn)行殘余物的處理。優(yōu)選地，先采用隊和吐的混合氣體進(jìn)行等離子體放電處理，其中隊的流速為10 100sccm,H2的流速為50 200sccm，放電功率為200 1000W，放電時間為10 25秒。接著采用N2進(jìn)行等離子體放電處理，N2的流速為20 lOOsccm，放電功率為200 500W，放電時間為10 25秒。其中，sccm是標(biāo)準(zhǔn)狀態(tài)下，也就是1個大氣壓、25攝氏度下每分鐘1 立方厘米(lml/min)的流量。先采用N2和H2的混合氣體再單獨采用N2對具有開口圖案的光刻膠進(jìn)行等離子體放電處理，能夠有效去除殘留在開口 307的光刻膠等殘余物，使得顯影后光刻膠開口的關(guān)鍵尺寸達(dá)到設(shè)定值，避免對后續(xù)工藝形成通孔造成影響?？蛇x地，還可以采用氧氣對開口 307進(jìn)行等離子體放電處理，例如氧氣的流速為10 lOOsccm，放電功率為200 500W，放電時間為10 30秒。
如圖3C所示，以光刻膠層306’為掩膜，依次刻蝕抗反射層305、硬掩膜層304以及層間介質(zhì)層303，直到刻蝕到所述刻蝕停止層302為止，形成通孔308。其中，對硬掩膜層 304進(jìn)行刻蝕的過程中，優(yōu)選地采用氧氣進(jìn)行刻蝕，氧氣的流速10 25sCCm，優(yōu)選地采用 15Sccm。此處所采用的氧氣流速較大，能夠減小刻蝕偏差。最后采用灰化方法剝離剩余的光刻膠層306’以及抗反射層305。本領(lǐng)域的技術(shù)還可以采用其它公知的技術(shù)來去除光刻膠層306，以及抗反射層305。根據(jù)本發(fā)明，采用等離子體放電對具有開口圖案的光刻膠進(jìn)行處理，優(yōu)選地可先采用隊和吐的混合氣體再單獨采用隊對具有開口圖案的光刻膠進(jìn)行等離子體放電處理， 以便去除殘留在開口 307的光刻膠等殘余物，使得顯影后光刻膠開口的關(guān)鍵尺寸達(dá)到設(shè)定值，避免對后續(xù)工藝形成通孔造成影響，即不會出現(xiàn)傳統(tǒng)工藝中刻蝕后通孔的關(guān)鍵尺寸與設(shè)定值不一致的問題?？蛇x地，還可以采用氧氣對具有開口圖案的光刻膠進(jìn)行等離子體放電處理。在對硬掩膜層304進(jìn)行圖案化的過程中，采用具有較大流速的氧氣進(jìn)行刻蝕，可以減小刻蝕偏差，這是由于刻蝕偏差會隨著氧氣流速的增大而減小。圖4的流程圖示出了根據(jù)本發(fā)明一個方面的實施例的制作通孔的工藝流程圖。在步驟401中，提供前端器件層。在步驟402中，在前端器件層的表面沉積刻蝕停止層。在步驟403中，在刻蝕停止層的表面形成層間介質(zhì)層，在層間介質(zhì)層的表面形成硬掩膜層，在硬掩膜層的表面形成抗反射層，在抗反射層的表面形成光刻膠層。在步驟404中，采用曝光顯影方法，形成具有開口圖案的光刻膠層。在步驟405中，對具有開口圖案的光刻膠層進(jìn)行等離子體放電處理。優(yōu)選地，先采用隊和吐的混合氣體進(jìn)行等離子體放電處理，再采用N2進(jìn)行等離子體放電處理?；蛘卟捎醚鯕膺M(jìn)行等離子體放電處理。在步驟406中，以具有開口圖案的光刻膠層為掩膜，依次刻蝕抗反射層、硬掩膜層和層間介質(zhì)層，直到刻蝕到刻蝕停止層為止，形成通孔。其中，優(yōu)選地對硬掩膜層進(jìn)行刻蝕時采用較大流速的氧氣進(jìn)行刻蝕。在步驟407中，去除具有開口圖案的光刻膠層以及抗反射層。具有根據(jù)如上所述的實施例制造的通孔的半導(dǎo)體器件可應(yīng)用于多種集成電路 (IC)中。根據(jù)本發(fā)明的IC例如是存儲器電路，如隨機(jī)存取存儲器(RAM)、動態(tài)RAM(DRAM)、 同步DRAM (SDRAM)、靜態(tài)RAM(SRAM)、或只讀存儲器(ROM)等等。根據(jù)本發(fā)明的IC還可以是邏輯器件，如可編程邏輯陣列(PLA)、專用集成電路(ASIC)、合并式DRAM邏輯集成電路(掩埋式DRAM)、射頻器件或任意其他電路器件。根據(jù)本發(fā)明的IC芯片可用于例如用戶電子產(chǎn)品，如個人計算機(jī)、便攜式計算機(jī)、游戲機(jī)、蜂窩式電話、個人數(shù)字助理、攝像機(jī)、數(shù)碼相機(jī)、 手機(jī)等各種電子產(chǎn)品中，尤其是射頻產(chǎn)品中。本發(fā)明已經(jīng)通過上述實施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求
1.一種形成通孔的方法，包括 提供前端器件層；在所述前端器件層的表面沉積刻蝕停止層；在所述刻蝕停止層的表面形成層間介質(zhì)層；在所述層間介質(zhì)層的表面形成硬掩膜層；在所述硬掩膜層的表面形成抗反射層；在所述抗反射層的表面形成光刻膠層；采用曝光顯影工藝，形成具有開口圖案的光刻膠層；對所述具有開口圖案的光刻膠層進(jìn)行等離子體放電處理；以所述具有開口圖案的光刻膠層為掩膜，依次刻蝕所述抗反射層、所述硬掩膜層和所述層間介質(zhì)層，直到刻蝕到所述刻蝕停止層為止。
2.如權(quán)利要求1所述的方法，其特征在于，所述抗反射層是底部抗反射層或者包括形成于所述硬掩膜層上的第一底部抗反射層、形成于所述第一底部抗反射層上面的低溫氧化層以及形成于所述低溫氧化層上面的第二底部抗反射層。
3.如權(quán)利要求1所述的方法，其特征在于，所述等離子放電處理為先采用N2和H2的混合氣體進(jìn)行放電處理再單獨采用隊進(jìn)行放電處理。
4.如權(quán)利要求3所述的方法，其特征在于，所述混合氣體中N2的流速為10 lOOsccm， H2的流速為50 200sccm，放電功率為200 1000W，放電時間為10 25秒。
5.如權(quán)利要求3所述的方法，其特征在于，所述單獨采用的N2的流速為20 lOOsccm， 放電功率為200 500W，放電時間為10 25秒。
6.如權(quán)利要求1所述的方法，其特征在于，所述等離子體放電處理采用氧氣進(jìn)行放電處理。
7.如權(quán)利要求6所述的方法，其特征在于，所述等離子放電處理采用氧氣的流速為 10 lOOsccm，放電功率為200 500W，放電時間為10 30秒。
8.如權(quán)利要求1所述的方法，其特征在于，刻蝕所述硬掩膜層采用氧氣進(jìn)行刻蝕。
9.如權(quán)利要求8所述的方法，其特征在于，刻蝕所述硬掩膜層采用的氧氣的流速為 10 25sccm0
10.一種具有包含如權(quán)利要求1所述的方法形成的通孔的半導(dǎo)體器件的集成電路，其中所述集成電路選自隨機(jī)存取存儲器、動態(tài)隨機(jī)存取存儲器、同步隨機(jī)存取存儲器、靜態(tài)隨機(jī)存取存儲器、只讀存儲器、可編程邏輯陣列、專用集成電路、掩埋式DRAM和射頻器件。
11.一種具有包含如權(quán)利要求1所述的方法形成的通孔的半導(dǎo)體器件的電子設(shè)備，其中所述電子設(shè)備選自個人計算機(jī)、便攜式計算機(jī)、游戲機(jī)、蜂窩式電話、個人數(shù)字助理、攝像機(jī)和數(shù)碼相機(jī)。
全文摘要
本發(fā)明提供了一種形成通孔的方法，包括提供前端器件層；在前端器件層的表面沉積刻蝕停止層；在刻蝕停止層的表面形成層間介質(zhì)層；在層間介質(zhì)層的表面形成硬掩膜層；在硬掩膜層的表面形成抗反射層；在所述抗反射層的表面形成光刻膠層；采用曝光顯影工藝，形成具有開口圖案的光刻膠層；對具有開口圖案的光刻膠層進(jìn)行等離子體放電處理；以具有開口圖案的光刻膠層為掩膜，依次刻蝕抗反射層、硬掩膜層和層間介質(zhì)層，直到刻蝕到刻蝕停止層為止。根據(jù)本發(fā)明，能夠解決由于光刻膠開口處殘余物的存在導(dǎo)致刻蝕后形成的通孔的關(guān)鍵尺寸與設(shè)定值不一致的問題。
文檔編號H01L23/522GK102194735SQ20101012458
公開日2011年9月21日 申請日期2010年3月11日 優(yōu)先權(quán)日2010年3月11日
發(fā)明者張海洋, 符雅麗 申請人:中芯國際集成電路制造(上海)有限公司