專利名稱：半導(dǎo)體器件、制造半導(dǎo)體器件的方法和閃存器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件、制造半導(dǎo)體器件的方法和閃存器件。
背景技術(shù)：
隨著信息處理技術(shù)的發(fā)展，出現(xiàn)了高度集成的閃存器件。特別是出現(xiàn)了具有SONOS 結(jié)構(gòu)的閃存器件。閃存器件的集成度增加以后，溝道區(qū)的長度變短，并且編程和擦除的效率 下降。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例涉及一種半導(dǎo)體器件、制造半導(dǎo)體器件的方法和閃存器件，所述 半導(dǎo)體器件彌補(bǔ)了溝道區(qū)長度短的不足，提高了器件特性。根據(jù)實(shí)施例，半導(dǎo)體器件可包括以下部件的至少之一半導(dǎo)體襯底；柵極，形成在 所述半導(dǎo)體襯底上和/或上方；源極區(qū)，形成在所述柵極的側(cè)壁上和/或上方；漏極區(qū)，形 成在所述柵極的另一側(cè)；以及溝道區(qū)，形成在所述源極區(qū)與所述漏極區(qū)之間，所述溝道區(qū)包 括第一溝道區(qū)和第二溝道區(qū)，所述第一溝道區(qū)具有第一閾值電壓，所述第二溝道區(qū)具有第 二閾值電壓，所述第二閾值電壓大于所述第一閾值電壓。根據(jù)實(shí)施例，半導(dǎo)體器件可包括以下部件的至少之一半導(dǎo)體襯底；柵極，形成在 所述半導(dǎo)體襯底上方；源極區(qū)，形成在所述半導(dǎo)體襯底中且位于所述柵極的一側(cè)；漏極區(qū)， 形成在所述半導(dǎo)體襯底中且位于所述柵極的另一側(cè)；以及溝道區(qū)，形成在所述源極區(qū)與所 述漏極區(qū)之間，所述溝道區(qū)包括第一溝道區(qū)和第二溝道區(qū)，所述第一溝道區(qū)具有第一閾值 電壓，所述第二溝道區(qū)具有第二閾值電壓，所述第二閾值電壓大于所述第一閾值電壓。根據(jù)實(shí)施例，制造半導(dǎo)體器件的方法可包括以下步驟的至少之一通過在第一導(dǎo)電類型半導(dǎo)體襯底中注入第二導(dǎo)電類型雜質(zhì)，形成低閾值電壓區(qū)；通過在與低閾值電壓區(qū) 相鄰的區(qū)域中注入濃度比低閾值電壓區(qū)高的第二導(dǎo)電類型雜質(zhì)，形成高閾值電壓區(qū)；在所 述低閾值電壓區(qū)與所述高閾值電壓區(qū)之間的邊界上和/或上方形成柵極；以及在所述柵極 的兩側(cè)形成源極區(qū)和漏極區(qū)。根據(jù)實(shí)施例，制造半導(dǎo)體器件的方法可包括以下步驟的至少之一通過在第一導(dǎo) 電類型半導(dǎo)體襯底中以第一濃度注入第二導(dǎo)電類型雜質(zhì)，形成低閾值電壓區(qū)；通過在所述 第一導(dǎo)電類型半導(dǎo)體襯底中以第二濃度注入第二導(dǎo)電類型雜質(zhì)，形成與所述低閾值電壓區(qū) 相鄰的高閾值電壓區(qū)，所述第二濃度高于所述低閾值電壓區(qū)中所述第二導(dǎo)電類型雜質(zhì)的濃 度；在所述第一導(dǎo)電類型半導(dǎo)體襯底上且在所述低閾值電壓區(qū)與所述高閾值電壓區(qū)之間的 邊界處形成柵極；以及在所述第一導(dǎo)電類型半導(dǎo)體襯底中且在所述柵極的兩側(cè)形成源極區(qū)和漏極區(qū)。根據(jù)實(shí)施例，閃存器件可包括以下部件的至少之一第一導(dǎo)電類型半導(dǎo)體襯底； 浮柵，形成在所述半導(dǎo)體襯底上和/或上方；控制柵，形成在所述浮柵上和/或上方；源極 區(qū)，形成在所述浮柵的一側(cè)；漏極區(qū)，形成在所述浮柵的另一側(cè)；以及溝道區(qū)，形成在所述 源極區(qū)與所述漏極區(qū)之間，所述溝道區(qū)包括第一溝道區(qū)和第二溝道區(qū)，所述第一溝道區(qū)與 所述源極區(qū)相鄰且具有第一閾值電壓，所述第二溝道區(qū)具有第二閾值電壓，所述第二閾值 電壓大于所述第一閾值電壓。根據(jù)實(shí)施例，半導(dǎo)體器件可包括以下部件的至少之一半導(dǎo)體襯底；浮柵，形成在 所述半導(dǎo)體襯底上方；控制柵，形成在所述浮柵上方；源極區(qū)，形成在所述半導(dǎo)體襯底中且 位于所述浮柵的一側(cè)；漏極區(qū)，形成在所述半導(dǎo)體襯底中且位于所述浮柵的第二側(cè)；以及 溝道區(qū)，形成在所述半導(dǎo)體襯底中且位于所述源極區(qū)與所述漏極區(qū)之間，所述溝道區(qū)包括 第一溝道區(qū)和第二溝道區(qū)，所述第一溝道區(qū)具有第一閾值電壓且形成為與所述源極區(qū)相 鄰，所述第二溝道區(qū)形成為與所述漏極區(qū)相鄰且具有第二閾值電壓，所述第二閾值電壓大 于所述第一閾值電壓。根據(jù)實(shí)施例的半導(dǎo)體器件包括溝道區(qū)，溝道區(qū)具有諸如以不同濃度注入雜質(zhì)的區(qū) 域等其他部分。因此，流入溝道區(qū)的電流量會根據(jù)位置的不同而變化，從而能提高半導(dǎo)體器 件特性。在半導(dǎo)體襯底中可形成凹槽以獲得這樣的結(jié)構(gòu)，使得溝道區(qū)具有彎曲的橫截面， 因此，根據(jù)實(shí)施例的半導(dǎo)體器件可具有高擊穿電壓漏源極襯底(BVdss)。根據(jù)實(shí)施例的溝道區(qū)在其與漏極區(qū)相鄰的部分具有高閾值電壓，而在其與源極區(qū) 相鄰的部分具有低閾值電壓。因此，根據(jù)實(shí)施例的閃存器件能夠分別提高其擦除速度和編 程速度。


示例性圖1至圖7示出根據(jù)實(shí)施例的閃存器件和制造閃存器件的方法。
具體實(shí)施例方式應(yīng)當(dāng)理解，在實(shí)施例的描述中，應(yīng)當(dāng)理解的是當(dāng)襯底、膜、區(qū)域、凹槽等部件中的每 一個(gè)被指稱是形成在襯底、膜、電極、區(qū)域、凹槽等部件中的每一個(gè)“上”或“下”時(shí)，所述“上” 或“下”包括“直接”形成的部件或者經(jīng)由其他部件間接形成的部件。在每個(gè)部件“上”或 “下”的含義要參照附圖來說明。在附圖中可夸大每個(gè)部件的尺寸。此外，應(yīng)當(dāng)理解的是每 個(gè)部件的尺寸不一定完全表示實(shí)際尺寸。示例性圖1是剖視圖，其示出根據(jù)實(shí)施例的閃存器件。如圖1所示，根據(jù)實(shí)施例的閃存器件包括半導(dǎo)體襯底100、器件隔離層200、隧道氧化物310、浮柵320、ONO層330、控制柵340、源極區(qū)600和漏極區(qū)700。半導(dǎo)體襯底100是ρ型半導(dǎo)體襯底100。在半導(dǎo)體襯底100中由器件隔離層200限定有源區(qū)(AR)。半導(dǎo)體襯底100包括低單元Vt注入?yún)^(qū)110和高單元Vt注入?yún)^(qū)120。低 單元Vt注入?yún)^(qū)110通過在其中注入低濃度η型雜質(zhì)而形成。低單元Vt注入?yún)^(qū)110形成在 有源區(qū)(AR)的中部。高單元Vt注入?yún)^(qū)120通過在其中注入低濃度η型雜質(zhì)而形成。高單元Vt注入?yún)^(qū)120通過在其中注入比低單元Vt注入?yún)^(qū)110中濃度更高的η型雜質(zhì)而形成。在半導(dǎo)體襯底100中形成凹槽。該凹槽可形成在高單元Vt注入?yún)^(qū)120中。凹槽 也可形成在低單元Vt注入?yún)^(qū)110中且位于低單元Vt注入?yún)^(qū)110與高單元Vt注入?yún)^(qū)120 之間的邊界部分，從而在它們之間形成階梯差。在半導(dǎo)體襯底100上形成器件隔離層200，該器件隔離層200限定了源極區(qū)(AR)。 器件隔離層200可通過STI工藝用絕緣材料形成。隧道氧化物310形成在包括凹槽、低單元 Vt注入?yún)^(qū)110和高單元Vt注入?yún)^(qū)120的半導(dǎo)體襯底100上和/或上方。隧道氧化物310 可由絕緣材料組成。在隧道氧化物310上和/或上方形成浮柵320。隧道氧化物310夾在浮柵320與 半導(dǎo)體襯底100之間，以將浮柵320絕緣。浮柵320設(shè)置在低單元Vt注入?yún)^(qū)110與高單元 Vt注入?yún)^(qū)120之間的邊界部分。浮柵320是導(dǎo)體，用作浮柵320的材料例如可例如包括金 屬、多晶硅等。浮柵320的一部分被形成為對凹槽進(jìn)行填充，而另一部分形成在半導(dǎo)體襯底 100的無凹槽的表面上，使得該浮柵320具有階梯差。在浮柵320上和/或上方形成ONO層330。ONO層330是多層結(jié)構(gòu)(例如為氧化 物層_氮化物層_氧化物層)，且夾在浮柵320與控制柵340之間，以將浮柵320與控制柵 340絕緣。在ONO層330上和/或上方形成控制柵340?？刂茤?40可具有與浮柵320形 狀對應(yīng)的階梯差。在浮柵320和控制柵340的側(cè)壁上和/或上方形成間隔件500。間隔件500包括 氮化物層和/或氧化物層，用于將浮柵320和控制柵340的側(cè)壁絕緣。在浮柵320的一側(cè)形成源極區(qū)600。源極區(qū)600通過在其中注入高濃度η型雜質(zhì) 而形成。根據(jù)實(shí)施例，源極區(qū)600可形成在兩個(gè)浮柵320之間。在浮柵320的另一側(cè)形成 漏極區(qū)700。漏極區(qū)700也通過在其中注入高濃度η型雜質(zhì)形成。漏極區(qū)700可分別形成 在兩個(gè)浮柵320的另一側(cè)。根據(jù)實(shí)施例的閃存器件包括LDD區(qū)400，該LDD區(qū)400形成為與 源極區(qū)600和漏極區(qū)700相鄰且位于間隔件500下方。在浮柵320下方且在源極區(qū)600與漏極區(qū)700之間形成溝道區(qū)(CH)。溝道區(qū)(CH) 在凹槽之下具有階梯差。此外，溝道區(qū)(CH)形成在低單元Vt注入?yún)^(qū)110和高單元Vt注入 區(qū)120上和/或上方。因此，溝道區(qū)(CH)被分為第一溝道區(qū)(CHl)和第二溝道區(qū)(CH2)。 第一溝道區(qū)(CHl)形成在低單元Vt注入?yún)^(qū)110中，且該第一溝道區(qū)(CHl)與源極區(qū)600相 鄰。此外，第一溝道區(qū)(CHl)具有低閾值電壓。第二溝道區(qū)(CH2)形成在高單元Vt注入?yún)^(qū) 120中，且與漏極區(qū)700相鄰。此外，第二溝道區(qū)(CH2)具有高閾值電壓。因?yàn)闇系绤^(qū)(CH) 有彎曲形的橫截面(該彎曲形的橫截面通過凹槽處的階梯差而形成)，所以閃存器件具有 高 BVdss0因?yàn)榕c源極區(qū)600相鄰的第一溝道區(qū)(CHl)具有低閾值電壓，與漏極區(qū)700相鄰的第二溝道區(qū)(CH2)具有高閾值電壓，所以大量電流可流入第一溝道區(qū)(CHl)，少量電流可 流入第二溝道區(qū)(CH2)。因此，根據(jù)實(shí)施例的閃存器件分別具有快速的擦除速度和編程速度。示例性圖2至圖7是剖視圖，其示出根據(jù)實(shí)施例的制造閃存器件的方法。如示例性圖2所示，在ρ型半導(dǎo)體襯底100中形成器件隔離層200，從而限定有源 區(qū)(AR)。
如示例性圖3所示，在半導(dǎo)體襯底100上和/或上方且在有源區(qū)(AR)中形成第一光致抗蝕劑圖案11，并且將η型雜質(zhì)選擇性地注入半導(dǎo)體襯底100中，從而形成高單元Vt 注入?yún)^(qū)120。如示例性圖4所示，在半導(dǎo)體襯底100上和/或上方形成第二光致抗蝕劑圖案12， 并且將η型雜質(zhì)注入半導(dǎo)體襯底100中，從而形成低單元Vt注入?yún)^(qū)110。通過將η型雜質(zhì) 注入沒有形成高單元Vt注入?yún)^(qū)120的區(qū)域來形成低單元Vt注入?yún)^(qū)110。形成高單元Vt注 入?yún)^(qū)120的η型雜質(zhì)的濃度比形成低單元Vt注入?yún)^(qū)110的η型雜質(zhì)的濃度高。如示例性圖5所示，在半導(dǎo)體襯底100中形成凹槽130。凹槽130可形成在低單元 Vt注入?yún)^(qū)110中和/或形成在高單元Vt注入?yún)^(qū)120中。如示例性圖6所示，在半導(dǎo)體襯底100上依次沉積第一硅層、ONO層和第二硅層并 將它們圖案化，從而依次形成隧道氧化物310、浮柵320、0Ν0層330和控制柵340。浮柵320 形成在低單元Vt注入?yún)^(qū)110與高單元Vt注入?yún)^(qū)120之間的邊界部分。如示例性圖7所示，使用控制柵340作為掩模，在半導(dǎo)體襯底100中注入低濃度η 型雜質(zhì)，從而形成LDD區(qū)400。之后，在浮柵320和控制柵340的側(cè)壁上和/或上方形成間 隔件500，使用間隔件500和控制柵作為掩模，在半導(dǎo)體襯底100中注入高濃度η型雜質(zhì)，從 而形成源極區(qū)600和漏極區(qū)700。因此，形成具有溝道區(qū)的閃存器件，該溝道區(qū)包括具有不 同閾值電壓的兩個(gè)區(qū)域CHl和CH2。根據(jù)實(shí)施例的這種閃存器件分別具有快速的擦除速度 和編程速度。雖然本發(fā)明主要描述了以上實(shí)施例，但是只是作為實(shí)例來加以描述，而本發(fā)明并 不限于此。本領(lǐng)域普通技術(shù)人員能做出多種變型和應(yīng)用而不脫離實(shí)施例的實(shí)質(zhì)特性。例如， 對實(shí)施例詳示的每個(gè)部件都可以修改和運(yùn)行。與所述變型和應(yīng)用相關(guān)的差異可認(rèn)為包括在 所附權(quán)利要求所限定的本發(fā)明的保護(hù)范圍內(nèi)。本說明書中所涉及的“一個(gè)實(shí)施例”、“實(shí)施例”、“示例性實(shí)施例”等，其含義是結(jié)合 該實(shí)施例描述的特定特征、結(jié)構(gòu)或特性均包括在本發(fā)明的至少一個(gè)實(shí)施例中。說明書中出 現(xiàn)于各處的這些術(shù)語不一定都涉及同一個(gè)實(shí)施例。此外，當(dāng)結(jié)合任一實(shí)施例描述特定特征、 結(jié)構(gòu)或特性時(shí)，都認(rèn)為其落入本領(lǐng)域普通技術(shù)人員結(jié)合其他實(shí)施例就可以實(shí)現(xiàn)的這些特定 特征、結(jié)構(gòu)或特性的范圍內(nèi)。盡管對實(shí)施例的描述中結(jié)合了其中多個(gè)示例性實(shí)施例，但可以理解的是，在本公 開內(nèi)容的原理的精神和范圍之內(nèi)，本領(lǐng)域普通技術(shù)人員完全可以推導(dǎo)出許多其它變化和實(shí) 施例。尤其是，可以在該公開、附圖和所附權(quán)利要求的范圍內(nèi)對組件和/或附件組合設(shè)置中 的排列進(jìn)行多種變化和改進(jìn)。除組件和/或排列的變化和改進(jìn)之外，其他可選擇的應(yīng)用對 于本領(lǐng)域普通技術(shù)人員而言也是顯而易見的。
權(quán)利要求
一種裝置，包括半導(dǎo)體襯底；柵極，被形成在所述半導(dǎo)體襯底上方；源極區(qū)，被形成在所述半導(dǎo)體襯底中且位于所述柵極的一側(cè)；漏極區(qū)，被形成在所述半導(dǎo)體襯底中且位于所述柵極的另一側(cè)；以及溝道區(qū)，被形成在所述源極區(qū)與所述漏極區(qū)之間，所述溝道區(qū)包括第一溝道區(qū)和第二溝道區(qū)，所述第一溝道區(qū)具有第一閾值電壓，所述第二溝道區(qū)具有第二閾值電壓，所述第二閾值電壓大于所述第一閾值電壓。
2.如權(quán)利要求1所述的裝置，其中，所述第一溝道區(qū)包括的雜質(zhì)的濃度比所述第二溝 道區(qū)的雜質(zhì)的濃度低。
3.如權(quán)利要求1所述的裝置，其中，所述第一溝道區(qū)與所述源極區(qū)相鄰，而所述第二溝 道區(qū)與所述漏極區(qū)相鄰。
4.如權(quán)利要求1所述的裝置，其中，所述溝道區(qū)具有階梯差。
5.如權(quán)利要求1所述的裝置，其中，在所述半導(dǎo)體襯底中形成有凹槽。
6.如權(quán)利要求5所述的裝置，其中，所述柵極的一部分被形成在所述凹槽中。
7.一種方法，包括以下步驟通過在第一導(dǎo)電類型半導(dǎo)體襯底中以第一濃度注入第二導(dǎo)電類型雜質(zhì)，形成低閾值電 壓區(qū)；通過在所述第一導(dǎo)電類型半導(dǎo)體襯底中以第二濃度注入第二導(dǎo)電類型雜質(zhì)，形成與所 述低閾值電壓區(qū)相鄰的高閾值電壓區(qū)，所述第二濃度高于所述低閾值電壓區(qū)中所述第二導(dǎo) 電類型雜質(zhì)的濃度；在所述第一導(dǎo)電類型半導(dǎo)體襯底上且在所述低閾值電壓區(qū)與所述高閾值電壓區(qū)之間 的邊界處形成柵極；以及然后在所述第一導(dǎo)電類型半導(dǎo)體襯底中且在所述柵極的兩側(cè)形成源極區(qū)和漏極區(qū)。
8.如權(quán)利要求7所述的方法，還包括在所述第一導(dǎo)電類型半導(dǎo)體襯底中形成凹槽。
9.如權(quán)利要求8所述的方法，其中，所述柵極的一部分被形成在所述凹槽中。
10.一種裝置，包括 半導(dǎo)體襯底；浮柵，被形成在所述半導(dǎo)體襯底上方； 控制柵，被形成在所述浮柵上方；源極區(qū)，被形成在所述半導(dǎo)體襯底中且位于所述浮柵的一側(cè)； 漏極區(qū)，被形成在所述半導(dǎo)體襯底中且位于所述浮柵的第二側(cè)；以及 溝道區(qū)，被形成在所述半導(dǎo)體襯底中且位于所述源極區(qū)與所述漏極區(qū)之間，所述溝道 區(qū)包括第一溝道區(qū)和第二溝道區(qū)，所述第一溝道區(qū)具有第一閾值電壓且被形成為與所述源 極區(qū)相鄰，所述第二溝道區(qū)被被形成為與所述漏極區(qū)相鄰且具有第二閾值電壓，所述第二 閾值電壓大于所述第一閾值電壓。
11.如權(quán)利要求10所述的裝置，其中，所述第一溝道區(qū)摻雜有第一濃度的第二導(dǎo)電類 型雜質(zhì)。
12.如權(quán)利要求11所述的裝置，其中，所述第二溝道區(qū)摻雜有第二濃度的第二導(dǎo)電類型雜質(zhì)。
13.如權(quán)利要求12所述的裝置，其中，所述第二濃度高于所述第一濃度。
14.如權(quán)利要求10所述的裝置，其中，所述半導(dǎo)體襯底包括第一導(dǎo)電類型半導(dǎo)體襯底。
15.如權(quán)利要求10所述的裝置，其中，在所述半導(dǎo)體襯底中形成有凹槽。
16.如權(quán)利要求15所述的裝置，其中，所述浮柵的一部分被形成在所述凹槽中。
17.如權(quán)利要求15所述的裝置，其中，所述浮柵包括第一浮柵部分和第二浮柵部分，所 述第一浮柵部分被形成在所述凹槽中，所述第二浮柵部分沒有被形成在所述凹槽中。
18.如權(quán)利要求17所述的裝置，其中，所述浮柵具有階梯差，使得所述第一浮柵部分的 頂面低于所述第二浮柵部分的頂面。
19.如權(quán)利要求10所述的裝置，還包括隧道氧化物層，被形成在所述半導(dǎo)體襯底上方 且位于所述凹槽中。
20.如權(quán)利要求19所述的裝置，其中所述隧道氧化物層被形成為夾在所述半導(dǎo)體襯底 與所述浮柵之間。
全文摘要
一種半導(dǎo)體器件、制造半導(dǎo)體器件的方法和閃存器件，該半導(dǎo)體器件包括半導(dǎo)體襯底；柵極，形成在所述半導(dǎo)體襯底上方；源極區(qū)，形成在所述半導(dǎo)體襯底中且位于所述柵極的一側(cè)；漏極區(qū)，形成在所述半導(dǎo)體襯底中且位于所述柵極的另一側(cè)；以及溝道區(qū)，形成在所述源極區(qū)與所述漏極區(qū)之間，所述溝道區(qū)包括第一溝道區(qū)和第二溝道區(qū)，所述第一溝道區(qū)具有第一閾值電壓，所述第二溝道區(qū)具有第二閾值電壓，所述第二閾值電壓大于所述第一閾值電壓。因此，所述半導(dǎo)體裝置具有閾值電壓不同的兩個(gè)溝道區(qū)。本發(fā)明的閃存器件能夠分別提高其擦除速度和編程速度。
文檔編號H01L29/38GK101826527SQ200910262258
公開日2010年9月8日 申請日期2009年12月22日 優(yōu)先權(quán)日2008年12月22日
發(fā)明者朱星中 申請人:東部高科股份有限公司