專利名稱：絕緣體上硅的正反導(dǎo)通橫向絕緣柵雙極晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路技術(shù)領(lǐng)域，涉及一種橫向功率器件，更具體的說，是關(guān)于一種 絕緣體上硅的可以正反導(dǎo)通的橫向絕緣柵雙極晶體管。
背景技術(shù)：
絕緣柵雙極晶體管(IGBT)是一種具有金屬氧化物半導(dǎo)體(MOS)晶體管的絕緣柵 結(jié)構(gòu)優(yōu)點以及具有雙極晶體管的高電流密度優(yōu)點的器件，由于存在電導(dǎo)調(diào)制效應(yīng)，它是一 種能用于有效地降低傳統(tǒng)的功率MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)的導(dǎo)電損耗的 功率半導(dǎo)體器件。為了能夠和其它半導(dǎo)體器件集成，橫向絕緣柵雙極晶體管(Lateral InsulatedGate Bipolar Transistor，簡稱LIGBT)得到了廣泛的關(guān)注和迅速的發(fā)展，同 樣，這種器件具有輸入阻抗高、高耐壓、開態(tài)電流能力強、開關(guān)頻率高等優(yōu)點。絕緣體上硅 (Silicon On Insulator，簡稱SOI)技術(shù)以其理想的全介質(zhì)隔離性能、相對簡單的隔離工 藝、顯著減弱的縱向寄生效應(yīng)，使其速度高、功耗低、耐高溫運行，便于多器件、高密度、小型 化和三維智能功率集成，而且能夠與互補金屬-氧化物-半導(dǎo)體(CMOS)超大規(guī)模集成電路 (VLSI)制造工藝相兼容而倍受矚目。因此將SOI技術(shù)用于制造LIGBT，所形成的絕緣體上 硅橫向絕緣雙極型晶體管(簡稱S0I-LIGBT)具有隔離性能好、漏電流小和擊穿電壓高等優(yōu) 點，發(fā)展?jié)摿薮蟆Ｈ缃馭0I-LIGBT的制作技術(shù)水平越來越成熟，應(yīng)用范圍也越來越廣。但 是在很多應(yīng)用場合中，在器件柵極電壓大于閾值電壓時，不僅需要器件能夠正向?qū)娏鳎?同時也能反向?qū)娏?，這在傳統(tǒng)的S0I-LIGBT(如附圖2)中是不可能實現(xiàn)的。同時，由于傳統(tǒng)的S0I-LIGBT(如附圖2)中的陽極接觸區(qū)域是由P型摻雜陽極接 觸區(qū)106單獨構(gòu)成，所以在器件的關(guān)斷過程中，存在有少子的抽取過程，從而降低了器件的 關(guān)斷速度，增大了器件的關(guān)斷損耗。

發(fā)明內(nèi)容
本發(fā)明針對現(xiàn)有技術(shù)的不足，提供了-種絕緣體上硅的正反導(dǎo)通橫向絕緣柵雙極 晶體管結(jié)構(gòu)，該晶體管能夠保證在器件的柵極電壓大于閾值電壓時，電流既可以從陽極流 向陰極，也可以從陰極流向陽極，同時具有很快關(guān)斷速度本發(fā)明采用如下技術(shù)方案—種絕緣體上硅的正反導(dǎo)通橫向絕緣柵雙極晶體管，包括P型摻雜半導(dǎo)體襯底， 在P型摻雜半導(dǎo)體襯底上面設(shè)有埋氧層，在埋氧層上設(shè)有P型摻雜外延層，在埋氧層上、P型 摻雜外延層的左側(cè)設(shè)有N型摻雜阱區(qū)，在N型摻雜阱區(qū)中設(shè)有N型摻雜緩沖區(qū)域，在N型摻 雜緩沖區(qū)域中設(shè)有P型陽極接觸區(qū)域和N型陽極接觸區(qū)域，P型陽極接觸區(qū)域和N型陽極 接觸區(qū)域在器件的寬度方向上是相互交替排列的。在埋氧層上、P型摻雜外延層的右側(cè)設(shè) 有N型摻雜阱區(qū)，在N型摻雜阱區(qū)中設(shè)有N型摻雜緩沖區(qū)域，在N型摻雜緩沖區(qū)域中設(shè)有P 型陰極接觸區(qū)域和N型陰極接觸區(qū)，P型陰極接觸區(qū)域和N型陰極接觸區(qū)在器件的寬度方
3向上也是相互交替排列的。在N型摻雜阱區(qū)上均設(shè)有場氧化層，在P型外延層和部分N型 摻雜阱區(qū)上設(shè)有柵氧化層，在柵氧化層上設(shè)有多晶硅，構(gòu)成器件的柵極。在器件左側(cè)P型 陽極接觸區(qū)域和N型陽極接觸區(qū)域上設(shè)有金屬層，構(gòu)成器件的陽極，在器件右側(cè)P型陰極接 觸區(qū)域和N型陰極接觸區(qū)上設(shè)有金屬層，構(gòu)成了器件的陰極。與現(xiàn)有技術(shù)相比，本發(fā)明具有如下優(yōu)點(1)本發(fā)明是正反導(dǎo)通器件，在柵極電壓大于器件的閾值電壓時，電流既可以正向 流通也可以反向流通。(2)本發(fā)明的陽極接觸區(qū)域采用的是P型接觸區(qū)域和N型接觸區(qū)域在器件的寬度 方向上相互交替排列的形式，陰極接觸區(qū)域也采用的是P型接觸區(qū)域9和N型接觸區(qū)域在 器件的寬度方向上相互交替排列的形式，從而減小了少子的抽取時間，縮短了器件的關(guān)斷 時間，減少了器件的關(guān)斷功耗。(3)本發(fā)明中的陽極接觸區(qū)域和陰極接觸區(qū)域是各自交叉對稱的結(jié)構(gòu)，可以減小 發(fā)生閂鎖現(xiàn)象的幾率。


圖1是本發(fā)明一種絕緣體上硅的正反導(dǎo)通橫向絕緣柵雙極晶體管的一實施例的 三維結(jié)構(gòu)示意圖。圖2是傳統(tǒng)絕緣體上硅的橫向絕緣柵雙極晶體管(S0I-LIGBT)的三維示意圖。
具體實施例方式參照圖1，一種絕緣體上硅的正反導(dǎo)通橫向絕緣柵雙極晶體管，包括P型摻雜半 導(dǎo)體襯底1，在P型摻雜半導(dǎo)體襯底1上面設(shè)有埋氧層2，在埋氧層2上設(shè)有P型摻雜外延 層3，在埋氧層2上、P型摻雜外延層3的左側(cè)設(shè)有N型摻雜阱區(qū)4，在埋氧層2上、P型摻 雜外延層3的右側(cè)設(shè)有N型摻雜阱區(qū)5，在N型摻雜阱區(qū)4中N型摻雜緩沖區(qū)域15，在N型 摻雜緩沖區(qū)域15中設(shè)有P型陽極接觸區(qū)域6和N型陽極接觸區(qū)域7，P型陽極接觸區(qū)域6 和N型陽極接觸區(qū)域7在器件的寬度方向上是相互交替排列的。在N型摻雜阱區(qū)5中設(shè)有 N型摻雜緩沖區(qū)域16，在N型摻雜緩沖區(qū)域16中設(shè)有P型陰極接觸區(qū)域9和N型陰極接觸 區(qū)8，P型陰極接觸區(qū)域9和N型陰極接觸區(qū)8在器件的寬度方向上也是相互交替排列的。 在N型摻雜阱區(qū)4和N型摻雜阱區(qū)5上均設(shè)有場氧化層10，在P型外延層3和部分N型摻 雜阱區(qū)4和N型摻雜阱區(qū)5上設(shè)有柵氧化層11，在柵氧化層11上設(shè)有多晶硅12，構(gòu)成器件 的柵極。在P型陽極接觸區(qū)域6和N型陽極接觸區(qū)域7上設(shè)有金屬層13，構(gòu)成器件的陽極， 在P型陰極接觸區(qū)域9和N型陰極接觸區(qū)8上設(shè)有金屬層14，構(gòu)成器件的陰極。所述的器件結(jié)構(gòu)的陽極接觸區(qū)域是由P型摻雜陽極接觸區(qū)域6和N型摻雜陽極接 觸區(qū)7在器件的寬度方向上交替排列形成的，且P型摻雜陽極接觸區(qū)域6和N型摻雜陽極接 觸區(qū)域7之間的面積之比是由該器件所應(yīng)滿足的導(dǎo)通電流的大小和開關(guān)速度共同決定的；所述的器件結(jié)構(gòu)的陰極接觸區(qū)域是由P型摻雜陽極接觸區(qū)域9和N型摻雜陽極接 觸區(qū)8在器件的寬度方向上交替排列形成的，且P型摻雜陽極接觸區(qū)域9和N型摻雜陽極接 觸區(qū)域8之間的面積之比是由該器件所應(yīng)滿足的導(dǎo)通電流的大小和開關(guān)速度共同決定的；所述的器件結(jié)構(gòu)的陽極接觸區(qū)域和陰極接觸區(qū)域是各自交叉對稱的結(jié)構(gòu)。
4
參照圖2，該圖為傳統(tǒng)的絕緣體上硅的橫向絕緣柵雙極晶體管(S0I-LIGBT)的三 維示意圖。P型摻雜半導(dǎo)體襯底101上設(shè)有埋氧化層102，在埋氧化層102上設(shè)有N型摻雜 漂移區(qū)104和P型摻雜半導(dǎo)體區(qū)105，在N型摻雜漂移區(qū)104中設(shè)有N型摻雜緩沖層109， 在N型摻雜緩沖層109中設(shè)有P型摻雜陽極接觸區(qū)106，在N型摻雜漂移區(qū)104上設(shè)有場 氧化層110，在P型摻雜半導(dǎo)體區(qū)105和部分N型摻雜漂移區(qū)104上設(shè)有柵氧化層111，在 P型摻雜半導(dǎo)體區(qū)105中設(shè)有N型摻雜陰極接觸區(qū)域107和P型摻雜體接觸區(qū)域108，在柵 氧化層111上設(shè)有多晶硅112，構(gòu)成了器件的柵極。在P型摻雜陽極接觸區(qū)106上設(shè)有金屬 層113，構(gòu)成了器件的陽極，在N型摻雜陰極接觸區(qū)域107和P型摻雜體接觸區(qū)域108上設(shè) 有金屬層114，構(gòu)成了器件的陰極。本發(fā)明采用如下方法來制備1、取一塊P型絕緣體上硅片，外延生長P型外延層，形成P型摻雜外延層3，然后采 用離子注入和后續(xù)的退火工藝形成N型摻雜阱區(qū)4和N型摻雜阱區(qū)5 ；2、采用離子注入工藝形成N型摻雜緩沖區(qū)域15和N型摻雜緩沖區(qū)域16，然后經(jīng)過 熱生長和刻蝕工藝生成二階場氧化層10 ；3、接著生長柵氧化層11，淀積多晶硅，并進行刻蝕形成多晶硅柵12和多晶硅場板 結(jié)構(gòu)，然后經(jīng)過離子注入形成P型摻雜陽極接觸區(qū)域6，N型摻雜陰極接觸區(qū)域8、N型摻雜 陽極接觸區(qū)7和P型摻雜陰極接觸區(qū)9。4、經(jīng)過淀積鋁和刻蝕鋁工藝，形成金屬層13和金屬層14，其中金屬層13作為器件 的陽極，金屬層14作為器件的陰極。最后進行后續(xù)鈍化處理。
背景技術(shù)：
集成結(jié)構(gòu)工藝的不斷發(fā)展，集成結(jié)構(gòu)的特征尺寸逐漸減小，諸如短柵長、薄柵氧化 層、淺結(jié)深、漏區(qū)輕摻雜以硅化物摻雜等先進工藝，在提高集成結(jié)構(gòu)性能和集成度的同時卻 造成內(nèi)部結(jié)構(gòu)在靜電泄放ESD沖擊來臨時更容易被損壞。據(jù)統(tǒng)計，每年半導(dǎo)體工業(yè)因為ESD 造成的經(jīng)濟損失以數(shù)十億美元計。因此，在每一個輸出入端口處設(shè)置ESD防護結(jié)構(gòu)便成為 預(yù)防ESD應(yīng)力對柵氧化層造成損害的有效辦法之一。ESD保護結(jié)構(gòu)的設(shè)計目的就是要避免工作結(jié)構(gòu)成為ESD的放電通路而遭到損害， 保證在任意兩芯片引腳之間發(fā)生的ESD，都有適合的低阻旁路將ESD電流引入電源線。這個 低阻旁路不但要能吸收ESD電流，還要能鉗位工作結(jié)構(gòu)的電壓，防止工作結(jié)構(gòu)由于電壓過 載而受損。這條結(jié)構(gòu)通路還需要有很好的工作穩(wěn)定性，能在ESD發(fā)生時快速響應(yīng)，而且還不 能對芯片正常工作結(jié)構(gòu)有影響。。為了在各個階段都能有效保護芯片，人們采用多種片上防 靜電保護器件。常用的保護器件結(jié)構(gòu)有二極管、雙極型三極管、柵接地NMOS管(GGNMOS)和 可控硅整流器件(SCR)等。利用SCR對于防止ESD是一種理想的解決方案。SCR對于ESD靜電保護是非常有吸引力的器件，在一個相對小的維持電壓下，它本 身的再生反饋機制導(dǎo)致回滯特性，這減小了 ESD事件發(fā)生時SCR的功耗，另外SCR的魯棒性 比其他的二極管和GGNMOS好。當(dāng)SCR應(yīng)用于ESD保護時，小的維持電壓會帶來許多問題，特別是電源鉗位結(jié)構(gòu)。 這是因為當(dāng)結(jié)構(gòu)正常工作時，小的維持電壓會允許SCR保持觸發(fā)狀態(tài)之后的在低阻抗?fàn)?態(tài)，這種現(xiàn)象為ESD事件引起的閂鎖(ESD-induced latch up)。因為維持電壓小于電源電壓，它需要增加維持電壓大于電源電壓來避免這種風(fēng)險。在相關(guān)的技術(shù)中，有人提出通過增加陽極和陰極的距離來增大維持電壓以防止閂 鎖的發(fā)生，但這樣會增大器件的尺寸。還有人提出了在版圖中減小P+摻雜區(qū)的面積，來減 小發(fā)射效率從而增加維持電壓，但這減小了二次熱擊穿失效電流。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種新型ESD保護器件結(jié)構(gòu)，而與傳統(tǒng)的工藝相比，它并 沒有增加額外的工藝步驟。本發(fā)明所述的具有高維持電壓的ESD防護結(jié)構(gòu)，還可以防止閂 鎖現(xiàn)象的發(fā)生。本發(fā)明是一個半導(dǎo)體寄生可控硅SCR結(jié)構(gòu)，形成于一器件上，所述器件包含有一 個P型襯底，在P型襯底上設(shè)有N型掩埋層，在N型掩埋層上設(shè)有N型阱，在P型襯底上還 設(shè)有與N型阱平行的P型阱。在N型阱中設(shè)有第一 N+摻雜區(qū)和第一 P+摻雜區(qū)，第一 N+摻 雜區(qū)和第一 P+摻雜區(qū)通過接觸孔引出并連接在一起，作為器件的陽極，在P型阱中設(shè)有第 二 N+摻雜區(qū)和第二 P+摻雜區(qū)，第二 N+摻雜區(qū)和第二 P+摻雜區(qū)通過接觸孔引出并連接在 一起，作為器件的陰極，所述的靜電放電防護SCR結(jié)構(gòu)由所述P+摻雜區(qū)，所述N型阱，所述 N型掩埋層，所述P型阱，和所述N+摻雜區(qū)所組成。N型掩埋層增加了 N阱的面積，故增加了 N阱電阻，從而進一步增加維持電壓；另 一方面，這個N型掩埋層還可以降低P型襯底的濃度，使更多的電流通過這個N型掩埋層， 增加了 ESD的魯棒性。本發(fā)明的ESD防護結(jié)構(gòu)一方面具有良好的ESD防護能力，另一方面，又可以免除低 維持電壓所可能發(fā)生的閂鎖效應(yīng)。

圖1為傳統(tǒng)的SCR結(jié)構(gòu)的剖面示意圖；圖2為圖1所示的傳統(tǒng)SCR結(jié)構(gòu)的等效電路圖；附圖符號、標(biāo)號說明10、50 P型襯底11、51 N阱區(qū)域12、52 P阱區(qū)域13、15、53、55 N+摻雜區(qū)14、16、54、56 P+摻雜區(qū)58 N型掩埋層
具體實施例方式圖1為傳統(tǒng)的側(cè)向SCR的剖面示意圖。這是一個制造在P型襯底10上雙阱器件， 在襯底10上的是N型阱11和P型阱12，N型阱11通過N+摻雜區(qū)13與P+摻雜區(qū)14相連 接，作為SCR的陽極，P型阱12通過N+摻雜區(qū)15與P+摻雜區(qū)16相連接，作為SCR的陰極；P+摻雜區(qū)14，N型阱11，P型阱12，以及N+摻雜區(qū)15構(gòu)成了 PNPN的結(jié)構(gòu)。圖2是圖1所示結(jié)構(gòu)的等效電路圖，它含有一個寄生的PNP管Ql和一個寄生的 NPN管Q2，N阱電阻20和P阱電阻21。在傳統(tǒng)的CMOS工藝中，PNP管Ql和NPN管Q2都是寄生器件，寄生PNP管Ql的發(fā) 射極，集電極，基極分別由P+摻雜區(qū)14，N阱11，P型阱12組成；寄生NPN管Q2的發(fā)射極， 集電極，基極分別由N+摻雜區(qū)15，P型阱12，N型阱11組成；寄生PNP管Ql的集電極與寄 生NPN管Q2的基極相連接，然后與電阻21相連接，其中電阻21是由P型阱12形成的電阻； 寄生PNP管Ql的發(fā)射極與PAD端相耦合；寄生PNP管Ql的基極和寄生NPN管Q2的集電極 連接，然后與電阻20相連接，其中電阻20是由N型阱11形成的電阻。當(dāng)陽極和陰極之間的壓差小于器件開啟電壓的時候，N型阱11和P型阱12形成 的反偏PN結(jié)的反向電流通過“陽極-N+注入?yún)^(qū)13-N阱Il-P阱12-P+注入?yún)^(qū)15-陰極”通 道泄放。此時反向電流流經(jīng)N阱電阻20和P阱電阻21的壓降不足達到寄生PNP管Ql和 NPN管Q2的開啟電壓。因此，在開啟前，SCR器件等效為一個阻值極高的電阻。當(dāng)陽極和陰極之間的電壓差到達開啟電壓的時候，N阱電阻20或者P阱電阻21 壓降達到了 PNP管Ql開啟電壓，于是PNP管Ql開啟。PNP管Ql的開啟會使流經(jīng)P阱電阻 21的電流增力卩，隨即NPN管Q2壓降也達到了開啟電壓值。NPN管Q2的開啟又反過來增加 了流經(jīng)N阱電阻20的電流。這是一個正反饋過程最終PNP管Ql和NPN管Q2都會進入飽 和區(qū)，pad端口和Vss端口之間的電壓會被鉗位在Vsatp+Vsatn+Vav其中，Vsatp是PNP管 Ql的飽和壓降，Vsatn是NPN管Q2的飽和壓降，Vav是雪崩電阻的飽和壓降，因此從圖3可 以看出有一個明顯的負阻回滯現(xiàn)象。當(dāng)SCR器件進入負阻回滯區(qū)域之后，隨著外加ESD脈沖電壓的繼續(xù)增加，器件的電 流值隨之增加。此時N阱11和P阱12形成的反向PN結(jié)已經(jīng)雪崩擊穿，SCR器件等效為一 個阻值很低的“雪崩電阻”。當(dāng)流經(jīng)SCR器件的電流達到一定值的時候，N阱11和P阱12 形成的結(jié)區(qū)域會產(chǎn)生很多熱載流子，熱載流子的產(chǎn)生加劇了電流的積聚，于是功率會越來 越集中于該區(qū)域，該局部區(qū)域的溫度也會急劇上升，SCR器件會進入二次擊穿狀態(tài)，二次擊 穿是不可恢復(fù)性的失效損傷。當(dāng)維持電壓很小時，結(jié)構(gòu)有在正常工作情況下發(fā)生閂鎖的危險。維持電壓為寄生 PNP管，寄生NPN管以及雪崩電阻上電壓之和。為了得到高的維持電壓，必須增加維持狀態(tài) 下的電阻。這是一個制造在P型襯底50上雙阱器件，在P型襯底50上的是N型阱51和P型 阱52，在P型襯底50和N型阱51之間形成了 N型掩埋層58，N型阱51通過N+摻雜區(qū)53 與P+摻雜區(qū)54相連接，作為SCR的陽極，P型阱52通過N+摻雜區(qū)55與P+摻雜區(qū)56相 連接，作為SCR的陰極；P+摻雜區(qū)54，N型阱51，P型阱52，以及N+摻雜區(qū)55構(gòu)成了 PNPN 的結(jié)構(gòu)。N型掩埋層58層增加了 N阱區(qū)域的面積，增加了 N阱區(qū)域電阻，從而進一步增加 維持電壓；另一方面，這個N型掩埋層還可以降低P型襯底的濃度，使更多的電流通過這個 N型掩埋層，增強了 ESD的魯棒性。
權(quán)利要求
一種絕緣體上硅的正反導(dǎo)通橫向絕緣柵雙極晶體管，包括P型摻雜半導(dǎo)體襯底(1)，在所述P型摻雜半導(dǎo)體襯底(1)上面設(shè)有埋氧層(2)，在所述埋氧層(2)上設(shè)有P型摻雜外延層(3)，在所述埋氧層(2)上、所述P型摻雜外延層(3)的左側(cè)設(shè)有N型摻雜阱區(qū)(4)，在所述埋氧層(2)上、所述P型摻雜外延層(3)的右側(cè)設(shè)有N型摻雜阱區(qū)(5)，在所述N型摻雜阱區(qū)(4)中設(shè)有N型摻雜緩沖區(qū)域(15)，在所述N型摻雜緩沖區(qū)域(15)中設(shè)有P型陽極接觸區(qū)域(6)和N型陽極接觸區(qū)域(7)，所述P型陽極接觸區(qū)域(6)和所述N型陽極接觸區(qū)域(7)在器件的寬度方向上是相互交替排列的，在所述N型摻雜阱區(qū)(5)中設(shè)有N型摻雜緩沖區(qū)域(16)，在所述N型摻雜緩沖區(qū)域(16)中設(shè)有P型陰極接觸區(qū)域(9)和N型陰極接觸區(qū)(8)，所述P型陰極接觸區(qū)域(9)和所述N型陰極接觸區(qū)(8)在器件的寬度方向上也是相互交替排列的。在所述N型摻雜阱區(qū)(4)和所述N型摻雜阱區(qū)(5)上均設(shè)有場氧化層(10)，在所述P型外延層(3)和部分所述N型摻雜阱區(qū)(4)和所述N型摻雜阱區(qū)(5)上設(shè)有柵氧化層(11)，在所述柵氧化層(11)上設(shè)有多晶硅(12)，構(gòu)成器件的柵極，所述N型陽極接觸區(qū)域(7)上設(shè)有金屬層(13)，所述N型陰極接觸區(qū)(8)上設(shè)有金屬層(14)，其特征在于，所述絕緣體上硅的正反導(dǎo)通橫向絕緣柵雙極晶體管的的陽極是由P型陽極接觸區(qū)域(6)和N型陽極接觸區(qū)域(7)構(gòu)成，且P型陽極接觸區(qū)域(6)和N型陽極接觸區(qū)域(7)在器件的寬度方向上是相互交替排列的器件的，所述絕緣體上硅的正反導(dǎo)通橫向絕緣柵雙極晶體管的的陰極是由P型陰極接觸區(qū)域(9)和N型陰極接觸區(qū)(8)構(gòu)成，且P型陰極接觸區(qū)域(9)和N型陰極接觸區(qū)(8)在器件的寬度方向上也是相互交替排列的。
2.根據(jù)權(quán)利要求1所述的一種絕緣體上硅的正反導(dǎo)通橫向絕緣柵雙極晶體管，其特征 在于，所述P型陽極接觸區(qū)域(6)和所述N型陽極接觸區(qū)域(7)的面積的比例由所述絕緣 體上硅的正反導(dǎo)通橫向絕緣柵雙極晶體管的的導(dǎo)通電阻和工作電流要求決定。
3.根據(jù)權(quán)利要求1所述的一種絕緣體上硅的正反導(dǎo)通橫向絕緣柵雙極晶體管，其特征 在于，所述N型陰極接觸區(qū)域(8)和所述P型陰極接觸區(qū)域(9)的面積的比例由所述絕緣 體上硅的正反導(dǎo)通橫向絕緣柵雙極晶體管的的導(dǎo)通電阻和工作電流要求決定。
4.根據(jù)權(quán)利要求1所述的一種絕緣體上硅的正反導(dǎo)通橫向絕緣柵雙極晶體管，其特征 在于，所述P型陽極接觸區(qū)域(6)的面積大于所述N型陽極接觸區(qū)域(7)的面積。
5.根據(jù)權(quán)利要求1所述的一種絕緣體上硅的正反導(dǎo)通橫向絕緣柵雙極晶體管，其特征 在于，所述P型陰極接觸區(qū)域(9)的面積大于所述N型陰極接觸區(qū)域(8)的面積。
6.根據(jù)權(quán)利要求1所述的一種絕緣體上硅的正反導(dǎo)通橫向絕緣柵雙極晶體管，其特征 在于，所述絕緣體上硅的正反導(dǎo)通橫向絕緣柵雙極晶體管的的陽極接觸區(qū)域和器件的陰極 接觸區(qū)域是各自交叉對稱的結(jié)構(gòu)。
全文摘要
一種絕緣體上硅的正反導(dǎo)通橫向絕緣柵雙極晶體管，包括P型摻雜半導(dǎo)體襯底，P型摻雜外延層，N型摻雜阱區(qū)，N型摻雜緩沖區(qū)域，器件的陽極接觸區(qū)域和陰極接觸區(qū)域都是由P型陽極接觸區(qū)域和N型陽極接觸區(qū)域在器件的寬度方向上相互交替排列形成的，當(dāng)器件的柵極電壓大于閾值電壓后，電流既可以正向?qū)?，也可以反向?qū)ǎ⑶移骷年枠O接觸區(qū)域和陰極接觸區(qū)域是各自交叉對稱的結(jié)構(gòu)，縮短了器件的關(guān)斷時間，減少了器件的關(guān)斷功耗。
文檔編號H01L29/739GK101901830SQ20091021276
公開日2010年12月1日 申請日期2009年11月9日 優(yōu)先權(quán)日2009年11月9日
發(fā)明者劉俠, 劉斯揚, 易揚波, 朱奎英, 李海松, 楊東林, 王欽 申請人:蘇州博創(chuàng)集成電路設(shè)計有限公司