專利名稱：四方扁平無引腳封裝制程的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種芯片封裝制程，且特別是有關(guān)于一種四方扁平無引腳封裝制程。
背景技術(shù)：
隨著半導(dǎo)體工業(yè)的高度發(fā)展，電子及半導(dǎo)體裝置廣泛地被應(yīng)用于日常生活中，如 娛樂、教育、交通運(yùn)輸及家電用品等方面。電子產(chǎn)品朝向設(shè)計(jì)復(fù)雜、尺寸小、重量輕及人性化 方面發(fā)展，以帶給使用者更多的方便。在封裝結(jié)構(gòu)中，導(dǎo)線架是常用的元件之一且應(yīng)用于多 種封裝產(chǎn)品。以導(dǎo)線架的類型而言，四方扁平封裝(Quad Flat Package, QFP)可分為I型 接腳的四方扁平封裝(quad flatpackage with"I"lead，QFI) 、J型接腳的四方扁平芯片封 裝(quad flat packagewith，， J，， lead, QFJ)及四方扁平無弓l腳(Quad Flat Non-leaded， QFN)封裝。四方扁平無引腳封裝的導(dǎo)線架的引腳不超出封裝結(jié)構(gòu)的邊緣，故其具有較小的 體積。此外，四方扁平無引腳封裝具有較短的信號傳遞路徑及較快的信號傳遞速度，因此一 直是低腳位(low pin count)構(gòu)裝型態(tài)的主流之一。 —般而言，在四方扁平無引腳封裝的制造過程中，會將多個芯片配置于導(dǎo)線架上， 其中導(dǎo)線架包括多個相互連接的引腳組，且各芯片被一引腳組所環(huán)繞。各芯片透過打線制 程電性連接于一引腳組。接著，形成用以包覆導(dǎo)線架、芯片及焊線的至少一封裝膠體。最 后，透過單體化制程形成多個四方扁平無引腳封裝，其中單體化制程包括切割制程(punch process)或鋸切制禾呈(sawing process)。

發(fā)明內(nèi)容
本發(fā)明提供一種四方扁平無引腳封裝制程，其可制造出具有較小厚度的四方扁平 無引腳封裝。 本發(fā)明提出一種四方扁平無引腳封裝制程。首先，提供具有多個凹槽的一導(dǎo)電層 及位于導(dǎo)電層上的一第一圖案化焊罩層，其中第一圖案化焊罩層及凹槽分別位于導(dǎo)電層的 相對的兩側(cè)。移除第一圖案化焊罩層暴露出的部分導(dǎo)電層以形成一圖案化導(dǎo)電層。在第一 圖案化焊罩層上配置多個芯片，以使得第一圖案化焊罩層位于芯片及導(dǎo)電層之間。透過多 條焊線將芯片電性連接于導(dǎo)電層。形成至少一封裝膠體以包覆導(dǎo)電層、第一圖案化焊罩層、 芯片及焊線。接著，分割封裝膠體及圖案化導(dǎo)電層。 在本發(fā)明的一實(shí)施例中，上述的四方扁平無引腳封裝制程，其中多個第一開口及 多個第二開口被形成于第一圖案化焊罩層，且第一開口及第二開口暴露出部分導(dǎo)電層。
在本發(fā)明的一實(shí)施例中，上述的四方扁平無引腳封裝制程，更包括形成位于芯片 及第一圖案化焊罩層之間的一粘著層。 在本發(fā)明的一實(shí)施例中，上述的粘著層為一 B階粘著層。 在本發(fā)明的一實(shí)施例中，上述的B階粘著層預(yù)先被形成于芯片的一背面。 在本發(fā)明的一實(shí)施例中，上述的四方扁平無引腳封裝制程，其中在芯片被貼附于案化焊罩層上。
在本發(fā)明的一實(shí)施例中，上述的第一圖案化焊罩層為一B階層。
在本發(fā)明的一實(shí)施例中，上述的B階層的材質(zhì)為感光材料。 本發(fā)明提出一種四方扁平無引腳封裝制程。首先，提供具有多個凹槽的一導(dǎo)電層 及位于導(dǎo)電層上的一第一圖案化焊罩層，其中第一圖案化焊罩層及凹槽分別位于導(dǎo)電層的 相對的兩側(cè)。移除第一圖案化焊罩層暴露出的部分導(dǎo)電層以形成一圖案化導(dǎo)電層。在導(dǎo)電 層上配置多個芯片，以使得第一圖案化焊罩層及芯片位于導(dǎo)電層的同一側(cè)。透過多條焊線 將芯片電性連接于導(dǎo)電層。形成至少一封裝膠體以包覆導(dǎo)電層、第一圖案化焊罩層、芯片及 焊線。接著，分割封裝膠體及圖案化導(dǎo)電層。 在本發(fā)明的一實(shí)施例中，上述的提供具有凹槽的導(dǎo)電層及第一圖案化焊罩層的方 法包括提供具有凹槽的導(dǎo)電層。在導(dǎo)電層上形成一焊罩層。對焊罩層進(jìn)行圖案化以形成第 一圖案化焊罩層，其中第一圖案化焊罩層暴露出部分導(dǎo)電層。 在本發(fā)明的一實(shí)施例中，上述的四方扁平無引腳封裝制程更包括在移除第一圖案
化焊罩層暴露出的部分導(dǎo)電層之前，在導(dǎo)電層的凹槽形成一第二圖案化焊罩層。 在本發(fā)明的一實(shí)施例中，上述的四方扁平無引腳封裝制程，其中多個第一開口、多
個第二開口及多個第三開口被形成于第一圖案化焊罩層，且第一開口、第二開口及第三開
口暴露出部分導(dǎo)電層。 在本發(fā)明的一實(shí)施例中，上述的各第一開口對應(yīng)于一凹槽。 在本發(fā)明的一實(shí)施例中，上述的芯片配置于第三開口暴露出的導(dǎo)電層。 在本發(fā)明的一實(shí)施例中，上述的四方扁平無引腳封裝制程更包括形成位于芯片及
導(dǎo)電層之間的一粘著層。 基于上述，本發(fā)明的四方扁平無引腳封裝制程，其制造出的四方扁平無引腳封裝 具有用以強(qiáng)化結(jié)構(gòu)強(qiáng)度的焊罩層，以使得圖案化導(dǎo)電層可具有較小的厚度。


為讓本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，以下結(jié)合附圖對本發(fā)明的具 體實(shí)施方式作詳細(xì)說明，其中 圖1A至圖1K為本發(fā)明一實(shí)施例的四方扁平無引腳封裝的制程剖視流程圖。 主要元件符號說明 100、 100':四方扁平無引腳封裝 110:導(dǎo)電層 110':圖案化導(dǎo)電層 110a:芯片座 110b:引腳 112:第二表面 114:第一表面 116:第一焊墊 120 :第二圖案化焊罩層 130 :第三圖案化焊罩層
132:第一開口134:第二開口136:第三開口140:心片142:有源表面144:背面146:第二焊墊150:粘著層160:焊線170、170':封裝膠體R:凹槽
具體實(shí)施例方式
圖1A至圖1K為本發(fā)明一實(shí)施例的四方扁平無引腳封裝的制程剖視流程圖。請參 考圖1A，提供具有一第一表面114及一第二表面112的導(dǎo)電層IIO，并部分地移除位于預(yù)定 區(qū)域的導(dǎo)電層110，以在導(dǎo)電層110的第一表面114上形成多個凹槽R。在本實(shí)施例中，是 透過半蝕刻(half-etching)制程或沖壓(stamping)制程形成凹槽R。
請參考圖IB，在導(dǎo)電層110的第一表面114上的凹槽R所在區(qū)域形成一第二圖案 化焊罩層120，以使凹槽R被第二圖案化焊罩層120所填滿。接著，請參考圖1C，在導(dǎo)電層 110的第二表面112形成具有多個第一開口 132的一第一圖案化焊罩層130，其中各第一開 口 132對應(yīng)于一凹槽R，且第一開132暴露出部分第二表面112。在一較佳實(shí)施例中，更可 在導(dǎo)電層110上進(jìn)行棕化(brown oxidation)處理或黑化(black oxidation)處理，以增 加導(dǎo)電層110的表面粗度，進(jìn)而提升導(dǎo)電層110與第一圖案化焊罩層130之間的結(jié)合力。
請參考圖1D，透過蝕刻對被第一開口 132暴露出的導(dǎo)電層110進(jìn)行移除處理，以形 成一圖案化導(dǎo)電層110'，其中圖案化導(dǎo)電層110'具有多個芯片座110a及多個引腳110b。 請參考圖1E，對第一圖案化焊罩層130進(jìn)行圖案化以形成多個第二開口 134，其中第二開口 134暴露出部分第二表面112。換言之，形成于部分第二表面112的第一圖案化焊罩層130 定義出多個第一焊墊116。 在本實(shí)施例中，第一圖案化焊罩層130可為一B階膜(B-staged film)(亦為一焊 罩膜)，且第一開口 132及第二開口 134是在第一圖案化焊罩層130被貼附于導(dǎo)電層110之 前或之后被形成。在一可選擇的實(shí)施例中，可將一液態(tài)焊罩涂層涂布在導(dǎo)電層110的第二 表面112上，并將其固化及圖案化以形成第一圖案化焊罩層130，其中液態(tài)焊罩涂層可為一 B階液態(tài)焊罩涂層。在本實(shí)施例中，第一圖案化焊罩層130例如是一感光B階膜。
此外，在一較佳實(shí)施例中，可透過電鍍制程在第一焊墊116上形成一電鍍導(dǎo)電層 (未繪示)。電鍍導(dǎo)電層可為鎳金疊層或其它適用的金屬層。值得注意的是，可在于導(dǎo)電層 110上形成第一圖案化焊罩層130之前或之后形成電鍍導(dǎo)電層。 請參考圖1F，將多個芯片140粘著至第一圖案化焊罩層130，并接著形成多條焊線 160以電性連接芯片140及圖案化導(dǎo)電層110'，其中各芯片140具有一有源表面142、相對 有源表面142的一背面144及配置于有源表面142的多個第二焊墊146。各芯片140透過
6位于芯片140及圖案化導(dǎo)電層110'之間的一粘著層150而粘著于第一圖案化焊罩層130 上，以使得第一圖案化焊罩層130位于圖案化導(dǎo)電層110'及各芯片140之間。在一可選擇 的實(shí)施例中，芯片140可不透過粘著層150而粘著于第一圖案化焊罩層130上，其中第一圖 案化焊罩層130為形成于引腳110b及芯片座110a上的一B階層，且第一圖案化焊罩層130 在配置芯片140之前未被完全固化。 在本實(shí)施例中，焊線160是透過打線制程被形成，以使得各焊線160電性連接于一 第一焊墊116及一第二焊墊146之間。焊線160例如是金線。 在本實(shí)施中，粘著層150例如是一 B階粘著層(B-staged adhesive layer) 。 B階 粘著層150可為ABLESTIK的8008、8008HT、6200、6201、6202C或HITACHI Chemical CO.， Ltd.提供的SA-200-6、SA-200-10。在本發(fā)明的一實(shí)施例中，B階粘著層150是被形成于一 晶片的背面。在切割晶片之后可得到具有位于背面144的粘著層150的多個芯片140。因 此，B階粘著層150適于大量生產(chǎn)。此外，可透過旋涂、印刷或其它適用的制程以形成B階 粘著層150。粘著層150系預(yù)先被形成于芯片140的背面144。特別的是，可先提供具有陣 列地排列的多個芯片140的一晶片。接著，在芯片140的背面144形成一二階粘著層，并透 過加熱(heating)或紫外線照射(UV irradiation)將其部分固化，以形成B階粘著層150。 此外，亦可在芯片140被貼附于第一圖案化焊罩層130之前，在第一圖案化焊罩層130上形 成B階粘著層150。 在本實(shí)施例中，B階粘著層150是在芯片140被貼附于第一圖案化焊罩層130之 后完全固化，或在之后透過后固化(post curing)處理而完全固化，或在被封裝膠體170包 覆后完全固化。 請參考圖1G，形成包覆圖案化導(dǎo)電層110'、第一圖案化焊罩層130、第二圖案化焊 罩層120、芯片140及焊線160的至少一封裝膠體170。封裝膠體170的材質(zhì)例如是環(huán)氧樹 月旨(印oxy resin)。 請參考圖1H，相較于圖1G的形成包覆圖案化導(dǎo)電層110、第一圖案化焊罩層130、 芯片140及焊線160的一封裝膠體170，亦可形成包覆圖案化導(dǎo)電層110、第一圖案化焊罩 層130、芯片140及焊線160的多個封裝膠體170'。 請參考圖II及圖1J，透過單體化制程形成多個四方扁平無引腳封裝100(繪示于 圖II)或多個四方扁平無引腳封裝100'(繪示于圖1J)，其中單體化制程包括切割制程或 沖壓(punch)制程。 如圖II所繪示，本發(fā)明的四方扁平無引腳封裝100主要包括一圖案化導(dǎo)電層 110'、一第一圖案化焊罩層130、一第二圖案化焊罩層120、一芯片140、多條焊線160及一封 裝膠體170。圖案化導(dǎo)電層110'具有一第二表面112，其中圖案化導(dǎo)電層110'具有一芯片 座110a及環(huán)繞芯片座110a的多個引腳110b，且第一圖案化焊罩層130配置于圖案化導(dǎo)電 層110'的第二表面112，其中第一圖案化焊罩層130暴露出部分第二表面112。第二圖案化 焊罩層120配置于芯片座110a及引腳110b之間，且不與第一圖案化焊罩層130接觸。芯 片140配置于第一圖案化焊罩層130，其中第一圖案化焊罩層130位于圖案化導(dǎo)電層110' 及芯片140之間。焊線160電性連接于芯片140及第一圖案化焊罩層130暴露出的圖案化 導(dǎo)電層110'。封裝膠體170包覆圖案化導(dǎo)電層110'、第一圖案化焊罩層130、第二圖案化焊 罩層120、芯片140及焊線160。
請參考圖1K，在一可選擇的實(shí)施例中，可在第一圖案化焊罩層130形成多個第三 開口 136，以使各芯片140配置于一第三開口 136且透過粘著層150粘著于被第一圖案化焊 罩層130暴露出的第二表面112。在本實(shí)施例中，粘著層150例如為一B階粘著層、一導(dǎo)電 層或一非導(dǎo)電層。 綜上所述，相較于傳統(tǒng)的四方扁平無引腳封裝制程，本發(fā)明的四方扁平無引腳封 裝制程制造出的四方扁平無引腳封裝，其具有用以強(qiáng)化結(jié)構(gòu)強(qiáng)度的焊罩層，以使圖案化導(dǎo) 電層可具有較小的厚度。此外，四方扁平無引腳封裝具有較小的整體厚度及較低的制造成 本，以使產(chǎn)能(throughput)獲得提升。 雖然本發(fā)明已以較佳實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技 術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的修改和完善，因此本發(fā)明的保護(hù)范 圍當(dāng)以權(quán)利要求書所界定的為準(zhǔn)。
權(quán)利要求
一種四方扁平無引腳封裝制程，包括提供具有多個凹槽的一導(dǎo)電層及位于該導(dǎo)電層上的一第一圖案化焊罩層，其中該第一圖案化焊罩層及該些凹槽分別位于該導(dǎo)電層的相對的兩側(cè)；移除該第一圖案化焊罩層暴露出的部分該導(dǎo)電層以形成一圖案化導(dǎo)電層；在該第一圖案化焊罩層上配置多個芯片，以使得該第一圖案化焊罩層位于該些芯片及該導(dǎo)電層之間；透過多條焊線將該些芯片電性連接于該導(dǎo)電層；形成至少一封裝膠體以包覆該導(dǎo)電層、該第一圖案化焊罩層、該些芯片及該些焊線；以及分割該封裝膠體及該圖案化導(dǎo)電層。
2. 如權(quán)利要求1所述的四方扁平無引腳封裝制程，其特征在于，提供具有該些凹槽的 該導(dǎo)電層及該第一圖案化焊罩層的方法包括提供具有該些凹槽的該導(dǎo)電層； 在該導(dǎo)電層上形成一焊罩層；以及圖案化該焊罩層以形成該第一圖案化焊罩層，其中該第一圖案化焊罩層暴露出部分該 導(dǎo)電層。
3. 如權(quán)利要求1所述的四方扁平無引腳封裝制程，其特征在于，更包括在移除該第一 圖案化焊罩層暴露出的部分該導(dǎo)電層之前，在該導(dǎo)電層的該些凹槽形成一第二圖案化焊罩 層。
4. 如權(quán)利要求l所述的四方扁平無引腳封裝制程，其特征在于，多個第一開口及多個 第二開口被形成于該第一圖案化焊罩層，且該些第一開口及該些第二開口暴露出部分該導(dǎo) 電層。
5. 如權(quán)利要求4所述的四方扁平無引腳封裝制程，其特征在于，各該第一開口對應(yīng)于一該凹槽。
6. 如權(quán)利要求1所述的四方扁平無引腳封裝制程，其特征在于，更包括形成位于該些 芯片及該第一圖案化焊罩層之間的一粘著層。
7. 如權(quán)利要求6所述的四方扁平無引腳封裝制程，其特征在于，該粘著層為一B階粘著層。
8. 如權(quán)利要求7所述的四方扁平無引腳封裝制程，其特征在于，該B階粘著層預(yù)先被形 成于該芯片的一背面。
9. 如權(quán)利要求7所述的四方扁平無引腳封裝制程，其特征在于，在該些芯片被貼附于 該第一圖案化焊罩層之前，該B階粘著層被形成于該第一圖案化焊罩層上。
10. 如權(quán)利要求1所述的四方扁平無引腳封裝制程，其特征在于，該第一圖案化焊罩層 為一B階層。
11. 如權(quán)利要求10所述的四方扁平無引腳封裝制程，其特征在于，該B階層的材質(zhì)為感 光材料。
12. —種四方扁平無引腳封裝制程，包括提供具有多個凹槽的一導(dǎo)電層及位于該導(dǎo)電層上的一第一圖案化焊罩層，其中該第一 圖案化焊罩層及該些凹槽分別位于該導(dǎo)電層的相對的兩側(cè)；移除該第一圖案化焊罩層暴露出的部分該導(dǎo)電層以形成一圖案化導(dǎo)電層； 在該導(dǎo)電層上配置多個芯片，以使得該第一圖案化焊罩層及該些芯片位于該導(dǎo)電層的透過多條焊線將該些芯片電性連接于該導(dǎo)電層；形成至少一封裝膠體以包覆該導(dǎo)電層、該第一圖案化焊罩層、該些芯片及該些焊線；以及分割該封裝膠體及該圖案化導(dǎo)電層。
13. 如權(quán)利要求12所述的四方扁平無引腳封裝制程，其特征在于，提供具有該些凹槽 的該導(dǎo)電層及該第一圖案化焊罩層的方法包括提供具有該些凹槽的該導(dǎo)電層； 在該導(dǎo)電層上形成一焊罩層；以及圖案化該焊罩層以形成該第一圖案化焊罩層，其中該第一圖案化焊罩層暴露出部分該 導(dǎo)電層。
14. 如權(quán)利要求12所述的四方扁平無引腳封裝制程，其特征在于，更包括在移除該第 一圖案化焊罩層暴露出的部分該導(dǎo)電層之前，在該導(dǎo)電層的該些凹槽形成一第二圖案化焊罩層。
15. 如權(quán)利要求12所述的四方扁平無引腳封裝制程，其特征在于，多個第一開口、多個 第二開口及多個第三開口被形成于該第一圖案化焊罩層，且該些第一開口 、該些第二開口 及該些第三開口暴露出部分該導(dǎo)電層。
16. 如權(quán)利要求15所述的四方扁平無引腳封裝制程，其特征在于，各該第一開口對應(yīng) 于一該凹槽。
17. 如權(quán)利要求15所述的四方扁平無引腳封裝制程，其特征在于，該些芯片配置于該 些第三開口暴露出的該導(dǎo)電層。
18. 如權(quán)利要求12所述的四方扁平無引腳封裝制程，其特征在于，更包括形成位于該 些芯片及該導(dǎo)電層之間的一粘著層。
全文摘要
本發(fā)明揭示一種四方扁平無引腳封裝制程。首先，提供具有多個凹槽的一導(dǎo)電層及位于導(dǎo)電層上的一第一圖案化焊罩層，其中第一圖案化焊罩層及凹槽分別位于導(dǎo)電層的相對的兩側(cè)。移除第一圖案化焊罩層暴露出的部分導(dǎo)電層以形成一圖案化導(dǎo)電層。在第一圖案化焊罩層上配置多個芯片，以使得第一圖案化焊罩層位于芯片及導(dǎo)電層之間。透過多條焊線將芯片電性連接于導(dǎo)電層。形成至少一封裝膠體以包覆導(dǎo)電層、第一圖案化焊罩層、芯片及焊線。接著，分割封裝膠體及圖案化導(dǎo)電層。
文檔編號H01L21/60GK101764072SQ20091000408
公開日2010年6月30日 申請日期2009年2月9日 優(yōu)先權(quán)日2008年11月13日
發(fā)明者林峻瑩, 沈更新 申請人:南茂科技股份有限公司;百慕達(dá)南茂科技股份有限公司