專利名稱：用于形成半導體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于形成半導體器件的方法，尤其涉及一種能夠防止在半導體 器件中產(chǎn)生鳥喙現(xiàn)象的用于形成半導體器件的方法。
背景技術(shù)：
為了使功率消耗最小以及可靠性最高，半導體器件可以使用3.3V或更小 的電壓作為電源電壓。然而，在單系統(tǒng)中半導體器件可以連接到其它的外圍設(shè) 備。由于外圍設(shè)備可以使用5V或以上的電壓作為電源，所以半導體器件可以 包括用于支持從外部部分接受到的高輸入電壓的高壓元件。高壓元件可以具有與MOS元件(g卩，低壓元件)相同的結(jié)構(gòu)并且根據(jù)預 定的制造工序可以與低壓元件同時集成在一起。在下文中將詳細描述用于制造 包括高壓元件的半導體器件的相關(guān)方法?？梢岳秒x子注入工序注入雜質(zhì)以在半導體襯底中形成高壓(HV) N-阱 和高壓(HV) P-阱、低壓(LV) N-阱、低壓(LV) P-阱?？衫秒x子注入工 序注入雜質(zhì)以在包含在半導體襯底的表面中的高壓P-和N-阱上方形成N-漂移 區(qū)域和P-漂移區(qū)域。根據(jù)LOCOS工藝可在半導體襯底上形成用于使淺溝槽隔離(STI)區(qū)域 曝光的淺溝槽隔離(STI)掩模。離子注入可用于形成溝道阻止(channel stop)。 使用熱氧化工藝可在半導體襯底的STI層中形成場氧化層?？墒褂秒x子注入以 調(diào)節(jié)高壓PMOS和低壓NMOS/PMOS的閾值電壓。對于高壓或低壓元件可形 成柵氧化層，沉積并且構(gòu)圖柵傳導層以形成柵極。通過離子注入工序可在低壓NMOS/PMOS中形成輕摻雜漏(LDD)區(qū)域。 同樣，可以在高壓和低壓元件中形成源/漏區(qū)域?？蓤?zhí)行幾個后處理，該后處 理包括用于形成接觸和金屬引線層的工序。圖1為通過ESM (電子掃描顯微鏡)獲得的半導體器件的圖像。假如通過LOCOS工藝制造為了用于高壓元件的EDMOS (擴展漏極金屬氧化物晶體 管)，則可能難于控制如圖1中所示的間隔A、薄電壓溝道尺寸B以及阱勢 壘D。 locos-fox厚度C的調(diào)整可以認為是臨界變量(critical variable)。對于柵氧化層，locos-fox厚度C的最重要的方面可能是一直保持恒定厚 度。參考字符"B"指示溝道尺寸。所有的晶體管可以在溝道尺寸方面不同。 假如阱勢壘尺寸D小，則阱擊穿電壓可能引起意想不到的問題，假如阱勢壘 尺寸D大，則由于間距"A"可能變短而可能產(chǎn)生短溝道。由于伴隨調(diào)節(jié)A、 B、 C和D的尺寸中的困難，可能出現(xiàn)鳥喙現(xiàn)象(bird beak phenomenon),導致 溝道尺寸增加。發(fā)明內(nèi)容本發(fā)明涉及用于形成半導體器件的方法以防止在半導體器件中產(chǎn)生鳥喙 現(xiàn)象。本發(fā)明涉及用于形成半導體器件的方法，其中在包括高壓(HV)和低壓 (LV)阱的半導體襯底的表面上方沉積第一氧化層，該第一氧化層具有預定 厚度并且對應于阱的高壓(HV)區(qū)域。在第一氧化層表面上方形成第一光刻 膠圖案。使用第一光刻膠圖案作為掩模執(zhí)行蝕刻工序，以便選擇性蝕刻第一氧 化層直到部分地暴露半導體襯底，以形成第一氧化層圖案。使用第一光刻膠圖 案作為掩模在包括第一氧化層圖案的半導體襯底的表面上方沉積第二氧化層， 該第二氧化層具有預定厚度并對應于阱的低壓(LV)區(qū)域。去除第一光刻膠圖案。在包括第一氧化層圖案和第二氧化層的半導體襯底上方涂覆多晶硅層。 在多晶硅層的表面上方形成第二光刻膠圖案。使用第二光刻膠圖案作為掩模執(zhí) 行蝕刻工序，以便選擇性蝕刻多晶硅層直到部分地暴露第一氧化層圖案和第二 氧化層。去除第二光刻膠圖案。使用多晶硅層、第一氧化層圖案和第二氧化層 作為硬掩模執(zhí)行雜質(zhì)離子注入工序，以在半導體襯底中形成漂移區(qū)域。高壓區(qū)域的厚度可為大約100 200A。低壓區(qū)域的厚度可為大約300 400A。在雜質(zhì)注入工序中可注入N-雜質(zhì)離子或P-雜質(zhì)離子。通過雜質(zhì)離子注 入工序，漂移區(qū)域可由N-漂移區(qū)域或P-漂移區(qū)域形成。


圖1是半導體器件的ESM (電子掃描顯微鏡)照相圖像；以及圖2A 2F是根據(jù)實施例圖示用于形成半導體器件的方法的橫截面圖。
具體實施方式
圖2A 2F是根據(jù)實施例圖示用于形成半導體器件的方法的橫截面圖。參 考圖2A，可在半導體襯底的表面上方對應于在半導體襯底中的阱的高壓(HV) 區(qū)域200形成具有預定厚度的第一氧化層202?？稍诘谝谎趸瘜?02的表面上 方形成第一光刻膠圖案204?？墒褂玫谝还饪棠z圖案204作為掩模執(zhí)行蝕刻工 序，以便選擇性蝕刻第一氧化層202直到部分地暴露半導體襯底200。相應地， 可如圖2B中所示形成第一氧化層圖案202a。此后，如在圖2C中所示，可使用第一光刻膠圖案204作為掩模對應于低 壓(LV)區(qū)域涂覆具有一厚度的第二氧化層206。既然這樣，可形成對應于 HV區(qū)域的氧化層圖案202a和對應于LV區(qū)域的第二氧化層206。通過蝕刻/清洗工序，可去除第一光刻膠圖案204。如圖2D中所示，可在 包括氧化層圖案202a和第二氧化層206的半導體襯底200的表面上方涂覆多 晶硅層208，于是形成第二光刻膠圖案210 (見圖2E)。此后，如在圖2E中所示，可使用第二光刻膠圖案210作為掩模執(zhí)行蝕刻 工序(例如，RIE工序)，以便選擇性蝕刻多晶硅層208直到暴露部分第一氧化 層圖案202a和第二氧化層圖案206。然后通過蝕刻/清洗工序可去除第二光刻 膠圖案210。如圖2F中所示，可使用第一氧化層圖案202a和多晶硅圖案208作為硬掩 模執(zhí)行離子注入工序。在半導體襯底200中注入N"雜質(zhì)離子，以形成N-漂移 區(qū)域。如從上述描述顯然看出的，根據(jù)實施例的用于形成半導體器件的該方法在 半導體襯底上方形成對應于高或低電壓的氧化層，使器件的可靠性最高。該實 施例可防止產(chǎn)生由最小化的阱勢壘尺寸引起的阱擊穿電壓。該實施例可防止在 半導體中產(chǎn)生鳥喙現(xiàn)象。對本領(lǐng)域技術(shù)人員來說顯然，在公開的實施例中可進行各種修改和改變。
因此，該公開的實施例意欲覆蓋落入所附權(quán)利要求書及其等效物范圍內(nèi)的明而 易見的修改和改型。
權(quán)利要求
1、 一種方法，包括在包括高壓和低壓阱的半導體襯底表面上方沉積第一氧化層，該第一氧化 層具有預定厚度并且對應于阱的高壓區(qū)域；在該第一氧化層表面上方形成第一光刻膠圖案，使用該第一光刻膠圖案作 為掩模執(zhí)行蝕刻工序，以便選擇性蝕刻該第一氧化層直到部分地暴露該半導體 襯底，以形成第一氧化層圖案；使用第一光刻膠圖案作為掩模在包括該第一氧化層圖案的該半導體襯底 的表面上方沉積第二氧化層，該第二氧化層具有預定厚度并對應于阱的低壓區(qū) 域；去除所述第一光刻膠圖案，在包括該第一氧化層圖案和該第二氧化層的該 半導體襯底上方涂覆多晶硅層；在該多晶硅層表面上方形成第二光刻膠圖案，使用該第二光刻膠圖案作為 掩模執(zhí)行蝕刻工序，以便選擇性蝕刻多晶硅層直到部分地暴露該第一氧化層圖 案和該第二氧化層；和去除該第二光刻膠圖案，使用該多晶硅層、該第一氧化層圖案和該第二氧 化層作為硬掩模執(zhí)行雜質(zhì)離子注入工序，以在半導體襯底中形成漂移區(qū)域。
2、 根據(jù)權(quán)利要求1所述的方法，其特征在于，對應于高壓的厚度為大約ioo A 20oA。
3、 根據(jù)權(quán)利要求1所述的方法，其特征在于，對應于低壓的厚度為大約 300 A 400A。
4、 根據(jù)權(quán)利要求1所述的方法，其特征在于，在該雜質(zhì)注入工序中，注 入N-雜質(zhì)離子或P-雜質(zhì)離子。
5、 根據(jù)權(quán)利要求1所述的方法，其特征在于，通過該雜質(zhì)離子注入工序， 該漂移區(qū)域由N-漂移區(qū)域或P-漂移區(qū)域形成。
6、 一種設(shè)備，配置為在具有高壓和低壓阱的半導體襯底表面上方沉積第一氧化層，該第一氧化 層具有預定厚度并且對應于阱的高壓區(qū)域；在該第一氧化層表面上方形成第一光刻膠圖案，使用該第一光刻膠圖案作 為掩模執(zhí)行蝕刻工序，以便選擇性蝕刻該第一氧化層直到部分地暴露該半導體 襯底，以形成第一氧化層圖案；使用第一光刻膠圖案作為掩模在包括該第一氧化層圖案的該半導體襯底 的表面上方沉積第二氧化層，該第二氧化層具有預定厚度并且對應于阱的低壓 區(qū)域；去除所述第一光刻膠圖案，在包括該第一氧化層圖案和該第二氧化層的該半導體襯底上方涂覆多晶硅層；在該多晶硅層表面上方形成第二光刻膠圖案，使用該第二光刻膠圖案作為 掩模執(zhí)行蝕刻工序，以便選擇性蝕刻多晶硅層直到部分地暴露該第一氧化層圖案和該第二氧化層；和去除該第二光刻膠圖案，使用該多晶硅層、該第一氧化層圖案和該第二氧 化層作為硬掩模執(zhí)行雜質(zhì)離子注入工序，以在半導體襯底中形成漂移區(qū)域。
7、 根據(jù)權(quán)利要求6所述的設(shè)備，其特征在于，對應于高壓的厚度可為大 約脂A 200A。
8、 根據(jù)權(quán)利要求6所述的設(shè)備，其特征在于，對應于低壓的厚度可為大 約300 A 400A。
9、 根據(jù)權(quán)利要求6所述的設(shè)備，其特征在于，在該雜質(zhì)注入工序中，注 入N-雜質(zhì)離子或P-雜質(zhì)離子。
10、 根據(jù)權(quán)利要求6所述的設(shè)備，其特征在于，通過該雜質(zhì)離子注入工序， 該漂移區(qū)域由N-漂移區(qū)域或P-漂移區(qū)域形成。
全文摘要
本發(fā)明涉及用于形成半導體器件的方法，包括在包括高壓和低壓阱的半導體襯底表面上方沉積具有預定厚度并對應阱的高壓區(qū)域的第一氧化層，然后形成第一光刻膠圖案。使用第一光刻膠圖案作為掩模執(zhí)行蝕刻工序，以便選擇性蝕刻第一氧化層直到部分暴露半導體襯底，以形成第一氧化層圖案。使用第一光刻膠圖案作為掩模沉積具有預定厚度并且對應阱的低壓區(qū)域的第二氧化層。去除第一光刻膠圖案、涂覆多晶硅層然后形成第二光刻膠圖案。使用第二光刻膠圖案作為掩模執(zhí)行蝕刻工序，選擇性蝕刻多晶硅層直到部分暴露第一氧化層圖案和第二氧化層。去除第二光刻膠圖案。使用多晶硅層、第一氧化層圖案和第二氧化層作為硬掩模執(zhí)行雜質(zhì)離子注入工序，以形成漂移區(qū)域。
文檔編號H01L21/822GK101145544SQ20071014568
公開日2008年3月19日 申請日期2007年9月13日 優(yōu)先權(quán)日2006年9月13日
發(fā)明者金宰熙 申請人:東部高科股份有限公司