專(zhuān)利名稱(chēng)：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及對(duì)晶體管的溝道施加規(guī)定的變形(歪辦)從而增加驅(qū)動(dòng)電流， 實(shí)現(xiàn)高速且低消耗電力的動(dòng)作的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
近年來(lái)，對(duì)半導(dǎo)體器件要求更細(xì)微化、高集成化，根據(jù)定標(biāo)法則(scaling rule)的MOS晶體管的細(xì)微化處理已經(jīng)近于最小界限。如果這樣進(jìn)行細(xì)微化， 單純柵長(zhǎng)度的定標(biāo)已經(jīng)無(wú)法提高M(jìn)OS器件特性，無(wú)法進(jìn)一步提高電路特性， 相反會(huì)帶來(lái)急劇惡化。但是，在考慮到芯片尺寸的縮小等時(shí)，隨著時(shí)代變更， 器件尺寸越來(lái)越小是必不可少的。
根據(jù)以上的背景，作為在柵長(zhǎng)度的定標(biāo)時(shí)進(jìn)一步提高晶體管特性的技術(shù)， 開(kāi)始導(dǎo)入了所謂技術(shù)推進(jìn)器(technology booster)。其中，雖然最有希望的 技術(shù)正在開(kāi)發(fā)中，但可以舉出變形硅技術(shù)。這是通過(guò)對(duì)MOS晶體管的溝道 區(qū)域施加變形，從而提高載流子(carrier)的移動(dòng)度，提高晶體管特性。向溝 道區(qū)域?qū)胱冃蔚姆椒?，正在開(kāi)發(fā)在源極/漏極區(qū)域填埋硅以及柵格常數(shù) (gratingconstant)不同的物質(zhì)的方法，以及如專(zhuān)利文獻(xiàn)1那樣調(diào)節(jié)柵絕緣膜 的形成條件從而控制變形的方法等?，F(xiàn)在，變形硅技術(shù)作為低成本的特性改 善技術(shù)是必不可少的，為了進(jìn)一步改善CMOS晶體管的特性，提高變形硅技 術(shù)尤為重要。
然而，在前者的方法中，需要對(duì)每個(gè)n型和p型MOS晶體管以不同的 物質(zhì)和條件進(jìn)行離子注入，在后者的方法中，需要改變改變膜材料或?qū)盈B數(shù) 來(lái)形成每個(gè)n溝道和p溝道MOS晶體管(以下稱(chēng)為n型和p型MOS晶體管)。 即，這些情況下，存在工序數(shù)增加、因復(fù)雜而增加耗費(fèi)工時(shí)的工序的問(wèn)題。 進(jìn)一步，即使這樣增加工序數(shù)來(lái)控制變形，也很難有效地導(dǎo)入適合n型和p 型MOS晶體管的變形。
因此，正在熱衷研究這樣的技術(shù)，作為覆蓋柵電極的接觸蝕刻阻擋膜(在 層間絕緣膜上，向源極/漏極區(qū)域形成接觸孔時(shí)發(fā)揮蝕刻阻擋膜的功能的絕緣說(shuō)明書(shū)第2/28頁(yè)
膜)形成絕緣膜，該絕緣膜具有對(duì)溝道區(qū)域施加拉抻應(yīng)力(tensile stress:拉 抻應(yīng)力)或壓縮應(yīng)力(compressive stress:壓縮應(yīng)力)的性質(zhì)。
圖33A、圖33B是表示向溝道區(qū)域施加希望的壓力(stress)的情況的概 略剖視圖。此夕卜，在圖33A、圖33B中，為了方便圖示，省略了源極/漏極區(qū) 域。
對(duì)于n型MOS晶體管，為了提高其特性，只要向溝道區(qū)域即半導(dǎo)體基 板(半導(dǎo)體區(qū)域)的源極/漏極區(qū)域間的部位施加拉抻應(yīng)力，導(dǎo)入拉抻變形即 可。另一方面，相反對(duì)于p型MOS晶體管，為了提高其特性，需要向溝道 區(qū)域施加壓縮應(yīng)力，導(dǎo)入壓縮變形。
在圖33A中，例示了n型MOS晶體管。在該n型MOS晶體管100中， 在硅半導(dǎo)體基板101上隔著柵絕緣膜102而刻畫(huà)圖案形成有柵電極103，并 且形成只覆蓋該柵電極103的兩側(cè)面的側(cè)壁絕緣膜104。側(cè)壁絕緣膜104按 需要形成為圖示那樣的內(nèi)側(cè)側(cè)壁絕緣膜104a和覆蓋該內(nèi)側(cè)側(cè)壁絕緣膜104a 的外側(cè)側(cè)壁絕緣膜104b的雙層結(jié)構(gòu)。
在柵電極103的兩側(cè)，形成有未圖示的源極/漏極區(qū)域，該源極/漏極區(qū)域 是導(dǎo)入規(guī)定的n型雜質(zhì)而成的一對(duì)n型雜質(zhì)擴(kuò)散區(qū)域，在柵電極103的上表 面和源極/漏極區(qū)域的上表面分別形成有用于降低電阻的硅化物層105。并且， 以覆蓋柵電極103和側(cè)壁絕緣膜104的方式，在整個(gè)面上形成發(fā)揮接觸及蝕 刻阻擋膜的功能的拉抻應(yīng)力膜106。該拉抻應(yīng)力膜106是絕緣膜，具有自身 收縮從而對(duì)外部施加拉抻應(yīng)力的性質(zhì)。
如上述那樣形成拉抻應(yīng)力膜106，在圖33A中箭頭所示的方向上形成應(yīng) 力，在溝道區(qū)域施加拉抻應(yīng)力，導(dǎo)入拉抻變形。
另一方面，如圖33B所示，對(duì)于p型MOS晶體管200，在硅半導(dǎo)體基板 101上隔著柵絕緣膜202而刻畫(huà)圖案形成柵電極203,并形成有只覆蓋該柵電 極203的兩側(cè)面的側(cè)壁絕緣膜204。側(cè)壁絕緣膜204按需要如圖示那樣形成 為內(nèi)側(cè)側(cè)壁絕緣膜204a和覆蓋該內(nèi)側(cè)側(cè)壁絕緣膜204a的外側(cè)側(cè)壁絕緣膜 204b的雙層結(jié)構(gòu)。
在柵電極203的兩側(cè)形成未圖示的源極/漏極區(qū)域，該源極/漏極區(qū)域是導(dǎo) 入規(guī)定的p型雜質(zhì)而成的一對(duì)p型雜質(zhì)擴(kuò)散區(qū)域，在柵電極203的上表面和 源極/漏極區(qū)域的上表面分別形成用于降低電阻的硅化物層205。在p型MOS晶體管200中，為了提高特性，需要在圖33B中的箭頭所 示方向上施加應(yīng)力，在溝道區(qū)域施加壓縮應(yīng)力，導(dǎo)入壓縮變形。 專(zhuān)利文獻(xiàn)1: JP特開(kāi)2003-45996號(hào)公報(bào)。

發(fā)明內(nèi)容
如上述那樣，在利用接觸蝕刻阻擋膜對(duì)溝道區(qū)域?qū)胱冃蔚那闆r下，在 n型MOS晶體管和p型MOS晶體管中，需要施加相反的壓力。因此，在具 有n型MOS晶體管和p型MOS晶體管的互補(bǔ)型的半導(dǎo)體器件即CMOS晶 體管中，為了提高n型MOS晶體管和p型MOS晶體管各自的特性，需要分 別形成接觸蝕刻阻擋膜，即，在p型MOS晶體管側(cè)形成拉抻應(yīng)力膜，在n 型MOS晶體管側(cè)形成壓縮應(yīng)力膜。
但是，在CMOS晶體管的制造工序中，分開(kāi)制作上述那樣性質(zhì)不同的兩 種接觸蝕刻阻擋膜會(huì)導(dǎo)致工序數(shù)的增加和工序的復(fù)雜化。因此，以往重視防 止工序數(shù)增加和工序復(fù)雜化，在犧牲n型MOS晶體管和p型MOS晶體管中 的一個(gè)的情況下制造CMOS晶體管。該情況下，例如作為接觸及蝕刻阻擋膜， 只要形成拉抻應(yīng)力膜來(lái)一起覆蓋n型MOS晶體管和p型MOS晶體管，就能 夠提高n型MOS晶體管的特性，相反，不得不承受p型MOS晶體管的特性 發(fā)生惡化。
本發(fā)明是鑒于上述問(wèn)題而做出的發(fā)明，在本發(fā)明中，在一方面的導(dǎo)電型 晶體管中，即使形成了蝕刻阻擋膜，實(shí)際上也能夠?qū)系绤^(qū)域賦予用于提高 晶體管特性的變形，從而實(shí)現(xiàn)提高該一方面的導(dǎo)電型晶體管的特性，其中， 上述蝕刻阻擋膜通常具有對(duì)溝道區(qū)域賦予提高另一方面的導(dǎo)電型晶體管特性 的變形的性質(zhì)，并且會(huì)對(duì)溝道區(qū)域賦予使該一方面的導(dǎo)電型的晶體管特性惡 化的變形。本發(fā)明進(jìn)一步的目的在于，在互補(bǔ)型的半導(dǎo)體器件中，為了防止 工序數(shù)的增加和工序的復(fù)雜化，即使共同覆蓋n溝道晶體管側(cè)和p溝道晶體 管側(cè)而形成蝕刻阻擋膜，也能夠共同提高兩者的晶體管的特性，實(shí)現(xiàn)可靠性 高的半導(dǎo)體器件，其中，上述蝕刻阻擋膜具有通常提高一方面的導(dǎo)電型的晶 體管的特性并且使另一方面的導(dǎo)電型的晶體管特性惡化的性質(zhì)。
本發(fā)明提供一種半導(dǎo)體器件，在半導(dǎo)體區(qū)域具有p溝道型晶體管，上述 p溝道型晶體管包括第一柵電極，其形成在上述半導(dǎo)體區(qū)域的上方，第一
8側(cè)壁絕緣膜，其形成在上述第一柵電極的兩側(cè)面， 一對(duì)p型雜質(zhì)擴(kuò)散區(qū)域， 形成在上述第一柵電極的兩側(cè)，拉抻應(yīng)力絕緣膜，其至少覆蓋上述第一柵電 極和上述第一側(cè)壁；上述第一柵電極的上部比上述第一側(cè)壁絕緣膜的上部低。
本發(fā)明的半導(dǎo)體器件的其它方式也提供一種半導(dǎo)體器件，在半導(dǎo)體區(qū)域 具有n溝道型晶體管，上述n溝道型晶體管包括第二柵電極，其形成在上 述半導(dǎo)體區(qū)域的上方，第二側(cè)壁絕緣膜，其形成在上述第二柵電極的兩側(cè)面， 一對(duì)n型雜質(zhì)擴(kuò)散區(qū)域，形成在上述第二柵電極的兩側(cè)，壓縮應(yīng)力絕緣膜， 其至少覆蓋上述第二柵電極和上述第二側(cè)壁；上述第二柵電極的上部比上述 第二側(cè)壁絕緣膜的上部低。
本發(fā)明還提供一種半導(dǎo)體器件的制造方法，該半導(dǎo)體器件在半導(dǎo)體區(qū)域 具有p溝道型晶體管，包括在上述半導(dǎo)體區(qū)域的上方形成第一柵電極的工 序，在上述第一柵電極的兩側(cè)面形成第一側(cè)壁絕緣膜的工序，在上述第一柵 電極的兩側(cè)形成一對(duì)p型雜質(zhì)擴(kuò)散區(qū)域的工序，以至少覆蓋上述第一柵電極 和上述第一側(cè)壁的方式形成拉抻應(yīng)力絕緣膜的工序；使上述第一柵電極的上 部形成為比上述第一側(cè)壁絕緣膜的上部低的結(jié)構(gòu)。
本發(fā)明的半導(dǎo)體器件的制造方法的其它方式也提供一種半導(dǎo)體器件的制 造方法，該半導(dǎo)體器件在半導(dǎo)體區(qū)域具有n溝道型晶體管，包括在上述半 導(dǎo)體區(qū)域的上方形成第二柵電極的工序，在上述第二柵電極的兩側(cè)面形成第 二側(cè)壁絕緣膜的工序，在上述第二柵電極的兩側(cè)形成一對(duì)n型雜質(zhì)擴(kuò)散區(qū)域 的工序，以至少覆蓋上述第二柵電極和上述第二側(cè)壁的方式形成壓縮應(yīng)力絕 緣膜的工序；使上述第二柵電極的上部形成為比上述第二側(cè)壁絕緣膜的上部 低的結(jié)構(gòu)。
根據(jù)本發(fā)明，在一方面的導(dǎo)電型晶體管中，即使形成了蝕刻阻擋膜，實(shí) 際上也能夠?qū)系绤^(qū)域賦予用于提高晶體管特性的變形，從而實(shí)現(xiàn)提高該一 方面的導(dǎo)電型晶體管的特性，其中，上述蝕刻阻擋膜通常具有對(duì)溝道區(qū)域賦 予提高另一方面的導(dǎo)電型晶體管特性的變形的性質(zhì)，并且會(huì)對(duì)溝道區(qū)域賦予 使該一方面的導(dǎo)電型的晶體管特性惡化的變形。根據(jù)本發(fā)明，進(jìn)一步在互補(bǔ) 型的半導(dǎo)體器件中，為了防止工序數(shù)的增加和工序的復(fù)雜化，即使共同覆蓋 n溝道晶體管側(cè)和p溝道晶體管側(cè)而形成蝕刻阻擋膜，也能夠共同提高兩者 的晶體管的特性，實(shí)現(xiàn)可靠性高的半導(dǎo)體器件，其中，上述蝕刻阻擋膜具有通常提高一方面的導(dǎo)電型的晶體管的特性并且使另一方面的導(dǎo)電型的晶體管 特性惡化的性質(zhì)。


圖1是表示將本發(fā)明應(yīng)用于p型MOS晶體管的狀況的概略剖視圖。 圖2是表示將本發(fā)明的其它方式應(yīng)用于p型MOS晶體管的狀況的概略 剖視圖。
圖3是表示將本發(fā)明的p型MOS晶體管應(yīng)用于CMOS晶體管的狀況的 概略剖視圖。
圖4是表示將本發(fā)明應(yīng)用于n型MOS晶體管的狀況的概略剖視圖。 圖5是表示將本發(fā)明的其它方式應(yīng)用于n型MOS晶體管的狀況的概略 剖視圖。
圖6是表示將本發(fā)明的n型MOS晶體管應(yīng)用于CMOS晶體管的狀況的 概略剖視圖。
圖7A是按工序順序表示第一實(shí)施方式的p型MOS晶體管的制造方法的 概略剖視圖。
圖7B是接著圖7A，按工序順序表示第一實(shí)施方式的p型MOS晶體管 的制造方法的概略剖視圖。
圖7C是接著圖7B，按工序順序表示第一實(shí)施方式的p型MOS晶體管 的制造方法的概略剖視圖。
圖8A是接著圖7C，按工序順序表示第一實(shí)施方式的p型MOS晶體管 的制造方法的概略剖視圖。
圖8B是接著圖8A，按工序順序表示第一實(shí)施方式的p型MOS晶體管 的制造方法的概略剖視圖。
圖8C是接著圖8C，按工序順序表示第一實(shí)施方式的p型MOS晶體管 的制造方法的概略剖視圖。
圖9A是按工序順序表示第二實(shí)施方式的p型MOS晶體管的制造方法的 概略剖視圖。
圖9B是接著圖9A，按工序順序表示第二實(shí)施方式的p型MOS晶體管 的制造方法的概略剖視圖。圖9C是接著圖9B，按工序順序表示第二實(shí)施方式的p型MOS晶體管 的制造方法的概略剖視圖。
圖10A是接著圖9C，按工序順序表示第二實(shí)施方式的p型MOS晶體管 的制造方法的概略剖視圖。
圖10B是接著圖IOA，按工序順序表示第二實(shí)施方式的p型MOS晶體 管的制造方法的概略剖視圖。
圖10C是接著圖IOB，按工序順序表示第二實(shí)施方式的p型MOS晶體 管的制造方法的概略剖視圖。
圖11A是按工序順序表示第三實(shí)施方式的n型MOS晶體管的制造方法 的概略剖視圖。
圖11B是接著圖IIA，按工序順序表示第三實(shí)施方式的n型MOS晶體 管的制造方法的概略剖視圖。
圖11C是接著圖IIB，按工序順序表示第三實(shí)施方式的n型MOS晶體 管的制造方法的概略剖視圖。
圖12A是接著圖IIC，按工序順序表示第三實(shí)施方式的n型MOS晶體 管的制造方法的概略剖視圖。
圖12B是接著圖12A，按工序順序表示第三實(shí)施方式的n型MOS晶體 管的制造方法的概略剖視圖。
圖12C是接著圖12B，按工序順序表示第三實(shí)施方式的n型MOS晶體 管的制造方法的概略剖視圖。
圖13A是按工序順序表示第四實(shí)施方式的n型MOS晶體管的制造方法 的概略剖視圖。
圖13B是接著圖13A，按工序順序表示第四實(shí)施方式的n型MOS晶體 管的制造方法的概略剖視圖。
圖13C是接著圖13B，按工序順序表示第四實(shí)施方式的n型MOS晶體 管的制造方法的概略剖視圖。
圖14A是接著圖13C，按工序順序表示第四實(shí)施方式的n型MOS晶體 管的制造方法的概略剖視圖。
圖14B是接著圖14A,按工序順序表示第四實(shí)施方式的n型MOS晶體 管的制造方法的概略剖視圖。圖14C是接著圖14B，按工序順序表示第四實(shí)施方式的n型MOS晶體 管的制造方法的概略剖視圖。
圖15是按工序順序表示第五實(shí)施方式的CMOS晶體管的制造方法的概 略剖視圖。
圖16是接著圖15，按工序順序表示第五實(shí)施方式的CMOS晶體管的制 造方法的概略剖視圖。
圖17是接著圖16，按工序順序表示第五實(shí)施方式的CMOS晶體管的制 造方法的概略剖視圖。
圖18是接著圖17,按工序順序表示第五實(shí)施方式的CMOS晶體管的制 造方法的概略剖視圖。
圖19是接著圖18，按工序順序表示第五實(shí)施方式的CMOS晶體管的制 造方法的概略剖視圖。
圖20是接著圖19,按工序順序表示第五實(shí)施方式的CMOS晶體管的制 造方法的概略剖視圖。
圖21是接著圖20，按工序順序表示第五實(shí)施方式的CMOS晶體管的制 造方法的概略剖視圖。
圖22是接著圖21，按工序順序表示第五實(shí)施方式的CMOS晶體管的制 造方法的概略剖視圖。
圖23是接著圖22，按工序順序表示第五實(shí)施方式的CMOS晶體管的制 造方法的概略剖視圖。
圖24是按工序順序表示第六實(shí)施方式的CMOS晶體管的制造方法的概 略剖視圖。
圖25是接著圖24，按工序順序表示第六實(shí)施方式的CMOS晶體管的制 造方法的概略剖視圖。
圖26是接著圖25，按工序順序表示第六實(shí)施方式的CMOS晶體管的制 造方法的概略剖視圖。
圖27是接著圖26，按工序順序表示第六實(shí)施方式的CMOS晶體管的制 造方法的概略剖視圖。
圖28是接著圖27，按工序順序表示第六實(shí)施方式的CMOS晶體管的制 造方法的概略剖視圖。圖29是接著圖28，按工序順序表示第六實(shí)施方式的CMOS晶體管的制 造方法的概略剖視圖。
圖30是接著圖29，按工序順序表示第六實(shí)施方式的CMOS晶體管的制 造方法的概略剖視圖。
圖31是接著圖30,按工序順序表示第六實(shí)施方式的CMOS晶體管的制 造方法的概略剖視圖。
圖32是接著圖31，按工序順序表示第六實(shí)施方式的CMOS晶體管的制 造方法的概略剖視圖。
圖33A是表示在n型MOS晶體管的溝道區(qū)域施加希望的壓力的狀況的 概略剖視圖。
圖33B是表示在p型MOS晶體管的溝道區(qū)域施加希望的壓力的狀況的 概略剖視圖。
具體實(shí)施例方式
本發(fā)明的基本結(jié)構(gòu)
本發(fā)明者通過(guò)對(duì)柵電極和側(cè)壁絕緣膜的形狀進(jìn)行研究，發(fā)現(xiàn)能夠改變施 加在溝道區(qū)域的應(yīng)力的方向。因此，為了能夠自由控制該應(yīng)力的方向(朝向) 而專(zhuān)心研究的結(jié)果，相當(dāng)于本發(fā)明。
在本發(fā)明中，對(duì)于柵電極和側(cè)壁絕緣膜，使柵電極的上部形成得比側(cè)壁 絕緣膜的上部低。通過(guò)該結(jié)構(gòu)，將施加在溝道區(qū)域的應(yīng)力的方向改變?yōu)榕c該 蝕刻阻擋膜的應(yīng)力相反的方向。
(1)將本發(fā)明的主旨應(yīng)用于p型MOS晶體管的情況
圖1是表示將本發(fā)明應(yīng)用于P型MOS晶體管的狀況的概略剖視圖。此 外，在圖1中，為了方便圖示，省略源極/漏極區(qū)域。
在該p型MOS晶體管10中，在硅半導(dǎo)體基板11上，隔著柵絕緣膜12 而刻畫(huà)圖案形成柵電極13，并且形成只覆蓋柵電極13的兩側(cè)面的的側(cè)壁絕 緣膜14。側(cè)壁絕緣膜14形成為內(nèi)側(cè)側(cè)壁絕緣膜14a和覆蓋該內(nèi)側(cè)側(cè)壁絕緣 膜14a的外側(cè)側(cè)壁絕緣膜14b的雙層結(jié)構(gòu)。
在柵電極13的兩側(cè)，形成有未圖示的源極/漏極區(qū)域，該源極/漏極區(qū)域 是導(dǎo)入規(guī)定的p型雜質(zhì)而成的一對(duì)p型雜質(zhì)擴(kuò)散區(qū)域，在柵電極13的上表面
13和源極/漏極區(qū)域的上表面分別形成有用于降低電阻的硅化物層15。并且，以 覆蓋柵電極13和側(cè)壁絕緣膜14的方式，在整個(gè)面上形成還發(fā)揮接觸蝕刻阻 擋膜的功能的拉抻應(yīng)力(TESL)膜16。該TESL膜16是絕緣膜，具有通過(guò) 自身收縮從而對(duì)外部施加拉抻應(yīng)力(tensile stress:拉抻應(yīng)力)的性質(zhì)，通常 在n型MOS晶體管中形成該TESL膜16，該TESL膜16是提高該n型MOS 晶體管的特性的膜。
在該p型MOS晶體管中,通過(guò)規(guī)定的濕法蝕刻除去柵電極13的一部份， 使柵電極13的上部形成為比側(cè)壁絕緣膜14的上部低的結(jié)構(gòu)。通過(guò)該結(jié)構(gòu)， 即使形成有本來(lái)會(huì)帶來(lái)p型MOS晶體管的特性惡化的TESL膜，從該TESL 膜16向柵電極13和側(cè)壁絕緣膜14施加的應(yīng)力也會(huì)如圖中虛線(xiàn)箭頭所示那樣 被分散，其結(jié)果，在溝道區(qū)域施加壓縮應(yīng)力(compressive stress:壓縮應(yīng)力)， 導(dǎo)入壓縮變形。通過(guò)該結(jié)構(gòu)，即使形成了TESL膜16，也能夠?qū)崿F(xiàn)提高p型 MOS晶體管10的特性。
這樣，在p型MOS晶體管10中，即使形成了TESL膜16，實(shí)際上也能 夠?qū)系绤^(qū)域賦予用于提高p型MOS晶體管10特性的變形，從而實(shí)現(xiàn)提高 該p型MOS晶體管10的特性，其中，上述TESL膜16通常具有對(duì)溝道區(qū)域 賦予提高n型MOS晶體管特性的變形的性質(zhì)，并且會(huì)對(duì)溝道區(qū)域賦予使該p 型MOS晶體管特性惡化的變形。
圖2是表示將本發(fā)明的其它方式應(yīng)用于p型MOS晶體管的狀況的概略 剖視圖。此外，在圖2中，為了方便圖示，省略源極/漏極區(qū)域。另外，對(duì)于 與圖1相同的結(jié)構(gòu)標(biāo)注相同的附圖標(biāo)記，省略詳細(xì)說(shuō)明
在該p型MOS晶體管20中，對(duì)于圖1的p型MOS晶體管10通過(guò)規(guī)定 的濕法蝕刻除去內(nèi)側(cè)側(cè)壁絕緣膜14a的一部份，使內(nèi)側(cè)側(cè)壁絕緣膜14a的上 部形成為比柵電極13的上部低的結(jié)構(gòu)。這樣，通過(guò)分別調(diào)節(jié)柵電極13和內(nèi) 側(cè)側(cè)壁絕緣膜14a的蝕刻量，適當(dāng)調(diào)節(jié)柵電極13的高度和內(nèi)側(cè)側(cè)壁絕緣膜 14a的高度，從而能夠調(diào)節(jié)施加在柵電極13和側(cè)壁絕緣膜14上的應(yīng)力的大 小。由此，能夠精細(xì)地(fine)調(diào)整施加在溝道區(qū)域的壓縮應(yīng)力的大小(和方 向)，能夠控制所導(dǎo)入的壓縮變形的程度。
這樣，在p型MOS晶體管20中，即使形成了TESL膜16，實(shí)際上也能 夠?qū)系绤^(qū)域賦予用于提高p型MOS晶體管20特性的變形，從而實(shí)現(xiàn)提高該p型MOS晶體管20的特性，其中，上述TESL膜16通常具有對(duì)溝道區(qū)域 賦予提高n型MOS晶體管特性的變形的性質(zhì)，并且會(huì)對(duì)溝道區(qū)域賦予使該p 型MOS晶體管特性惡化的變形。
通過(guò)將上述p型MOS晶體管10、 20應(yīng)用于CMOS晶體管，能夠在不增 加工序數(shù)的狀態(tài)下使n型MOS晶體管和p型MOS晶體管兩者的特性共同提 高。
圖3是表示將本發(fā)明的p型MOS晶體管應(yīng)用于CMOS晶體管的狀況的 概略剖視圖。此外，圖3中，為了方便圖示，省略源極/漏極區(qū)域。在此，例 示了圖2的p型MOS晶體管20作為p型MOS晶體管，但也可以應(yīng)用圖1 的p型MOS晶體管10。
在該CMOS晶體管中，在pMOS區(qū)域形成有圖2的p型MOS晶體管20， 在nMOS區(qū)域形成有通常的n型MOS晶體管30。通過(guò)元件分離結(jié)構(gòu)17使p 型MOS晶體管20與n型MOS晶體管30電性隔離。
在n型MOS晶體管30中，與p型MOS晶體管20 —起，在硅半導(dǎo)體基 板11上隔著柵絕緣膜22而刻畫(huà)圖案形成有柵電極23,并且形成有只覆蓋該 柵電極23的兩側(cè)面的的側(cè)壁絕緣膜24。側(cè)壁絕緣膜24形成為內(nèi)側(cè)側(cè)壁絕緣 膜24a和覆蓋該內(nèi)側(cè)側(cè)壁絕緣膜24a的外側(cè)側(cè)壁絕緣膜24b的雙層結(jié)構(gòu)。在 此，與p型MOS晶體管20不同的是，在刻畫(huà)圖案形成后不特別對(duì)柵電極23 進(jìn)行加工，該柵電極23的高度與側(cè)壁絕緣膜24高度為相同程度。
在柵電極23的兩側(cè)，形成有未圖示的源極/漏極區(qū)域，該源極/漏極區(qū)域 是導(dǎo)入規(guī)定的n型雜質(zhì)而成的一對(duì)n型雜質(zhì)擴(kuò)散區(qū)域，在柵電極23的上表面 和源極/漏極區(qū)域的上表面分別形成有用于降低電阻的硅化物層25。
并且，以覆蓋n型MOS區(qū)域和p型MOS區(qū)域這兩者的方式，在整個(gè)面 上形成TESL膜16。
通過(guò)形成TESL膜16，在n型MOS晶體管30中，在圖中箭頭所示的方 向上施加應(yīng)力，特別在溝道區(qū)域施加拉抻應(yīng)力，從而導(dǎo)入拉抻變形。
與此相對(duì)，在p型MOS晶體管20中，如上述，因該柵電極13和側(cè)壁 絕緣膜14的形狀和位置關(guān)系，施加與n型MOS晶體管30相反方向的應(yīng)力， 特別在溝道區(qū)域施加壓縮應(yīng)力，從而導(dǎo)入壓縮變形。
這樣，在本發(fā)明中，為了防止工序數(shù)的增加和工序的復(fù)雜化，即使一起覆蓋n型MOS晶體管側(cè)和p型MOS晶體管側(cè)而形成了 TESL膜16，也能夠 實(shí)現(xiàn)兩者晶體管的特性的共同提高，實(shí)現(xiàn)可靠性高的CMOS晶體管，其中， 上述TESL膜16通常具有提高n型MOS晶體管特性并且會(huì)使p型MOS晶 體管特性惡化的性質(zhì)。
(2)將本發(fā)明的主旨應(yīng)用于n型MOS晶體管的情況
圖4是表示將本發(fā)明應(yīng)用于n型MOS晶體管的狀況的概略剖視圖。此 外，在圖4中，為了方便圖示，省略源極/漏極區(qū)域。
在該n型MOS晶體管40中，在硅半導(dǎo)體基板ll上，隔著柵絕緣膜32 而刻畫(huà)圖案形成柵電極33，并且形成只覆蓋該柵電極33的兩側(cè)面的的側(cè)壁 絕緣膜34。側(cè)壁絕緣膜34形成為內(nèi)側(cè)側(cè)壁絕緣膜34a和覆蓋該內(nèi)側(cè)側(cè)壁絕 緣膜34a的外側(cè)側(cè)壁絕緣膜34b的雙層結(jié)構(gòu)。
在柵電極33的兩側(cè)，形成有未圖示的源極/漏極區(qū)域，該源極/漏極區(qū)域 是導(dǎo)入規(guī)定的n型雜質(zhì)而成的一對(duì)n型雜質(zhì)擴(kuò)散區(qū)域，在柵電極33的上表面 和源極/漏極區(qū)域的上表面分別形成有用于降低電阻的硅化物層35。并且，以 覆蓋柵電極33和側(cè)壁絕緣膜34的方式，在整個(gè)面上形成發(fā)揮接觸蝕刻阻擋 膜的功能的壓縮應(yīng)力(CESL)膜36。該CESL膜36是絕緣膜，具有通過(guò)自 身膨脹從而對(duì)外部施加壓縮應(yīng)力(compressive stress:壓縮應(yīng)力)的性質(zhì)，通 常在p型MOS晶體管中形成該CESL膜36，該CESL膜36是提高該p型 MOS晶體管的特性的膜。
在該n型MOS晶體管中,通過(guò)規(guī)定的濕法蝕刻除去柵電極33的一部份， 使柵電極33的上部形成為比側(cè)壁絕緣膜34的上部低的結(jié)構(gòu)。通過(guò)該結(jié)構(gòu)， 即使形成有本來(lái)會(huì)帶來(lái)n型MOS晶體管的特性惡化的CESL膜，從該CESL 膜36向柵電極33和側(cè)壁絕緣膜34施加的應(yīng)力也會(huì)如圖中虛線(xiàn)箭頭所示那樣 被分散，其結(jié)果，在溝道區(qū)域施加拉抻應(yīng)力(tensile stress:拉抻應(yīng)力)，導(dǎo) 入拉抻變形。通過(guò)該結(jié)構(gòu)，即使形成了 CESL膜36，也能夠?qū)崿F(xiàn)提高n型 MOS晶體管40的特性。
這樣，在n型MOS晶體管40中，即使形成了CESL膜36,實(shí)際上也能 夠?qū)系绤^(qū)域賦予用于提高n型MOS晶體管40特性的變形，從而實(shí)現(xiàn)提高 該n型MOS晶體管40的特性，其中，上述CESL膜36通常具有對(duì)溝道區(qū)域 賦予提高p型MOS晶體管特性的變形的性質(zhì)，并且會(huì)對(duì)溝道區(qū)域賦予使該n型MOS晶體管特性惡化的變形。
圖5是表示將本發(fā)明的其它方式應(yīng)用于n型MOS晶體管的狀況的概略 剖視圖。此外，在圖5中，為了方便圖示，省略源極/漏極區(qū)域。另外，對(duì)于 與圖4相同的結(jié)構(gòu)標(biāo)注相同的附圖標(biāo)記，省略詳細(xì)說(shuō)明
在該n型MOS晶體管50中，對(duì)于圖4的n型MOS晶體管40通過(guò)規(guī)定 的濕法蝕刻除去內(nèi)側(cè)側(cè)壁絕緣膜34a的一部份，使內(nèi)側(cè)側(cè)壁絕緣膜34a的上 部形成為比柵電極33的上部低的結(jié)構(gòu)。這樣，通過(guò)適當(dāng)調(diào)節(jié)內(nèi)側(cè)側(cè)壁絕緣膜 34a的高度，能夠調(diào)節(jié)施加在柵電極33和側(cè)壁絕緣膜34上的應(yīng)力的大小。 由此，能夠精細(xì)地(fine)調(diào)整施加在溝道區(qū)域的拉抻應(yīng)力的大小(和方向)， 能夠控制所導(dǎo)入的拉抻變形的程度。
這樣，在n型MOS晶體管50中，即使形成了CESL膜36，實(shí)際上也能 夠?qū)系绤^(qū)域賦予用于提高n型MOS晶體管50特性的變形，從而實(shí)現(xiàn)提高 該n型MOS晶體管50的特性，其中，該CESL膜36通常具有對(duì)溝道區(qū)域賦 予提高p型MOS晶體管特性的變形的性質(zhì)，并且會(huì)對(duì)溝道區(qū)域賦予使該n 型MOS晶體管特性惡化的變形。
通過(guò)將上述n型MOS晶體管40、 50應(yīng)用于CMOS晶體管，能夠在不增 加工序數(shù)的狀態(tài)下使n型MOS晶體管和p型MOS晶體管兩者的特性共同提 高。
圖6是表示將本發(fā)明的n型MOS晶體管應(yīng)用于CMOS晶體管的狀況的 概略剖視圖。此外，圖6中，為了方便圖示，省略源極/漏極區(qū)域。在此，例 示了圖5的n型MOS晶體管50作為n型MOS晶體管，但也可以應(yīng)用圖4 的n型MOS晶體管40。
在該CMOS晶體管中，在nMOS區(qū)域形成有圖5的n型MOS晶體管50， 在pMOS區(qū)域形成有通常的p型MOS晶體管60。通過(guò)元件分離結(jié)構(gòu)17使n 型MOS晶體管50與p型MOS晶體管60電性隔離。
在p型MOS晶體管60中，與n型MOS晶體管50 —起，在硅半導(dǎo)體基 板11上隔著柵絕緣膜42而刻畫(huà)圖案形成有柵電極43，并且形成有只覆蓋該 柵電極43的兩側(cè)面的的側(cè)壁絕緣膜44。側(cè)壁絕緣膜44形成為內(nèi)側(cè)側(cè)壁絕緣 膜44a和覆蓋該內(nèi)側(cè)側(cè)壁絕緣膜44a的外側(cè)側(cè)壁絕緣膜44b的雙層結(jié)構(gòu)。在 此，與n型MOS晶體管50不同的是，在刻畫(huà)圖案形成后不特別對(duì)柵電極43進(jìn)行加工，該柵電極43的高度與側(cè)壁絕緣膜44高度為相同程度。
在柵電極43的兩側(cè)，形成有未圖示的源極/漏極區(qū)域，該源極/漏極區(qū)域 是導(dǎo)入規(guī)定的p型雜質(zhì)而成的一對(duì)p型雜質(zhì)擴(kuò)散區(qū)域，在柵電極43的上表面 和源極/漏極區(qū)域的上表面分別形成有用于降低電阻的硅化物層45。
并且，以覆蓋p型MOS區(qū)域和n型MOS區(qū)域這兩者的方式，在整個(gè)面 上形成CESL膜36。
通過(guò)形成CESL膜36，在p型MOS晶體管60中，在圖中箭頭所示的方 向上施加應(yīng)力，特別在溝道區(qū)域施加壓縮應(yīng)力，從而導(dǎo)入壓縮變形。
與此相對(duì)，在n型MOS晶體管50中，如上述，因該柵電極33和側(cè)壁 絕緣膜34的形狀和位置關(guān)系，施加與p型MOS晶體管60相反方向的應(yīng)力， 特別在溝道區(qū)域施加拉抻應(yīng)力，從而導(dǎo)入拉抻變形。
這樣，在本發(fā)明中，為了防止工序數(shù)的增加和工序的復(fù)雜化，即使一起 覆蓋n型MOS晶體管側(cè)和p型MOS晶體管側(cè)而形成了 CESL膜36，也能夠 實(shí)現(xiàn)兩者晶體管的特性共同提高，實(shí)現(xiàn)可靠性高的CMOS晶體管，其中，上 述CESL膜36通常具有提高p型MOS晶體管特性并且會(huì)使n型MOS晶體 管特性惡化的性質(zhì)。
應(yīng)用本發(fā)明的各優(yōu)選實(shí)施方式
以下，參照附圖來(lái)詳細(xì)說(shuō)明應(yīng)用本發(fā)明的各優(yōu)選實(shí)施方式。 (第一實(shí)施方式)
在本實(shí)施方式中，說(shuō)明圖1的p型MOS晶體管10的制造方法。
圖7A 圖7C以及圖8A 圖8C是按工序順序表示第一實(shí)施方式的p型 MOS晶體管的制造方法的概略剖視圖。
首先，如圖7A所示，在硅半導(dǎo)體基板11上隔著柵絕緣膜12而刻畫(huà)圖 案形成柵電極13后，依次形成袋區(qū)域(pocket area) 18和擴(kuò)展區(qū)域(extension area) 19。
詳細(xì)來(lái)說(shuō)，首先，在硅半導(dǎo)體基板11上通過(guò)CVD法、熱氧化法和熱氮 化法等形成例如膜厚為1.5nm左右的SiON膜(未圖示)。
接著，通過(guò)CVD法等，在整個(gè)面上堆積例如膜厚為70nm左右的多晶硅 膜(未圖示)。
然后，對(duì)多晶硅膜和SiON膜進(jìn)行圖案刻畫(huà)，使其成為電極形狀，從而在硅半導(dǎo)體基板11上隔著柵絕緣膜12而刻畫(huà)圖案形成柵電極13。
接著，為了抑制穿透(punchthrough)，將柵電極13作為掩模，在加速 能量為30keV、劑量為1><1013/(:1112的條件下向硅半導(dǎo)體基板11的表層進(jìn)行離 子注入，來(lái)注入n型雜質(zhì)，在此注入砷(As)。由此，在柵電極13的兩側(cè)的 硅半導(dǎo)體基板11的表層形成一對(duì)袋區(qū)域18。
接著，將柵電極13作為掩模，在加速能量為lkeV、齊噹為lxl0"/cm2 的條件下向硅半導(dǎo)體基板ll的表層進(jìn)行離子注入，來(lái)注入p型雜質(zhì)，在此注 入硼(B)。由此，在柵電極13的兩側(cè)的硅半導(dǎo)體基板11的表層形成與袋 區(qū)域18重疊的一對(duì)擴(kuò)展區(qū)域19。
接著，如圖7B所示，在柵電極13的兩側(cè)面形成側(cè)壁絕緣膜14。 詳細(xì)來(lái)說(shuō)，首先，以覆蓋柵電極13的方式形成絕緣膜，在此，通過(guò)CVD 法堆積氧化硅膜。然后，通過(guò)RIE對(duì)整個(gè)面進(jìn)行蝕刻(全面異向性蝕刻)， 從而在柵電極13的兩側(cè)面殘留氧化硅膜，形成內(nèi)側(cè)側(cè)壁絕緣膜14a。
接著，以覆蓋柵電極13和內(nèi)側(cè)側(cè)壁絕緣膜14a的方式，形成與內(nèi)側(cè)側(cè)壁 絕緣膜14a的材質(zhì)不同的材質(zhì)的絕緣膜，在此通過(guò)CVD法堆積氮化硅膜。然 后，通過(guò)RIE對(duì)整個(gè)面進(jìn)行蝕刻，殘留覆蓋內(nèi)側(cè)側(cè)壁絕緣膜14a的氮化硅膜， 形成外側(cè)側(cè)壁絕緣膜14b。此時(shí)，形成了包含內(nèi)側(cè)側(cè)壁絕緣膜14a和外側(cè)側(cè) 壁絕緣膜14b的側(cè)壁絕緣膜14。
此外，在沒(méi)有特別需要的情況下，也可以將側(cè)壁絕緣膜14形成為單層結(jié)構(gòu)。
接著，如圖7C所示，只除去柵電極13的一部分。
詳細(xì)來(lái)說(shuō)，例如利用TMAH進(jìn)行濕法蝕刻，相對(duì)于側(cè)壁絕緣膜14有選 擇地只蝕刻?hào)烹姌O13。由此，使柵電極13降低規(guī)定量，使得柵電極13的上 部比側(cè)壁絕緣膜14的上部低。
接著，如圖8A所示，隨著向柵電極13內(nèi)導(dǎo)入p型雜質(zhì)，形成源極/漏極 區(qū)域21。
詳細(xì)來(lái)說(shuō)，將柵電極13和側(cè)壁絕緣膜14作為掩模，在加速能量為5keV、 劑量為lxl0"/cr^的條件下向硅半導(dǎo)體基板11的表層進(jìn)行離子注入，來(lái)注入 p型雜質(zhì)，在此注入硼(B)。由此，隨著向柵電極13內(nèi)導(dǎo)入B，在柵電極 13的兩側(cè)的硅半導(dǎo)體基板11的表層形成一對(duì)源極/漏極區(qū)域21，上述一對(duì)源
19極/漏極區(qū)域21與袋區(qū)域18及一對(duì)擴(kuò)展區(qū)域19的一部分重疊，并且比擴(kuò)展 區(qū)域19深。
然后，在IOOO'C下實(shí)施1秒鐘左右的退火處理，使導(dǎo)入的各種雜質(zhì)活性化。
接著，如圖8B所示，形成硅化物層15來(lái)作為自對(duì)準(zhǔn)硅化物結(jié)構(gòu)(Salicide structure) <>
詳細(xì)來(lái)說(shuō)，通過(guò)濺射法等，將硅和硅化所得的金屬(未圖示)、例如Ni、 Co、 Ti等，堆積在包括柵電極13上和源極/漏極區(qū)域21上的整個(gè)面上。然后， 通過(guò)實(shí)施熱處理，使所堆積的金屬與柵電極13上和源極/漏極區(qū)域21上的硅 發(fā)生反應(yīng)。然后，通過(guò)濕法蝕刻除去未反應(yīng)的金屬。由此，在柵電極13上和 源極/漏極區(qū)域21上分別形成硅化物層15，作為自對(duì)準(zhǔn)硅化物結(jié)構(gòu)。
接著，如圖8C所示，以覆蓋柵電極13、側(cè)壁絕緣膜14和源極/漏極區(qū) 域21的方式，在整個(gè)面上形成TESL膜16。
詳細(xì)來(lái)說(shuō)，首先，利用SiN成膜氣體(例如NH3和SiH4等)，通過(guò)等離 子CVD法在硅半導(dǎo)體基板11的整個(gè)面上堆積例如膜厚為40nm左右的SiN 膜(未圖示)。然后，從通過(guò)UV固化(cure)而成膜的SiN膜內(nèi)脫出氫(H)。 由此，形成了TESL膜16，該TESL膜16是具有通過(guò)自身收縮從而對(duì)外部施 加拉抻應(yīng)力(tensile stress:拉抻應(yīng)力)的性質(zhì)的SiN膜。
然后，經(jīng)過(guò)形成層間絕緣膜的工序、將TESL膜16作為蝕刻阻擋膜而形 成接觸孔的工序、形成布線(xiàn)的工序等的各個(gè)工序，完成p型MOS晶體管lO。
在本實(shí)施方式中，在p型MOS晶體管10中，雖然形成了TESL膜16， 但實(shí)際上也能夠?qū)系绤^(qū)域賦予用于提高p型MOS晶體管10特性的變形， 其中，上述TESL膜16通常具有對(duì)溝道區(qū)域賦予提高n型MOS晶體管特性 的變形的性質(zhì)，并且會(huì)對(duì)溝道區(qū)域賦予使該p型MOS晶體管特性惡化的變 形。由此，實(shí)現(xiàn)提高該p型MOS晶體管10的特性。 (第二實(shí)施方式)
在本實(shí)施方式中，說(shuō)明圖2的p型MOS晶體管20的制造方法。
圖9A 圖9C以及圖10A 圖10C是按工序順序表示第二實(shí)施方式的p 型MOS晶體管的制造方法的概略剖視圖。
首先，作為圖9A、圖9B,經(jīng)過(guò)與第一實(shí)施方式的圖7A、圖7B相同的工序。此外，在本實(shí)施方式中，必須將側(cè)壁絕緣膜14形成為內(nèi)側(cè)側(cè)壁絕緣膜 14a和外側(cè)側(cè)壁絕緣膜14b的雙層結(jié)構(gòu)。
接著，如圖9C所示，除去柵電極13的一部分，并且除去內(nèi)側(cè)側(cè)壁絕緣 膜14a的一部分。
詳細(xì)來(lái)說(shuō)，首先，例如利用TMAH進(jìn)行濕法蝕刻，相對(duì)于側(cè)壁絕緣膜 14有選擇地只蝕刻?hào)烹姌O13。由此，使柵電極13降低規(guī)定量，使得柵電極 13的上部比側(cè)壁絕緣膜14的上部低。
接著，例如利用TMAH進(jìn)行濕法蝕刻，相對(duì)于柵電極13和外側(cè)側(cè)壁絕 緣膜14b有選擇地只蝕刻內(nèi)側(cè)側(cè)壁絕緣膜14a。由此，使內(nèi)側(cè)側(cè)壁絕緣膜14a 降低規(guī)定量，使得內(nèi)側(cè)側(cè)壁絕緣膜14a的上部比柵電極13的上部低。
接著，作為圖10A 圖10C,經(jīng)過(guò)與第一實(shí)施方式的圖8A 圖8C相同 的工序。
然后，經(jīng)過(guò)形成層間絕緣膜的工序、將TESL膜16作為蝕刻阻擋膜而形 成接觸孔的工序、形成布線(xiàn)的工序等的各個(gè)工序，完成p型MOS晶體管20。
在本實(shí)施方式中，在p型MOS晶體管20中，雖然形成了TESL膜16， 但實(shí)際上也能夠?qū)系绤^(qū)域賦予用于提高p型MOS晶體管20特性的變形， 其中，上述TESL膜16通常具有對(duì)溝道區(qū)域賦予提高n型MOS晶體管特性 的變形的性質(zhì)，并且會(huì)對(duì)溝道區(qū)域賦予使該p型MOS晶體管特性惡化的變 形。在此，通過(guò)分別控制柵電極13和內(nèi)側(cè)側(cè)壁絕緣膜14a的蝕刻量，能夠精 細(xì)地(fine)控制施加在溝道區(qū)域的壓縮應(yīng)力。由此，實(shí)現(xiàn)提高該p型MOS 晶體管20的特性。
(第三實(shí)施方式)
在本實(shí)施方式中，說(shuō)明圖4的n型MOS晶體管40的制造方法。
圖11A 圖11C以及圖12A 圖12C是按工序順序表示第三實(shí)施方式的 n型MOS晶體管的制造方法的概略剖視圖。
首先，如圖IIA所示，在硅半導(dǎo)體基板11上隔著柵絕緣膜12而刻畫(huà)圖 案形成柵電極33后，依次形成袋區(qū)域38和擴(kuò)展區(qū)域39。
詳細(xì)來(lái)說(shuō)，首先，在硅半導(dǎo)體基板11上通過(guò)CVD法、熱氧化法和熱氮 化法等形成例如膜厚為1.5nm左右的SiON膜(未圖示)。
接著，通過(guò)CVD法等，在整個(gè)面上堆積例如膜厚為70nm左右的多晶硅膜(未圖示)。
然后，對(duì)多晶硅膜和SiON膜進(jìn)行圖案刻畫(huà)，使其成為電極形狀，從而 在硅半導(dǎo)體基板11上隔著柵絕緣膜32而刻畫(huà)圖案形成柵電極33。
接著，為了抑制穿透，將柵電極33作為掩模，在加速能量為10keV、劑 量為lxlO"/cr^的條件下向硅半導(dǎo)體基板11的表層進(jìn)行離子注入，來(lái)注入p 型雜質(zhì)，在此注入硼(B)。由此，在柵電極33的兩側(cè)的硅半導(dǎo)體基板11 的表層形成一對(duì)袋區(qū)域38。
接著，將柵電極33作為掩模，在加速能量為5keV、劑量為lxl014/cm2 的條件下向硅半導(dǎo)體基板11的表層進(jìn)行離子注入，來(lái)注入n型雜質(zhì)，在此注 入砷(As)。由此，在柵電極33的兩側(cè)的硅半導(dǎo)體基板11的表層形成與袋 區(qū)域38重疊的一對(duì)擴(kuò)展區(qū)域39。
接著，如圖11B所示，在柵電極33的兩側(cè)面形成側(cè)壁絕緣膜34。
詳細(xì)來(lái)說(shuō)，首先，以覆蓋柵電極33的方式形成絕緣膜，在此，通過(guò)CVD 法堆積氧化硅膜。然后，通過(guò)RIE對(duì)整個(gè)面進(jìn)行蝕刻(全面異向性蝕刻)， 從而在柵電極33的兩側(cè)面殘留氧化硅膜，形成內(nèi)側(cè)側(cè)壁絕緣膜34a。
接著，以覆蓋柵電極33和內(nèi)側(cè)側(cè)壁絕緣膜34a的方式，形成與內(nèi)側(cè)側(cè)壁 絕緣膜34a的材質(zhì)不同的材質(zhì)的絕緣膜，在此通過(guò)CVD法堆積氮化硅膜。然 后，通過(guò)RIE對(duì)整個(gè)面進(jìn)行蝕刻，殘留覆蓋內(nèi)側(cè)側(cè)壁絕緣膜34a的氮化硅膜， 形成外側(cè)側(cè)壁絕緣膜34b。此時(shí)，形成了包含內(nèi)側(cè)側(cè)壁絕緣膜34a和外側(cè)側(cè) 壁絕緣膜34b的側(cè)壁絕緣膜34。
此外，在沒(méi)有特別需要的情況下，也可以將側(cè)壁絕緣膜34形成為單層結(jié)構(gòu)。
接著，如圖11C所示，只除去柵電極33的一部分。
詳細(xì)來(lái)說(shuō)，例如利用TMAH進(jìn)行濕法蝕刻，相對(duì)于側(cè)壁絕緣膜34有選 擇地只蝕刻?hào)烹姌O33。由此，使柵電極33降低規(guī)定量，使得柵電極33的上 部比側(cè)壁絕緣膜34的上部低。
接著，如圖12A所示，隨著向柵電極33內(nèi)導(dǎo)入n型雜質(zhì)，形成源極/漏 極區(qū)域31。
詳細(xì)來(lái)說(shuō)，將柵電極33和側(cè)壁絕緣膜34作為掩模,在加速能量為30keV、 劑量為lxlO"/cr^的條件下向硅半導(dǎo)體基板11的表層進(jìn)行離子注入，來(lái)注入n型雜質(zhì)，在此注入砷(As)。由此，隨著向柵電極33內(nèi)導(dǎo)入As，在柵電 極33的兩側(cè)的硅半導(dǎo)體基板11的表層形成一對(duì)源極/漏極區(qū)域31，上述一對(duì) 源極/漏極區(qū)域31與袋區(qū)域38及一對(duì)擴(kuò)展區(qū)域39的一部分重疊，并且比擴(kuò) 展區(qū)域39深。
然后，在100(TC下實(shí)施1秒鐘左右的退火處理，使導(dǎo)入的各種雜質(zhì)活性化。
接著，如圖12B所示，形成硅化物層35來(lái)作為自對(duì)準(zhǔn)硅化物結(jié)構(gòu)。
詳細(xì)來(lái)說(shuō)，通過(guò)濺射法等，將硅和硅化所得的金屬(未圖示)、例如Ni、 Co、 Ti等，堆積在包括柵電極33上和源極/漏極區(qū)域31上的整個(gè)面上。然后， 通過(guò)實(shí)施熱處理，使所堆積的金屬與柵電極33上和源極/漏極區(qū)域31上的硅 發(fā)生反應(yīng)。然后，通過(guò)濕法蝕刻除去未反應(yīng)的金屬。由此，分別在柵電極33 上和源極/漏極區(qū)域31上形成硅化物層35，作為自對(duì)準(zhǔn)硅化物結(jié)構(gòu)。
接著，如圖12C所示，以覆蓋柵電極33、側(cè)壁絕緣膜34和源極/漏極區(qū) 域31的方式，在整個(gè)面上形成TESL膜36。
詳細(xì)來(lái)說(shuō)，首先，利用例如在SiN成膜氣體(例如NH3和SiH4等)中混 入碳(C)而成的成膜氣體，通過(guò)等離子CVD法在硅半導(dǎo)體基板11的整個(gè) 面上堆積例如膜厚為40nm左右的SiN膜(未圖示)。然后，在該SiN膜(未 圖示)中混入C。由此，形成了CESL膜36，該TESL膜36是具有通過(guò)自身 膨脹從而對(duì)外部施加壓縮應(yīng)力(compressive stress:壓縮應(yīng)力)的性質(zhì)的SiN 膜。
然后，經(jīng)過(guò)形成層間絕緣膜的工序、將CESL膜36作為蝕刻阻擋膜而形 成接觸孔的工序、形成布線(xiàn)的工序等的各個(gè)工序，完成n型MOS晶體管40。
在本實(shí)施方式中，在n型MOS晶體管40中，雖然形成了CESL膜36， 但實(shí)際上也能夠?qū)系绤^(qū)域賦予用于提高n型MOS晶體管40特性的變形， 其中，上述CESL膜36通常具有對(duì)溝道區(qū)域賦予提高p型MOS晶體管特性 的變形的性質(zhì)，并且會(huì)對(duì)溝道區(qū)域賦予使該n型MOS晶體管特性惡化的變 形。由此，實(shí)現(xiàn)提高該p型MOS晶體管40的特性。 (第四實(shí)施方式)
在本實(shí)施方式中，說(shuō)明圖5的n型MOS晶體管50的制造方法。
圖13A 圖13C以及圖14A 圖14C是按工序順序表示第四實(shí)施方式的
23n型MOS晶體管的制造方法的概略剖視圖。
首先，作為圖13A、圖13B，經(jīng)過(guò)與第三實(shí)施方式的圖IIA、圖11B相 同的工序。此外，在本實(shí)施方式中，必須將側(cè)壁絕緣膜34形成為內(nèi)側(cè)側(cè)壁絕 緣膜34a和外側(cè)側(cè)壁絕緣膜34b的雙層結(jié)構(gòu)。
接著，如圖13C所示，除去柵電極33的一部分，并且除去內(nèi)側(cè)側(cè)壁絕 緣膜34a的一部分。
詳細(xì)來(lái)說(shuō)，首先，例如利用TMAH進(jìn)行濕法蝕刻，相對(duì)于側(cè)壁絕緣膜 34有選擇地只蝕刻?hào)烹姌O33。由此，使柵電極33降低規(guī)定量，使得柵電極 33的上部比側(cè)壁絕緣膜34的上部低。
接著，例如利用TMAH和氟酸進(jìn)行濕法蝕刻，相對(duì)于柵電極33和外側(cè) 側(cè)壁絕緣膜34b有選擇地只蝕刻內(nèi)側(cè)側(cè)壁絕緣膜34a。由此，使內(nèi)側(cè)側(cè)壁絕 緣膜34a降低規(guī)定量，使得內(nèi)側(cè)側(cè)壁絕緣膜34a的上部比柵電極33的上部低。
接著，作為圖14A 圖14C，經(jīng)過(guò)與第三實(shí)施方式的圖12A 圖12C相 同的工序。
然后，經(jīng)過(guò)形成層間絕緣膜的工序、將CESL膜36作為蝕刻阻擋膜而形 成接觸孔的工序、形成布線(xiàn)的工序等的各個(gè)工序，完成n型MOS晶體管50。
在本實(shí)施方式中，在n型MOS晶體管50中，雖然形成了CESL膜36， 但實(shí)際上也能夠?qū)系绤^(qū)域賦予用于提高n型MOS晶體管50特性的變形， 其中，上述CESL膜36通常具有對(duì)溝道區(qū)域賦予提高p型MOS晶體管特性 的變形的性質(zhì)，并且會(huì)對(duì)溝道區(qū)域賦予使該n型MOS晶體管特性惡化的變 形。在此，通過(guò)分別控制柵電極33和內(nèi)側(cè)側(cè)壁絕緣膜34a的蝕刻量，能夠精 細(xì)地(fme)控制施加在溝道區(qū)域的拉抻應(yīng)力。由此，實(shí)現(xiàn)提高該n型MOS 晶體管50的特性。
(第五實(shí)施方式)
本實(shí)施方式中，說(shuō)明圖3的CMOS晶體管的制造方法。
圖15 圖20是按工序順序表示第五實(shí)施方式的CMOS晶體管的制造方 法的概略剖視圖。
首先，如15所示，在硅半導(dǎo)體基板11上，在由元件分離結(jié)構(gòu)17劃分出 的n型MOS區(qū)域和p型MOS區(qū)域中，隔著柵絕緣膜22、 12而刻畫(huà)圖案形 成柵電極23、 13。詳細(xì)來(lái)說(shuō)，首先，在硅半導(dǎo)體基板11的元件分離區(qū)域形成元件分離結(jié)構(gòu)
17。在此，例如通過(guò)STI (Shallow Trench Isolation:淺溝道隔離)法，在元 件分離區(qū)域形成溝槽，用絕緣物填埋該溝槽而使其平坦，從而形成元件分離 結(jié)構(gòu)17。由此，在硅半導(dǎo)體基板ll上劃分出n型MOS區(qū)域和p型MOS區(qū) 域。
接著，通過(guò)CVD法、熱氧化法和熱氮化法等，在硅半導(dǎo)體基板ll上的 n型MOS區(qū)域和p型MOS區(qū)域形成例如膜厚為1.5nm左右的SiON膜(未
圖示)。
接著，通過(guò)CVD法等，在包括n型MOS區(qū)域和p型MOS區(qū)域的整個(gè) 面上，堆積例如膜厚為70nm左右的多晶硅膜(未圖示)。
然后，在n型MOS區(qū)域和p型MOS區(qū)域，同時(shí)對(duì)多晶硅膜和SiON膜 進(jìn)行圖案刻畫(huà)，使其成為電極形狀。由此，在n型MOS區(qū)域，在硅半導(dǎo)體 基板11上隔著柵絕緣膜22而刻畫(huà)圖案形成柵電極23。另一方面，在p型 MOS區(qū)域，在硅半導(dǎo)體基板11上隔著柵絕緣膜12而刻畫(huà)圖案形成柵電極 13。
接著，如圖16所示，在n型MOS區(qū)域按順序形成袋區(qū)域26和擴(kuò)展區(qū) 域27。
詳細(xì)來(lái)說(shuō)，首先，通過(guò)平版印刷術(shù)(lithography)形成抗蝕掩模29a，該 抗蝕掩模29a覆蓋p型MOS區(qū)域并且使n型MOS區(qū)域露出。
接著，針對(duì)從抗蝕掩模29a中露出的n型MOS區(qū)域，為了抑制穿透，將 柵電極23作為掩模，在加速能量為10keV、劑量為lxlO"/ci^的條件下向硅 半導(dǎo)體基板ll的表層進(jìn)行離子注入，來(lái)注入p型雜質(zhì)，在此注入硼(B)。 由此，在柵電極33的兩側(cè)的硅半導(dǎo)體基板11的表層形成一對(duì)袋區(qū)域26。
接著，將柵電極23作為掩模，在加速能量為5keV、劑量為lxl0"/cm2 的條件下向硅半導(dǎo)體基板ll的表層進(jìn)行離子注入，來(lái)注入n型雜質(zhì)，在此注 入砷(As)。由此，在柵電極23的兩側(cè)的硅半導(dǎo)體基板11的表層形成與袋 區(qū)域26重疊的一對(duì)擴(kuò)展區(qū)域27。
接著，如圖17所示，在p型MOS區(qū)域按順序形成袋區(qū)域18和擴(kuò)展區(qū) 域19。
詳細(xì)來(lái)說(shuō)，首先，在通過(guò)灰化處理等除去抗蝕掩模29a之后，通過(guò)平版印刷術(shù)形成抗蝕掩模29b，該抗蝕掩模29b覆蓋n型MOS區(qū)域并且使p型 MOS區(qū)域露出。
接著，針對(duì)從抗蝕掩模29b中露出的p型MOS區(qū)域，為了抑制穿透， 將柵電極13作為掩模，在加速能量為30keV、劑量為1><1013/咖2的條件下向 硅半導(dǎo)體基板11的表層進(jìn)行離子注入，來(lái)注入n型雜質(zhì)，在此注入砷(As)。 由此，在柵電極13的兩側(cè)的硅半導(dǎo)體基板11的表層形成一對(duì)袋區(qū)域18。
接著，將柵電極13作為掩模，在加速能量為lkeV、劑量為lxl0"/cm2 的條件下向硅半導(dǎo)體基板11的表層進(jìn)行離子注入，來(lái)注入p型雜質(zhì)，在此注 入硼(B)。由此，在柵電極13的兩側(cè)的硅半導(dǎo)體基板11的表層形成與袋 區(qū)域18重疊的一對(duì)擴(kuò)展區(qū)域19。
接著，如圖18所示，同時(shí)在n型MOS區(qū)域形成側(cè)壁絕緣膜24、在p型 MOS區(qū)域形成側(cè)壁絕緣膜14。
詳細(xì)來(lái)說(shuō)，首先，通過(guò)灰化處理等除去抗蝕掩模29b。
接著，在包括n型MOS區(qū)域和p型MOS區(qū)域的整個(gè)面上，以覆蓋柵電 極23、 13的方式形成絕緣膜，在此，通過(guò)CVD法堆積氧化硅膜。然后，通 過(guò)RIE對(duì)整個(gè)面進(jìn)行蝕刻(全面異向性蝕刻)，從而在柵電極23、 13的兩側(cè) 面殘留氧化硅膜，形成內(nèi)側(cè)側(cè)壁絕緣膜24a、 14a。
接著，在包括n型MOS區(qū)域和p型MOS區(qū)域的整個(gè)面上，以覆蓋柵電 極23、 13以及內(nèi)側(cè)側(cè)壁絕緣膜24a、 14a的方式形成與內(nèi)側(cè)側(cè)壁絕緣膜24a、 14a的材質(zhì)不同的材質(zhì)的絕緣膜，在此通過(guò)CVD法堆積氮化硅膜。然后，通 過(guò)RIE對(duì)整個(gè)面進(jìn)行蝕刻，殘留覆蓋內(nèi)側(cè)側(cè)壁絕緣膜24a、 14a的氮化硅膜， 形成外側(cè)側(cè)壁絕緣膜24b、 14b。此時(shí)，同時(shí)在n型MOS區(qū)域形成了包含內(nèi) 側(cè)側(cè)壁絕緣膜24a和外側(cè)側(cè)壁絕緣膜24b的側(cè)壁絕緣膜24、在p型MOS區(qū) 域形成包含內(nèi)側(cè)側(cè)壁絕緣膜14a和外側(cè)側(cè)壁絕緣膜14b的側(cè)壁絕緣膜14。
接著，如圖19所示，在n型MOS區(qū)域形成一對(duì)源極/漏極區(qū)域28。
詳細(xì)來(lái)說(shuō)，首先，通過(guò)平版印刷術(shù)形成抗蝕掩模29c，該抗蝕掩模29c 覆蓋p型MOS區(qū)域并且使n型MOS區(qū)域露出。
接著，將柵電極23和側(cè)壁絕緣膜24作為掩模，在加速能量為30keV、 劑量為lxlO"/cr^的條件下向硅半導(dǎo)體基板11的表層進(jìn)行離子注入，來(lái)注入 n型雜質(zhì)，在此注入砷(As)。由此，隨著向柵電極23內(nèi)導(dǎo)入As，在柵電極23的兩側(cè)的硅半導(dǎo)體基板11的表層形成一對(duì)源極/漏極區(qū)域28，上述一對(duì) 源極/漏極區(qū)域28與袋區(qū)域26及一對(duì)擴(kuò)展區(qū)域27部分重疊，并且比擴(kuò)展區(qū) 域27深。
接著，如圖20所示，在p型MOS區(qū)域中，對(duì)柵電極13和內(nèi)側(cè)側(cè)壁絕 緣膜14a進(jìn)行部分加工。
詳細(xì)來(lái)說(shuō)，首先，通過(guò)灰化處理除去抗蝕掩模29c之后，通過(guò)平版印刷 術(shù)形成抗蝕掩模29d，該抗蝕掩模29d覆蓋n型MOS區(qū)域并且使p型MOS 區(qū)域露出。
接著，例如利用TMAH進(jìn)行濕法蝕刻，相對(duì)于側(cè)壁絕緣膜14有選擇地 只蝕刻?hào)烹姌O13。由此，使柵電極13降低規(guī)定量，使得柵電極13的上部比 側(cè)壁絕緣膜14的上部低。
接著，例如利用TMAH和氟酸進(jìn)行濕法蝕刻，相對(duì)于柵電極13和外側(cè) 側(cè)壁絕緣膜14b有選擇地只蝕刻內(nèi)側(cè)側(cè)壁絕緣膜14a。由此，使內(nèi)側(cè)側(cè)壁絕 緣膜14a降低規(guī)定量,使得內(nèi)側(cè)側(cè)壁絕緣膜14a的上部比柵電極13的上部低。
接著，如圖21所示，在p型MOS區(qū)域形成源極/漏極區(qū)域21。
詳細(xì)來(lái)說(shuō)，繼續(xù)使用抗蝕掩模29d,將柵電極13和側(cè)壁絕緣膜14作為 掩模，在加速能量為5keV、劑量為lxlO"/cn^的條件下向硅半導(dǎo)體基板11 的表層進(jìn)行離子注入，來(lái)注入p型雜質(zhì)，在此注入硼(B)。由此，隨著向 柵電極13內(nèi)導(dǎo)入B，并且在柵電極13的兩側(cè)的硅半導(dǎo)體基板11的表層形成 一對(duì)源極/漏極區(qū)域21，這一對(duì)源極/漏極區(qū)域21與袋區(qū)域18及一對(duì)擴(kuò)展區(qū) 域19部分重疊，并且比擴(kuò)展區(qū)域19深。
然后，在通過(guò)灰化處理等除去抗蝕掩模29d之后，在100(TC下實(shí)施1秒 鐘左右的退火處理，使導(dǎo)入n型MOS區(qū)域和p型MOS區(qū)域的各種雜質(zhì)活性 化。
接著，如圖22所示，在n型MOS區(qū)域和p型MOS區(qū)域形成硅化物層 25、 15來(lái)作為自對(duì)準(zhǔn)硅化物結(jié)構(gòu)。
詳細(xì)來(lái)說(shuō)，通過(guò)濺射法等，將硅和硅化所得的金屬(未圖示)例如Ni、 Co、 Ti等，堆積在包括柵電極23、 13上和源極/漏極區(qū)域28、 21上的整個(gè)面 上。然后，通過(guò)實(shí)施熱處理，使所堆積的金屬與柵電極23、 13上和源極/漏 極區(qū)域28、 21上的硅發(fā)生反應(yīng)。然后，通過(guò)濕法蝕刻除去未反應(yīng)的金屬。由此，分別在柵電極23、 13上和源極/漏極區(qū)域28、 21上形成硅化物層25、 15， 從而在n型MOS區(qū)域和p型MOS區(qū)域中共同成為自對(duì)準(zhǔn)硅化物結(jié)構(gòu)。
接著，如圖23所示，以覆蓋柵電極23、 13、側(cè)壁絕緣膜24、 14和源極 /漏極區(qū)域28、 21的方式，在包括n型MOS區(qū)域和p型MOS區(qū)域的整個(gè)面 上，形成TESL膜16。
詳細(xì)來(lái)說(shuō)，首先，在包括n型MOS區(qū)域和p型MOS區(qū)域的整個(gè)面上， 利用SiN成膜氣體(例如NH3和SiH4等)，通過(guò)等離子CVD法堆積例如膜 厚為40nm左右的SiN膜(未圖示)。然后，從通過(guò)UV固化而成膜的SiN 膜內(nèi)脫出氫(H)。由此，形成了TESL膜16，該TESL膜16是具有通過(guò)自 身收縮從而對(duì)外部施加拉抻應(yīng)力(tensile stress:拉抻應(yīng)力)的性質(zhì)的SiN膜。
在此，通過(guò)TESL膜16，在n型MOS區(qū)域，在溝道區(qū)域施加拉抻應(yīng)力， 從而導(dǎo)入拉抻變形。另一方面，在p型MOS區(qū)域，因該柵電極13和側(cè)壁絕 緣膜14的形狀和位置關(guān)系，施加與n型MOS區(qū)域相反方向的應(yīng)力，特別在 溝道區(qū)域施加壓縮應(yīng)力，從而導(dǎo)入壓縮變形。
然后，經(jīng)過(guò)形成層間絕緣膜的工序、將TESL膜16作為蝕刻阻擋膜而形 成接觸孔的工序、形成布線(xiàn)的工序等的各個(gè)工序，在n型MOS區(qū)域形成n 型MOS晶體管30，在p型MOS區(qū)域形成p型MOS晶體管20，從而完成 CMOS晶體管。
在本實(shí)施方式中，雖然為了防止工序數(shù)的增加和工序的復(fù)雜化，共同覆 蓋n型MOS區(qū)域和p型MOS區(qū)域而形成了 TESL膜16，但能夠共同提高n 型MOS晶體管30和p型MOS晶體管20這兩者的晶體管特性，實(shí)現(xiàn)可靠性 高的CMOS晶體管，其中，上述TESL膜16通常具有提高n型MOS晶體管 特性并且會(huì)使p型MOS晶體管特性惡化的性質(zhì)。
此外，在本實(shí)施方式中，雖然說(shuō)明了圖3的CMOS晶體管的制造方法， 但本發(fā)明也適用于以下情況，即，將圖1的p型MOS晶體管10應(yīng)用于CMOS 晶體管，從而制造該CMOS晶體管的情況。 (第6的實(shí)施方式)
本實(shí)施方式中，說(shuō)明圖6的CMOS晶體管的制造方法。
圖24 圖32是按工序順序表示第六實(shí)施方式的CMOS晶體管的制造方 法的概略剖視圖。
28首先，如24所示，在硅半導(dǎo)體基板ll上，在由元件分離結(jié)構(gòu)17劃分出 的n型MOS區(qū)域和p型MOS區(qū)域中，隔著柵絕緣膜32、 42而刻畫(huà)圖案形 成柵電極33、 43。
詳細(xì)來(lái)說(shuō)，首先，在硅半導(dǎo)體基板11的元件分離區(qū)域形成元件分離結(jié)構(gòu) 17。在此，例如通過(guò)STI (Shallow Trench Isolation:淺溝道隔離)法，在元 件分離區(qū)域形成溝槽，用絕緣物填埋該溝槽而使其平坦，從而形成元件分離 結(jié)構(gòu)17。由此，在硅半導(dǎo)體基板ll上劃分出n型MOS區(qū)域和p型MOS區(qū) 域。
接著，通過(guò)CVD法、熱氧化法和熱氮化法等，在硅半導(dǎo)體基板ll上的 n型MOS區(qū)域和p型MOS區(qū)域形成例如膜厚為1.5nm左右的SiON膜(未 圖示)。
接著，通過(guò)CVD法等，在包括n型MOS區(qū)域和p型MOS區(qū)域的整個(gè) 面上，堆積例如膜厚為70nm左右的多晶硅膜(未圖示)。
然后，在n型MOS區(qū)域和p型MOS區(qū)域，同時(shí)對(duì)多晶硅膜和SiON膜 進(jìn)行圖案刻畫(huà)，使其成為電極形狀。由此，在n型MOS區(qū)域，在硅半導(dǎo)體 基板11上隔著柵絕緣膜32而刻畫(huà)圖案形成柵電極33。另一方面，在p型 MOS區(qū)域，在硅半導(dǎo)體基板11上隔著柵絕緣膜42而刻畫(huà)圖案形成柵電極 43。
接著，如圖25所示，在n型MOS區(qū)域按順序形成袋區(qū)域46和擴(kuò)展區(qū) 域47。
詳細(xì)來(lái)說(shuō)，首先，通過(guò)平版印刷術(shù)(lithography)形成抗蝕掩模41a，該 抗蝕掩模41a覆蓋n型MOS區(qū)域并且使p型MOS區(qū)域露出。
接著，針對(duì)從抗蝕掩模41a中露出的p型MOS區(qū)域，為了抑制穿透，將 柵電極43作為掩模，在加速能量為30keV、劑量為1><1013/0112的條件下向硅 半導(dǎo)體基板ll的表層進(jìn)行離子注入，來(lái)注入n型雜質(zhì)，在此注入砷(As)。 由此，在柵電極43的兩側(cè)的硅半導(dǎo)體基板11的表層形成一對(duì)袋區(qū)域46。
接著，將柵電極43作為掩模，在加速能量為lkeV、劑量為lxl0"/cm2 的條件下向硅半導(dǎo)體基板ll的表層進(jìn)行離子注入，來(lái)注入p型雜質(zhì)，在此注 入硼(B)。由此，在柵電極43的兩側(cè)的硅半導(dǎo)體基板11的表層形成與袋 區(qū)域46重疊的一對(duì)擴(kuò)展區(qū)域47。接著，如圖26所示，在n型MOS區(qū)域按順序形成袋區(qū)域38和擴(kuò)展區(qū) 域39。
詳細(xì)來(lái)說(shuō)，首先，在通過(guò)灰化處理等除去抗蝕掩模41a之后，通過(guò)平版 印刷術(shù)形成抗蝕掩模41b，該抗蝕掩模41b覆蓋p型MOS區(qū)域并且使n型 MOS區(qū)域露出。
接著，針對(duì)從抗蝕掩模41b中露出的n型MOS區(qū)域，為了抑制穿透， 將柵電極33作為掩模，在加速能量為10keV、劑量為lxlO"/cr^的條件下向 硅半導(dǎo)體基板ll的表層進(jìn)行離子注入，來(lái)注入p型雜質(zhì)，在此注入硼(B)。 由此，在柵電極33的兩側(cè)的硅半導(dǎo)體基板11的表層形成一對(duì)袋區(qū)域38。
接著，將柵電極33作為掩模，在加速能量為5keV、劑量為lxl0"/cm2 的條件下向硅半導(dǎo)體基板ll的表層進(jìn)行離子注入，來(lái)注入n型雜質(zhì)，在此注 入砷(As)。由此，在柵電極33的兩側(cè)的硅半導(dǎo)體基板11的表層形成與袋 區(qū)域38重疊的一對(duì)擴(kuò)展區(qū)域39。
接著，如圖27所示，同時(shí)在n型MOS區(qū)域形成側(cè)壁絕緣膜34、在p型 MOS區(qū)域形成側(cè)壁絕緣膜44。
詳細(xì)來(lái)說(shuō)，首先，通過(guò)灰化處理等除去抗蝕掩模41b。
接著，在包括n型MOS區(qū)域和p型MOS區(qū)域的整個(gè)面上，以覆蓋柵電 極33、 43的方式形成絕緣膜，在此，通過(guò)CVD法堆積氧化硅膜。然后，通 過(guò)RIE對(duì)整個(gè)面進(jìn)行蝕刻(全面異向性蝕刻)，從而在柵電極33、 43的兩側(cè) 面殘留氧化硅膜，形成內(nèi)側(cè)側(cè)壁絕緣膜34a、 44a。
接著，在包括n型MOS區(qū)域和p型MOS區(qū)域的整個(gè)面上，以覆蓋柵電 極33、 43以及內(nèi)側(cè)側(cè)壁絕緣膜34a、 44a的方式形成與內(nèi)側(cè)側(cè)壁絕緣膜34a、 44a的材質(zhì)不同的材質(zhì)的絕緣膜，在此通過(guò)CVD法堆積氮化硅膜。然后，通 過(guò)RIE對(duì)整個(gè)面進(jìn)行蝕刻，殘留覆蓋內(nèi)側(cè)側(cè)壁絕緣膜34a、 44a的氮化硅膜， 形成外側(cè)側(cè)壁絕緣膜34b、 44b。此時(shí)，同時(shí)在n型MOS區(qū)域形成了包含內(nèi) 側(cè)側(cè)壁絕緣膜34a和外側(cè)側(cè)壁絕緣膜34b的側(cè)壁絕緣膜34、在p型MOS區(qū) 域形成包含內(nèi)側(cè)側(cè)壁絕緣膜44a和外側(cè)側(cè)壁絕緣膜44b的側(cè)壁絕緣膜44。
接著，如圖28所示，在p型MOS區(qū)域形成一對(duì)源極/漏極區(qū)域48。
詳細(xì)來(lái)說(shuō)，首先，通過(guò)平版印刷術(shù)形成抗蝕掩模41c，該抗蝕掩模41c 覆蓋n型MOS區(qū)域并且使p型MOS區(qū)域露出。接著，將柵電極43和側(cè)壁絕緣膜44作為掩模，在加速能量為5keV、劑 量為lxlO"/cr^的條件下向硅半導(dǎo)體基板11的表層進(jìn)行離子注入，來(lái)注入p 型雜質(zhì)，在此注入硼(B)。由此，隨著向柵電極43內(nèi)導(dǎo)入B，在柵電極43 的兩側(cè)的硅半導(dǎo)體基板11的表層形成一對(duì)源極/漏極區(qū)域48，上述一對(duì)源極/ 漏極區(qū)域48與袋區(qū)域46及一對(duì)擴(kuò)展區(qū)域47部分重疊，并且比擴(kuò)展區(qū)域47 深。
接著，如圖29所示，在n型MOS區(qū)域中，對(duì)柵電極33和內(nèi)側(cè)側(cè)壁絕 緣膜34a進(jìn)行部分加工。
詳細(xì)來(lái)說(shuō)，首先，通過(guò)灰化處理除去抗蝕掩模41c之后，通過(guò)平版印刷 術(shù)形成抗蝕掩模41d，該抗蝕掩模41d覆蓋n型MOS區(qū)域并且使p型MOS 區(qū)域露出。
接著，例如利用TMAH進(jìn)行濕法蝕刻，相對(duì)于側(cè)壁絕緣膜34有選擇地 只蝕刻?hào)烹姌O33。由此，使柵電極33降低規(guī)定量，使得柵電極33的上部比 側(cè)壁絕緣膜34的上部低。
接著，例如利用TMAH和氟酸進(jìn)行濕法蝕刻，相對(duì)于柵電極33和外側(cè) 側(cè)壁絕緣膜34b有選擇地只蝕刻內(nèi)側(cè)側(cè)壁絕緣膜34a。由此，使內(nèi)側(cè)側(cè)壁絕 緣膜34a降低規(guī)定量,使得內(nèi)側(cè)側(cè)壁絕緣膜34a的上部比柵電極33的上部低。
接著，如圖30所示，在n型MOS區(qū)域形成源極/漏極區(qū)域31。
詳細(xì)來(lái)說(shuō)，繼續(xù)使用抗蝕掩模41d，將柵電極33和側(cè)壁絕緣膜34作為 掩模，在加速能量為30keV、劑量為"1015/0112的條件下向硅半導(dǎo)體基板11 的表層進(jìn)行離子注入，來(lái)注入n型雜質(zhì)，在此注入砷(As)。由此，隨著向 柵電極33內(nèi)導(dǎo)入As，在柵電極33的兩側(cè)的硅半導(dǎo)體基板11的表層形成一 對(duì)源極/漏極區(qū)域31，上述一對(duì)源極/漏極區(qū)域31與袋區(qū)域38及一對(duì)擴(kuò)展區(qū) 域39部分重疊，并且比擴(kuò)展區(qū)域39深。
然后，在通過(guò)灰化處理等除去抗蝕掩模41d之后，在100(TC下實(shí)施1秒 鐘左右的退火處理，使導(dǎo)入n型MOS區(qū)域和p型MOS區(qū)域的各種雜質(zhì)活性 化。
接著，如圖31所示，在n型MOS區(qū)域和p型MOS區(qū)域形成硅化物層 35、 45來(lái)作為自對(duì)準(zhǔn)硅化物結(jié)構(gòu)。
詳細(xì)來(lái)說(shuō)，通過(guò)濺射法等，將硅和硅化所得的金屬(未圖示)例如Ni、Co、 Ti等，堆積在包括柵電極33、 43上和源極/漏極區(qū)域31、 48上的整個(gè)面 上。然后，通過(guò)實(shí)施熱處理，使所堆積的金屬與柵電極33、 43上和源極/漏 極區(qū)域31、 48上的硅發(fā)生反應(yīng)。然后，通過(guò)濕法蝕刻除去未反應(yīng)的金屬。由 此，分別在柵電極33、 43上和源極/漏極區(qū)域31、 48上形成硅化物層35、 45, 從而在n型MOS區(qū)域和p型MOS區(qū)域中共同成為自對(duì)準(zhǔn)硅化物結(jié)構(gòu)。
接著，如圖32所示，以覆蓋柵電極33、 43側(cè)壁絕緣膜34、 44和源極/ 漏極區(qū)域31、 48的方式，在包括n型MOS區(qū)域和p型MOS區(qū)域的整個(gè)面 上形成CESL膜36。
詳細(xì)來(lái)說(shuō)，首先，在包括n型MOS區(qū)域和p型MOS區(qū)域的整個(gè)面上， 通過(guò)等離子CVD法堆積例如膜厚為40nm左右的SiN膜(未圖示)。在該 SiN成膜中混入有C。由此，形成了CESL膜36，該CESL膜36是具有通過(guò) 自身膨脹從而對(duì)外部施加壓縮應(yīng)力(compressive stress:壓縮應(yīng)力)的性質(zhì)的 SiN膜。
在此，通過(guò)CESL膜36，在p型MOS區(qū)域，在溝道區(qū)域施加壓縮應(yīng)力， 從而導(dǎo)入壓縮變形。另一方面，在n型MOS區(qū)域，因該柵電極33和側(cè)壁絕 緣膜34的形狀和位置關(guān)系，施加與p型MOS區(qū)域相反方向的應(yīng)力，特別在 溝道區(qū)域施加拉抻應(yīng)力，從而導(dǎo)入拉抻變形。
然后，經(jīng)過(guò)形成層間絕緣膜的工序、將CESL膜36作為蝕刻阻擋膜而形 成接觸孔的工序、形成布線(xiàn)的工序等的各個(gè)工序，在n型MOS區(qū)域形成n 型MOS晶體管50，在p型MOS區(qū)域形成p型MOS晶體管60，從而完成 CMOS晶體管。
此外，在本實(shí)施方式中，雖然說(shuō)明了圖6的CMOS晶體管的制造方法， 但本發(fā)明也適用于以下情況，即，將圖4的n型MOS晶體管40應(yīng)用于CMOS 晶體管，從而制造該CMOS晶體管的情況。
在本實(shí)施方式中，雖然為了防止工序數(shù)的增加和工序的復(fù)雜化，共同覆 蓋n型MOS區(qū)域和p型MOS區(qū)域而形成了 CESL膜36，但能夠共同提高n 型MOS晶體管50和p型MOS晶體管60這兩者的晶體管特性，實(shí)現(xiàn)可靠性 高的CMOS晶體管，其中，上述CESL膜36通常具有提高p型MOS晶體管 特性并且會(huì)使n型MOS晶體管特性惡化的性質(zhì)。
工業(yè)上的可利用性根據(jù)本發(fā)明，在一方面的導(dǎo)電型晶體管中，即使形成了蝕刻阻擋膜，實(shí) 際上也能夠?qū)系绤^(qū)域賦予用于提高晶體管特性的變形，從而實(shí)現(xiàn)提高該一 方面的導(dǎo)電型晶體管的特性，其中，上述蝕刻阻擋膜通常具有對(duì)溝道區(qū)域賦 予提高另一方面的導(dǎo)電型晶體管特性的變形的性質(zhì)，并且會(huì)對(duì)溝道區(qū)域賦予 使該一方面的導(dǎo)電型的晶體管特性惡化的變形。根據(jù)本發(fā)明，進(jìn)一步在互補(bǔ) 型的半導(dǎo)體器件中，為了防止工序數(shù)的增加和工序的復(fù)雜化，即使共同覆蓋
n溝道晶體管側(cè)和p溝道晶體管側(cè)而形成蝕刻阻擋膜，也能夠共同提高兩者 的晶體管的特性，實(shí)現(xiàn)可靠性高的半導(dǎo)體器件，其中，上述蝕刻阻擋膜具有 通常提高一方面的導(dǎo)電型的晶體管的特性并且使另一方面的導(dǎo)電型的晶體管 特性惡化的性質(zhì)。
權(quán)利要求
1. 一種半導(dǎo)體器件，在半導(dǎo)體區(qū)域具有p溝道型晶體管，該半導(dǎo)體器件的特征在于，上述p溝道型晶體管包括第一柵電極，其形成在上述半導(dǎo)體區(qū)域的上方，第一側(cè)壁絕緣膜，其形成在上述第一柵電極的兩側(cè)面，一對(duì)p型雜質(zhì)擴(kuò)散區(qū)域，形成在上述第一柵電極的兩側(cè)，拉抻應(yīng)力絕緣膜，其至少覆蓋上述第一柵電極和上述第一側(cè)壁；上述第一柵電極的上部比上述第一側(cè)壁絕緣膜的上部低。
2. 如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，上述第一側(cè)壁絕緣膜形成為具有第一內(nèi)側(cè)側(cè)壁絕緣膜和第一外側(cè)側(cè)壁絕 緣膜的結(jié)構(gòu)，其中，上述第一內(nèi)側(cè)側(cè)壁絕緣膜形成在內(nèi)側(cè)，上述第一外側(cè)側(cè) 壁絕緣膜形成在外側(cè)，并且至少覆蓋上述第一內(nèi)側(cè)側(cè)壁絕緣膜的一部分，上述第一柵電極的上部比上述第一外側(cè)側(cè)壁絕緣膜的上部低，并且上述 第一內(nèi)側(cè)側(cè)壁絕緣膜的上部比上述第一柵電極的上部低。
3. 如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 在上述半導(dǎo)體區(qū)域具有上述p溝道型晶體管，并且具有n溝道型晶體管， 在上述半導(dǎo)體區(qū)域上，以共同覆蓋上述p溝道型晶體管和上述n溝道型晶體管的方式形成有上述拉抻應(yīng)力絕緣膜。
4. 一種半導(dǎo)體器件，在半導(dǎo)體區(qū)域具有n溝道型晶體管，該半導(dǎo)體器件 的特征在于，上述n溝道型晶體管包括第二柵電極，其形成在上述半導(dǎo)體區(qū)域的上方，第二側(cè)壁絕緣膜，其形成在上述第二柵電極的兩側(cè)面，一對(duì)n型雜質(zhì)擴(kuò)散區(qū)域，形成在上述第二柵電極的兩側(cè)，壓縮應(yīng)力絕緣膜，其至少覆蓋上述第二柵電極和上述第二側(cè)壁；上述第二柵電極的上部比上述第二側(cè)壁絕緣膜的上部低。
5. 如權(quán)利要求4所述的半導(dǎo)體器件，其特征在于， 上述第二側(cè)壁絕緣膜形成為具有第二內(nèi)側(cè)側(cè)壁絕緣膜和第二外側(cè)側(cè)壁絕緣膜的結(jié)構(gòu)，其中，上述第二內(nèi)側(cè)側(cè)壁絕緣膜形成在內(nèi)側(cè)，上述第二外側(cè)側(cè)壁絕緣膜形成在外側(cè)，并且至少覆蓋上述第二內(nèi)側(cè)側(cè)壁絕緣膜的一部分，上述第二柵電極的上部比上述第二外側(cè)側(cè)壁絕緣膜的上部低，并且上述 第二內(nèi)側(cè)側(cè)壁絕緣膜的上部比上述第二柵電極的上部低。
6. 如權(quán)利要求4所述的半導(dǎo)體器件，其特征在于， 在上述半導(dǎo)體區(qū)域具有上述n溝道型晶體管，并且具有p溝道型晶體管， 在上述半導(dǎo)體區(qū)域上，以共同覆蓋上述n溝道型晶體管和上述p溝道型晶體管的方式形成有上述壓縮應(yīng)力絕緣膜。
7. —種半導(dǎo)體器件的制造方法，該半導(dǎo)體器件在半導(dǎo)體區(qū)域具有p溝道型晶體管，該半導(dǎo)體器件的制造方法的特征在于， 包括在上述半導(dǎo)體區(qū)域的上方形成第一柵電極的工序， 在上述第一柵電極的兩側(cè)面形成第一側(cè)壁絕緣膜的工序， 在上述第一柵電極的兩側(cè)形成一對(duì)p型雜質(zhì)擴(kuò)散區(qū)域的工序， 以至少覆蓋上述第一柵電極和上述第一側(cè)壁的方式形成拉抻應(yīng)力絕緣膜 的工序；使上述第一柵電極的上部形成為比上述第一側(cè)壁絕緣膜的上部低的結(jié)構(gòu)。
8. 如權(quán)利要求7所述的半導(dǎo)體器件的制造方法，其特征在于， 在形成上述第一側(cè)壁絕緣膜的工序中，使上述第一側(cè)壁絕緣膜形成為具有第一內(nèi)側(cè)側(cè)壁絕緣膜和第一外側(cè)側(cè)壁絕緣膜的結(jié)構(gòu)，其中，上述第一內(nèi)側(cè) 側(cè)壁絕緣膜形成在內(nèi)側(cè)，上述第一外側(cè)側(cè)壁絕緣膜形成在外側(cè)，并且至少覆 蓋上述第一內(nèi)側(cè)側(cè)壁絕緣膜的一部分，然后還包括如下工序，即，除去上述第一柵電極的一部分，使得上述第 一柵電極的上部比上述第一外側(cè)側(cè)壁絕緣膜的上部低，并且除去上述第一內(nèi) 側(cè)側(cè)壁絕緣膜的一部分，使得上述第一內(nèi)側(cè)側(cè)壁絕緣膜的上部比上述第一柵 電極的上部低。
9. 如權(quán)利要求8所述的半導(dǎo)體器件的制造方法，其特征在于， 在除去上述第一柵電極的上部和上述第一內(nèi)側(cè)側(cè)壁絕緣膜的一部分的工序中，通過(guò)第一濕法蝕刻有選擇地除去上述第一柵電極的一部分，并且通過(guò) 第二濕法蝕刻有選擇地除去上述第一內(nèi)側(cè)側(cè)壁絕緣膜的一部分。
10. 如權(quán)利要求7所述的半導(dǎo)體器件的制造方法，其特征在于， 在上述半導(dǎo)體區(qū)域具有上述p溝道型晶體管，并且具有n溝道型晶體管時(shí)，在上述半導(dǎo)體區(qū)域上，以共同覆蓋上述p溝道型晶體管和上述n溝道型 晶體管的方式形成有上述拉抻應(yīng)力絕緣膜。
11. 一種半導(dǎo)體器件的制造方法，該半導(dǎo)體器件在半導(dǎo)體區(qū)域具有n溝 道型晶體管，該半導(dǎo)體器件的制造方法的特征在于，包括在上述半導(dǎo)體區(qū)域的上方形成第二柵電極的工序， 在上述第二柵電極的兩側(cè)面形成第二側(cè)壁絕緣膜的工序， 在上述第二柵電極的兩側(cè)形成一對(duì)n型雜質(zhì)擴(kuò)散區(qū)域的工序， 以至少覆蓋上述第二柵電極和上述第二側(cè)壁的方式形成壓縮應(yīng)力絕緣膜 的工序；使上述第二柵電極的上部形成為比上述第二側(cè)壁絕緣膜的上部低的結(jié)構(gòu)。
12. 如權(quán)利要求ll所述的半導(dǎo)體器件的制造方法，其特征在于， 在形成上述第二側(cè)壁絕緣膜的工序中，使上述第二側(cè)壁絕緣膜形成為具有第二內(nèi)側(cè)側(cè)壁絕緣膜和第二外側(cè)側(cè)壁絕緣膜的結(jié)構(gòu)，其中，上述第二內(nèi)側(cè) 側(cè)壁絕緣膜形成在內(nèi)側(cè)，上述第二外側(cè)側(cè)壁絕緣膜形成在外側(cè)，并且至少覆 蓋上述第二內(nèi)側(cè)側(cè)壁絕緣膜的一部分，然后還包括如下工序，g卩，除去上述第二柵電極的一部分，使得上述第 二柵電極的上部比上述第二外側(cè)側(cè)壁絕緣膜的上部低，并且除去上述第二內(nèi) 側(cè)側(cè)壁絕緣膜的一部分，使得上述第二內(nèi)側(cè)側(cè)壁絕緣膜的上部比上述第二柵 電極的上部低。
13. 如權(quán)利要求ll所述的半導(dǎo)體器件的制造方法，其特征在于， 在除去上述第二柵電極的上部和上述第二內(nèi)側(cè)側(cè)壁絕緣膜的一部分的工序中，通過(guò)第一濕法蝕刻有選擇地除去上述第二柵電極的一部分，并且通過(guò) 第二濕法蝕刻有選擇地除去上述第二內(nèi)側(cè)側(cè)壁絕緣膜的一部分。
14. 如權(quán)利要求ll所述的半導(dǎo)體器件的制造方法，其特征在于， 在上述半導(dǎo)體區(qū)域具有上述n溝道型晶體管并且具有p溝道型晶體管時(shí)，在上述半導(dǎo)體區(qū)域上，以共同覆蓋上述n溝道型晶體管和上述p溝道型 晶體管的方式形成有上述壓縮應(yīng)力絕緣膜。
全文摘要
在p型MOS晶體管(10)中，通過(guò)規(guī)定的濕法蝕刻除去柵電極(13)的一部份，使柵電極(13)的上部形成為比側(cè)壁絕緣膜(14)的上部低的結(jié)構(gòu)。通過(guò)該結(jié)構(gòu)，即使形成有本來(lái)會(huì)帶來(lái)p型MOS晶體管的特性惡化的拉抻應(yīng)力(TESL)膜，從該TESL膜(16)向柵電極(13)和側(cè)壁絕緣膜(14)施加的應(yīng)力也會(huì)如圖中虛線(xiàn)箭頭所示那樣被分散，其結(jié)果，在溝道區(qū)域施加壓縮應(yīng)力(compressive stress壓縮應(yīng)力)，導(dǎo)入壓縮變形。這樣，在p型MOS晶體管(10)中，即使形成了TESL膜(16)，實(shí)際上也能夠?qū)系绤^(qū)域賦予用于提高p型MOS晶體管(10)的特性的變形，實(shí)現(xiàn)提高該p型MOS晶體管(10)的特性。
文檔編號(hào)H01L21/8238GK101523609SQ200680055979
公開(kāi)日2009年9月2日 申請(qǐng)日期2006年9月29日 優(yōu)先權(quán)日2006年9月29日
發(fā)明者島昌司 申請(qǐng)人:富士通微電子株式會(huì)社