專利名稱：半導(dǎo)體器件及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其形成方法，更具體涉及一種非易失性存儲器件及其形成方法。
背景技術(shù)：
通常，半導(dǎo)體存儲器根據(jù)其保持存儲數(shù)據(jù)是否需要電源被分為易失性存儲器和非易失性存儲器。易失性存儲器如動態(tài)隨機(jī)存取存儲器(DRAM)和靜態(tài)RAM(SRAM)具有快速的運(yùn)行速度，但是存在其中為了保持?jǐn)?shù)據(jù)必須提供電源的限制。相反，由于非易失性存儲器件如快閃存儲器沒有這種限制，因此它被廣泛地用于近年來需求顯著地增加的便攜式電子設(shè)備。
例如，快閃存儲器包括用于儲存數(shù)據(jù)的存儲單元和與其相關(guān)的器件如選擇晶體管、驅(qū)動晶體管等?？扉W存儲器的存儲單元主要采用類似于一般的晶體管的存儲晶體管。該存儲晶體管包括柵極層疊結(jié)構(gòu)和在柵極層疊結(jié)構(gòu)的兩側(cè)布置的雜質(zhì)區(qū)，其中該柵極層疊結(jié)構(gòu)配置有在襯底的溝道區(qū)上連續(xù)地層疊的隧道絕緣層、浮柵、柵層間絕緣層和控制柵。相鄰的存儲晶體管的浮柵被互相電絕緣，以及每個(gè)浮柵用作存儲器。布置在行方向上的多個(gè)存儲晶體管的控制柵被互連，以便用作字線?？扉W存儲器根據(jù)具有上述結(jié)構(gòu)的存儲晶體管的布置方案，可以被主要地分為NAND型存儲器件和NOR型存儲器件。在NAND型快閃存儲器的情況下，選擇晶體管被連接到存儲晶體管，例如，布置在行方向上的選擇晶體管的柵極被互連，由此形成選擇線。
同時(shí)，為了減小半導(dǎo)體器件的價(jià)格有必要提高集成度，這在制造半導(dǎo)體器件中帶來幾個(gè)技術(shù)困難。具體，當(dāng)半導(dǎo)體器件被高度地集成時(shí)，相鄰字線之間的間距也被減小，這使之難以提高非易失性存儲器的結(jié)構(gòu)和性能。例如，盡管為了有效操作，具有控制柵電極和浮柵電極的非易失性存儲器應(yīng)該具有高耦合比，但是字線之間的間距使之難以保證這種高耦合比。
此外，由于字線的寬度和相鄰字線之間的間距小于選擇線的寬度和選擇線和字線之間的間距，由于負(fù)載效應(yīng)，將形成選擇線的襯底的有源區(qū)可能被刻蝕損壞。
隨著存儲器件的集成度增加，選擇晶體管的溝道長度也被減小，這導(dǎo)致短溝道效應(yīng)。例如，因?yàn)樵谶吘壊糠种?，溝道摻雜濃度比溝道區(qū)的中心部分更高，所以可能容易發(fā)生穿通。此外，在鄰近選擇晶體管的存儲晶體管處發(fā)生穿通的可能性很大。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供半導(dǎo)體器件，包括形成在襯底的有源區(qū)上的第一柵極，其中該有源區(qū)被器件隔離層圖形限定；形成在第一柵極和有源區(qū)之間的第一絕緣層；以及形成在第一柵極的兩側(cè)上的有源區(qū)上的第一和第二雜質(zhì)區(qū)，其中鄰近于第一雜質(zhì)區(qū)的第一柵極的第一部分的截面形狀不同于鄰近于第二雜質(zhì)區(qū)的第一柵極的第二部分。
在本發(fā)明的某些實(shí)施例中，當(dāng)沿交叉有源區(qū)和器件隔離層圖形的方向時(shí)，第一柵極的第一部分具有基本上反轉(zhuǎn)的T形截面，以及第一柵極的第二部分具有箱形截面。
在本發(fā)明的另一實(shí)施例中，提供一種NAND快閃存儲器，包括形成在襯底的有源區(qū)上的選擇晶體管，其中該有源區(qū)被器件隔離層圖形限定；以及形成在有源區(qū)上的多個(gè)存儲晶體管，多個(gè)存儲晶體管被串聯(lián)連接到選擇晶體管，其中選擇晶體管和多個(gè)存儲晶體管的每一個(gè)包括配置有第一絕緣層、第一柵極、第二絕緣層的層疊柵極結(jié)構(gòu)以及連續(xù)地形成在有源區(qū)上的第二柵極，其中存儲晶體管的第一柵極的截面形狀基本上與鄰近于存儲晶體管的選擇晶體管的第一柵極的第一部分相同，以及與存儲晶體管相對的選擇晶體管的第一柵極的第二部分的截面形狀不同于選擇晶體管的第一柵極的第一部分。
在本發(fā)明的再一實(shí)施例中，提供一種用于形成半導(dǎo)體器件的方法，該方法包括在襯底的有源區(qū)上形成第一絕緣層和第一導(dǎo)電層圖形，其中有源區(qū)被器件隔離層圖形限定；向下刻蝕部分器件隔離層圖形，以形成下器件隔離層圖形，覆蓋第一導(dǎo)電圖形的下圖形的側(cè)表面；刻蝕第一導(dǎo)電層圖形的上圖形的側(cè)表面，以形成減窄的上圖形，其寬度小于第一導(dǎo)電圖形的下圖形的寬度，其中第一導(dǎo)電圖形的上圖形向上突出，高于下器件隔離層圖形；構(gòu)圖具有下圖形和減窄的上圖形的第一導(dǎo)電圖形，以形成具有第一部分和第二部分的第一柵極，其中由下圖形和上圖形構(gòu)圖第一部分，以及由鄰近于器件隔離層圖形的第一導(dǎo)電層構(gòu)圖第二部分；以及形成第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)，該第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)分別鄰近第一柵極的第一部分和第二部分。
在本發(fā)明的又一實(shí)施例中，提供一種用于形成NAND快閃存儲器的方法，該方法包括在襯底的有源區(qū)上形成第一絕緣層和第一導(dǎo)電層圖形，其中有源區(qū)被第一方向上延伸的器件隔離層圖形限定；向下刻蝕將形成存儲晶體管的襯底的第一區(qū)的器件隔離層圖形，以形成下器件隔離層圖形，覆蓋第一導(dǎo)電圖形的下圖形的側(cè)表面；刻蝕第一導(dǎo)電層圖形的上圖形的側(cè)表面，以形成窄的上圖形，其寬度小于第一導(dǎo)電圖形的下圖形的寬度，其中第一導(dǎo)電圖形的上圖形向上突出，高于下器件隔離層圖形；在器件隔離層圖形、下器件隔離層圖形和第一導(dǎo)電層圖形上形成第二絕緣層和第二導(dǎo)電層；以及構(gòu)圖第二導(dǎo)電層、第二絕緣層和第一導(dǎo)電層，以在第一區(qū)中由第二導(dǎo)電層形成存儲晶體管的控制柵，由第二絕緣層形成存儲晶體管的柵層間絕緣層，以及由第一導(dǎo)電層圖形的下和上圖形形成存儲晶體管的浮柵，其中存儲晶體管的控制柵在垂直于第一方向的第二方向上延伸，以及并有源區(qū)和下器件隔離層圖形。


所包括的附圖提供本發(fā)明的進(jìn)一步理解，并被引入和構(gòu)成本申請的一部分，說明本發(fā)明的實(shí)施例以及與申請一起用來解釋發(fā)明的原理。在圖中圖1是說明本發(fā)明的一個(gè)實(shí)施例的NAND快閃存儲器的示意性平面圖；圖2是說明圖1的參考數(shù)字90的區(qū)域的局部放大視圖，該區(qū)域是形成存儲晶體管的第一區(qū)10和形成選擇晶體管的第二區(qū)20之間的邊界區(qū)；圖3至8分別是沿圖2的線I-I′、II-II′、III-III′、IV-IV′、V-V′和VI-VI′的剖面圖；圖9A是根據(jù)本發(fā)明的一個(gè)實(shí)施例浮柵電極沿控制柵的延伸方向的示意性剖面圖；圖9B是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的浮柵電極的布置的透視圖；圖10是根據(jù)本發(fā)明的另一實(shí)施例的浮柵電極的示意性剖面圖；圖11至18是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例用于形成NAND快閃存儲器器件的方法的視圖；圖19是說明根據(jù)本發(fā)明的另一實(shí)施例的快閃存儲器的存儲晶體管的剖面圖；圖20是根據(jù)本發(fā)明的另一實(shí)施例的快閃存儲器的剖面圖；圖21是根據(jù)本發(fā)明的另一實(shí)施例的快閃存儲器的剖面圖；圖22A至22H是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例用于制造NAND快閃存儲器的方法的剖面圖；
圖23A和23B是說明根據(jù)本發(fā)明的另一實(shí)施例用于制造NAND快閃存儲器的方法的剖面圖；圖24A和24B是說明根據(jù)本發(fā)明的另一實(shí)施例用于制造NAND快閃存儲器的方法的剖面圖；圖25A至25E是說明根據(jù)本發(fā)明的另一實(shí)施例用于制造NAND快閃存儲器的方法的剖面圖；圖26A和26B是說明根據(jù)本發(fā)明的另一實(shí)施例用于制造NAND快閃存儲器的方法的剖面圖；圖27A至27E是說明根據(jù)本發(fā)明的另一實(shí)施例用于制造NAND快閃存儲器的浮柵的方法剖面圖；以及圖28A至28C是說明根據(jù)本發(fā)明的另一實(shí)施例用于制造NAND快閃存儲器的浮柵的方法剖面圖。
具體實(shí)施例方式
現(xiàn)在詳細(xì)介紹根據(jù)本發(fā)明的實(shí)施例，在附圖中圖示了其例子。但是，本發(fā)明不局限于此后說明的實(shí)施例，以及相反在此引入實(shí)施例是為了容易和全部理解本發(fā)明的范圍和精神。在圖中，為了清楚放大了層和區(qū)域的厚度。還應(yīng)該理解，當(dāng)一個(gè)層被稱為在另一層或襯底上時(shí)，它可以直接在另一層或襯底上或可也以存在插入層。
在圖中，為了更明確地說明本發(fā)明，元件的尺寸或元件當(dāng)中的相關(guān)尺寸可能被或多或少地放大。此外，在制造工序中，圖中所示的元件形狀可以根據(jù)各種改變被略微地修改。因此，本說明書中公開的實(shí)施例不應(yīng)該被解釋為限于圖中描述的形狀，而是應(yīng)該解釋如果在說明書中沒有特別提及，它們在某種程度上被修改。例如，應(yīng)當(dāng)理解如說明書中用于描述元件形狀的術(shù)語‘基本上’，‘約’等，意味著在允許的工藝變化的范圍內(nèi)，該元件可以被修改。
應(yīng)當(dāng)理解，在此使用的術(shù)語“行”和“列”用于表示襯底表面上的兩個(gè)不同的方向，而不是表示絕對水平或垂直方向。在某些實(shí)施例中，行平行于X軸，以及列平行于Y軸，或反之亦然。
為了易于描述一個(gè)元件或特征與圖中所示的其它元件或特征的關(guān)系，在此可以使用空間相對術(shù)語如“在...底下”、“在...下面”、“下”、“在...之上”、“上”等。應(yīng)當(dāng)理解該空間相對術(shù)語是用來包括除圖中描繪的取向之外的使用或工作中器件的不同取向。例如，如果圖中的器件被反轉(zhuǎn)，那么描述為在其他元件或特征“下面”或“底下”的元件于是將定向在其他元件或特征“上面”。因此，示例性術(shù)語“在...下面”可以包括“在...上面”和“在...下面”的取向。器件可以被另外定向(旋轉(zhuǎn)90度或以其他取向)以及由此解釋在此使用空間相對描述詞。
在此使用的專業(yè)詞匯是僅僅用于描述具體實(shí)施例而不是限制本發(fā)明。如在此使用，單數(shù)形式“a”，“an”和“the”同樣打算包括復(fù)數(shù)形式，除非上下文另外清楚地表明。還應(yīng)當(dāng)理解，本說明書中使用的術(shù)語“comprise”和/或“comprising”說明陳述的部件、整體、步驟、操作、元件、和/或組件的存在，但是不排除存在或增加一個(gè)或多個(gè)其他部件、整體、步驟、操作、元件、組件和/或其組。
在此參考剖面描述了本發(fā)明的實(shí)施例，該剖面是本發(fā)明的理想化實(shí)施例(和中間結(jié)構(gòu))的示意圖。因而，應(yīng)當(dāng)預(yù)想由于例如制造工藝和/或容差的圖例形狀的變化。因此，本發(fā)明的實(shí)施例不應(yīng)該認(rèn)為局限于在此所示的區(qū)域的特定形狀，而是包括由制造的所得的形狀偏差。例如，圖示為矩形的注入?yún)^(qū)一般地將具有圓滑的或彎曲的特點(diǎn)和/或在其邊緣具有注入濃度的梯度，而不是從注入?yún)^(qū)至非注入?yún)^(qū)的二元變化。因此，圖中所示的區(qū)域本質(zhì)上是示意性的且它們的形狀不打算圖示器件區(qū)域的實(shí)際形狀，以及不打算限制本發(fā)明的范圍。除非另外限定，在此使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)具有與屬于本發(fā)明的技術(shù)領(lǐng)域的普通技術(shù)人員通常理解相同的意思。還應(yīng)當(dāng)理解，術(shù)語如在通常使用的詞典中定義的那些術(shù)語應(yīng)該解釋為具有符合相關(guān)技術(shù)的環(huán)境中的意思，不被解釋理想化或過度地形式感知，除非在此清楚地限定。
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，具體涉及一種NAND快閃存儲器，大體上被圖示為本發(fā)明的實(shí)施例的例子。
本發(fā)明的NAND快閃存儲器包括多個(gè)存儲單元和與其相關(guān)的選擇晶體管。當(dāng)NAND快閃存儲器工作時(shí)，選擇晶體管用于施加工作電壓到存儲晶體管或中斷需要的工作電壓。作為存儲單元，具有層疊柵極結(jié)構(gòu)的存儲晶體管將被圖示為例子。存儲晶體管的層疊柵極結(jié)構(gòu)包括通過隧道絕緣層與襯底(溝道區(qū))絕緣的浮柵、通過柵層間絕緣層與浮柵絕緣的控制柵。當(dāng)施加適當(dāng)?shù)墓ぷ麟妷旱揭r底、源極、漏極和控制柵時(shí)，電荷通過隧道絕緣層從襯底移動到浮柵中，或反之亦然。由于電荷移動，存儲晶體管具有至少兩種可區(qū)別的閾值電壓電平，對應(yīng)于邏輯狀態(tài)。
盡管選擇晶體管的柵極結(jié)構(gòu)與存儲晶體管類似，但是因?yàn)樗哂懈藕涂刂茤?，因此選擇晶體管不同于存儲晶體管，因?yàn)楦藕涂刂茤磐ㄟ^例如對接觸點(diǎn)互相電連接。在說明本發(fā)明的實(shí)施例中，選擇晶體管的‘浮柵’可以被稱為‘第一柵極’，以及選擇晶體管的‘控制柵’可以被稱為‘第二電極’。
預(yù)定數(shù)目的存儲晶體管，例如16，32，..，2m的存儲晶體管數(shù)目被串聯(lián)連接，以便形成存儲器串。第一選擇晶體管和第二選擇晶體管分別被連接到存儲器串的第一和末尾存儲晶體管。位線和公共源線分別可以被連接到第一選擇晶體管和第二選擇晶體管。
圖1是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的NAND快閃存儲器的示意性平面圖。參考圖1，NAND快閃存儲器包括存儲晶體管和耦合到存儲晶體管的選擇晶體管。為了方便說明，下面，在說明本發(fā)明的實(shí)施例中，形成存儲晶體管的區(qū)域10將被稱為“第一區(qū)”，以及形成選擇晶體管的區(qū)域20將被稱為“第二區(qū)”。
在半導(dǎo)體襯底30上布置在第一方向上例如在行方向上延伸的多個(gè)器件隔離層圖形40。在隔離圖形40之間限定各個(gè)有源區(qū)50，以便它在第一方向上延伸。在第一區(qū)10的有源區(qū)上形成存儲晶體管，以及在第二區(qū)20的有源區(qū)上形成晶體管。在此，在第一區(qū)10中的第一方向上延伸的每個(gè)有源區(qū)上串聯(lián)連接大量存儲晶體管，由此形成存儲器串。布置在第二方向上例如列方向上的多個(gè)存儲晶體管的控制柵被互連，以便相應(yīng)地形成字線WL0～WLn。另外，布置在每個(gè)列中的多個(gè)存儲晶體管的控制柵可以被連接到字線。
在第二區(qū)20中形成選擇晶體管，以便它被連接到第一區(qū)10的存儲晶體管。例如，第一選擇晶體管(串選擇晶體管)被串聯(lián)連接到每個(gè)存儲器串的第一存儲晶體管，以及第二選擇晶體管(地線選擇晶體管)被串聯(lián)連接到每個(gè)存儲器串的末尾存儲晶體管。布置在第二區(qū)20中的行方向上的第一選擇晶體管的第二柵極被互連，由此形成第一選擇線(或串選擇線SSL)。此外，布置在第二區(qū)20中的行方向上的第二選擇晶體管的第二柵極被互連，由此形成第二選擇線(或地線選擇線GSL)。在此，每個(gè)選擇晶體管的第一柵極和第二柵極通過對接觸點(diǎn)70互相電連接。
在半導(dǎo)體襯底30上鏡對稱和重復(fù)地布置配置有串選擇線SSL、接地選擇線GSL和在其間布置的多個(gè)字線WL0～WLn的復(fù)雜結(jié)構(gòu)。在相鄰第二選擇線GSL之間布置公共源線CSL，以及根據(jù)第二選擇晶體管是否被導(dǎo)通或截止，工作電壓例如施加到接地選擇線GSL的0V，被傳送到存儲晶體管的源區(qū)/漏區(qū)。在相鄰第一選擇線SSL之間的每個(gè)有源區(qū)中布置位線接觸DC，以及位線被電連接到每個(gè)位線接觸DC。根據(jù)第一選擇晶體管是否被導(dǎo)通或截止，施加到位線的工作電壓被施加到存儲晶體管的源區(qū)/漏區(qū)。
圖1中的虛線表示的區(qū)域60設(shè)有第一區(qū)10和鄰近第一區(qū)10的部分第二區(qū)20，其中在下文中區(qū)域60被稱為“反轉(zhuǎn)的T形柵極區(qū)”。形成在反轉(zhuǎn)T形柵極區(qū)60中的選擇晶體管的第一柵極和存儲晶體管的浮柵分別具有反轉(zhuǎn)的T形部分。為了方便說明，在下文中，除反轉(zhuǎn)的T形柵極區(qū)60之外的第二區(qū)域20中的區(qū)域80稱為“箱形(box-shaped)柵極區(qū)”。
圖2是說明圖1的區(qū)域90的局部放大視圖，該區(qū)域是形成存儲晶體管的第一區(qū)10和形成選擇晶體管的第二區(qū)20之間的邊界區(qū)。參考圖2，選擇晶體管100包括柵極層疊結(jié)構(gòu)和在柵極層疊結(jié)構(gòu)兩側(cè)的有源區(qū)上形成的雜質(zhì)區(qū)191S/D和193S/D。其中柵極層疊結(jié)構(gòu)被配置有互相電連接的第一柵極130和第二柵極170。同時(shí)，存儲晶體管200包括在柵極層疊結(jié)構(gòu)的兩側(cè)的有源區(qū)上形成的柵極層疊結(jié)構(gòu)和雜質(zhì)區(qū)193S/D和291S/D，其中柵極層疊結(jié)構(gòu)配置有浮柵230和控制柵270，控制柵270借助于柵層間絕緣層與浮柵230絕緣。
存儲晶體管200的浮柵230的結(jié)構(gòu)不同于選擇晶體管100的第一柵極130。詳細(xì)地，選擇晶體管100的第一柵極130可以被分為兩個(gè)部分，其中一個(gè)部分是第一部分135，其結(jié)構(gòu)與存儲晶體管200的浮柵230類似，以及另一部分是第二部分137，其結(jié)構(gòu)與浮柵230不同。第一柵極130的第一部分135鄰近于存儲晶體管布置，即，鄰近于雜質(zhì)區(qū)193S/D。而，第一柵極130的第二部分137鄰近于位線接觸DC布置，位線接觸DC與存儲晶體管200相對，即，鄰近于雜質(zhì)區(qū)191S/D。
下面將參考圖3至9更完全地說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的選擇晶體管和存儲晶體管。
圖3是沿圖2的線I-I′的剖面圖，即，穿過第二區(qū)20的箱形柵極區(qū)80中的器件隔離層40和有源區(qū)50的預(yù)定方向，以便示出選擇晶體管100的第一柵極130的第二部分137的剖面圖。圖4是沿圖2的線II-II′的剖面圖，即，穿過第二區(qū)20的反轉(zhuǎn)T形柵極區(qū)60中的器件隔離層40和有源區(qū)50的預(yù)定方向，以便示出選擇晶體管100的第一柵極140的第一部分135的剖面圖。圖5是沿圖2的線III-III′的剖面圖，即，穿過第二區(qū)20的對接觸點(diǎn)區(qū)70中的器件隔離層40和有源區(qū)50的預(yù)定方向，以便示出選擇晶體管100的第一柵極130和第二柵極170之間的電連接。
參考圖3，選擇晶體管100的第一柵極130的第二部分137具有如同箱子一樣的形狀。但是，參考圖4，選擇晶體管100的第一柵極130的第一部分135具有基本上如同反轉(zhuǎn)T一樣的形狀。第一柵極130的第一部分135，例如，可以被分為水平部分131和垂直部分133，垂直部分133被連接到水平部分131和相對于襯底30向上延伸，其中垂直部分133的寬度小于水平部分131。在選擇晶體管100的第一柵極130和有源區(qū)50之間布置第一絕緣層110。參考圖5，第一柵極130和第二柵極170通過第二絕緣層150的預(yù)定區(qū)域，即對接觸點(diǎn)區(qū)，互相電連接。
參考圖3至5，在第二區(qū)20的箱形柵極區(qū)80中，鄰近于第一柵極130的第二部分137的器件隔離層40的頂表面的高度基本上等于第一柵極130的第二部分137的頂表面。亦即，器件隔離層40覆蓋第二區(qū)20中的大多數(shù)第一柵極130的第二部分137的側(cè)表面。但是，參考圖4，在反相的T形柵極區(qū)60中，鄰近于第一柵極130的第一部分135的器件隔離層40的頂表面的高度基本上與第一部分135的水平部分131的頂表面相等。在箱形柵極區(qū)80中相對較高的器件隔離層用于防止有源區(qū)在柵極構(gòu)圖工序過程中被刻蝕損壞。
圖6是沿圖2的IV-IV的剖面圖，即穿過第一區(qū)10中的器件隔離層40和有源區(qū)50的預(yù)定方向，以便示出存儲晶體管200的浮柵230的剖面圖。參考圖6，存儲晶體管200的浮柵230具有反相的T形部分。例如，浮柵230可以被分為水平部分231和垂直部分233，垂直部分被連接到水平部分231以及相對于襯底向上延伸，其中垂直部分233的寬度小于水平部分231。在該說明書中，存儲晶體管的浮柵的水平部分231和垂直部分233分別可以被稱為下導(dǎo)電圖形和上導(dǎo)電圖形。在浮柵230和有源區(qū)50之間布置隧道絕緣層210。浮柵230和控制柵270通過在其間插入的柵層間絕緣層250互相絕緣。鄰近于浮柵230的器件隔離層40的頂表面的高度基本上等于浮柵230的水平部分231的頂表面。
器件隔離層40的高度可以根據(jù)實(shí)施例不同地改變，同時(shí)保持第二區(qū)20的箱形柵極區(qū)80上形成的器件隔離層40高于反轉(zhuǎn)T形柵極區(qū)60中形成的器件隔離層40。例如，在第一區(qū)10中形成器件隔離層40，以便它可以低于有源區(qū)50或它可以高于浮柵230的水平部分231的頂表面。
選擇晶體管的第一絕緣層110和存儲晶體管的隧道絕緣層210可以由相同的層形成。例如，第一絕緣層110和隧道絕緣層210可以由具有20埃至200埃厚度范圍的氧化硅層形成。但是，它不局限于上述范圍，以致它也可以由具有高介電常數(shù)的金屬絕緣層形成。選擇晶體管的第一柵極130和存儲晶體管的浮柵230可以由相同的層形成。例如，第一柵極130和浮柵230可以由硅形成。同樣，選擇晶體管的第二柵極170和存儲晶體管的控制柵270可以由相同的層形成。例如，第二柵極170和控制柵270可以由硅、硅化物、金屬材料或其組合物形成。選擇晶體管的第二絕緣層150和存儲晶體管的柵層間絕緣層250可以由相同的層形成。例如，第二絕緣層150和柵層間絕緣層250可以是配置有氧化硅層、氮化硅層以及氧化硅層的多層，氧化硅層具有30埃至80埃的厚度范圍、氮化硅層具有50埃至150埃的厚度范圍，以及氧化硅層具有30埃至100埃厚度范圍。
圖7和8分別是沿有源區(qū)50延伸(圖2的線V-V′和VI-VI′)的方向的存儲晶體管和選擇晶體管的剖面圖。參考圖7和8，選擇晶體管100包括不對稱地形成的雜質(zhì)區(qū)191S/D和193S/D。在此，雜質(zhì)區(qū)的不對稱意味著雜質(zhì)區(qū)的摻雜濃度可以不同和或距襯底表面的深度與另一雜質(zhì)區(qū)不同。鄰近于第二部分137，即，鄰近于漏接觸DC的雜質(zhì)區(qū)191S/D與鄰近于選擇晶體管100的第一柵極130的第一部分135，即鄰近于存儲晶體管200的雜質(zhì)區(qū)193S/D相比，其摻雜濃度更高和結(jié)深更深。
由于鄰近于存儲晶體管200的雜質(zhì)區(qū)193S/D具有較低的摻雜濃度和較淺的結(jié)深，因此當(dāng)存儲器件工作時(shí)，可以減小溝道熱電子效應(yīng)和/或在存儲晶體管200下面的溝道區(qū)中產(chǎn)生的柵感應(yīng)漏泄漏(GIDL)的效應(yīng)。同時(shí)，由于鄰近于漏接觸DC的雜質(zhì)區(qū)191S/D具有較高摻雜濃度和較深的結(jié)深，結(jié)漏電流可以被最小化，以便提高耐壓性能。此外，在鄰近于漏接觸DC的雜質(zhì)區(qū)191S/D上可以形成具有良好性能的硅化物層。
此外，在選擇晶體管100中，第一柵極130的第一部分135下面的溝道區(qū)的第一部分的溝道摻雜濃度可以不同于第一柵極130的第二部分137下面的溝道區(qū)的第二部分。例如，第一柵極130的第一部分135下面的溝道摻雜濃度高于第二部分137下面的溝道摻雜濃度。亦即，第二部分137厚厚地形成箱形，而第一部分135與第二部分137相比，形成較薄，因?yàn)樗哂蟹崔D(zhuǎn)的T形。因此，可以容易地適當(dāng)控制第一部分135下面的溝道區(qū)的摻雜濃度。由于溝道摻雜濃度可以被控制，因此可以抑制由器件的高集成度引起的選擇晶體管100的穿通。例如，通過離子-注入工序穿過水平部分131將雜質(zhì)離子注入溝道區(qū)中，可以增加薄的水平部分131下面的溝道區(qū)的溝道摻雜濃度。由于存儲晶體管200的浮柵230也具有水平部分231，因此通過離子注入工序穿過水平部分231可以容易地控制溝道區(qū)的摻雜濃度。
下面將參考圖9A，9B和10詳細(xì)地說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲晶體管。圖9A是沿列方向(沿控制柵延伸的方向)的浮柵的示意性剖面圖，以及圖9B是說明浮柵的布置的透視圖。為了說明的方便，在圖9中，僅僅示出了四個(gè)浮柵。
參考圖9A，根據(jù)本發(fā)明的實(shí)施例的浮柵電極包括水平部分231和垂直部分233。在該實(shí)施例中，水平部分231和垂直部分233由相同的層形成。垂直部分233從水平部分231的上表面的預(yù)定部分突出。垂直部分233的寬度w2小于水平部分231的寬度w1，垂直部分233的厚度h2大于水平部分231的厚度h1。同時(shí)，垂直部分233的橫截面積S2大于水平部分231的橫截面積S1，其中，S1＝w1×h1，以及S2＝W2×h2。
為了體現(xiàn)高度集成的半導(dǎo)體器件，盡可能窄地形成水平部分231是合符需要的。優(yōu)選水平部分231的厚度h1盡可能小，以便使在行方向互相鄰近的水平部分之間的干擾和/或在列方向互相鄰近的水平部分之間的干擾最小化。根據(jù)本發(fā)明的實(shí)施例，水平部分231的厚度h1可以取決于薄膜淀積工藝技術(shù)和刻蝕工藝，因此可以非常薄地形成水平部分231。同時(shí)，可以盡可能窄地形成垂直部分233，以便增加相鄰垂直部分之間的間距。根據(jù)該實(shí)施例，可以控制垂直部分233的寬度W2，以便通過適當(dāng)?shù)乜刂瓶涛g條件，例如，刻蝕時(shí)間，它具有希望的寬度。滿足垂直部分233的橫截面積S2大于水平部分231的橫截面積S1、垂直部分233的寬度w2小于水平部分231的寬度w1的這種條件，可以適當(dāng)?shù)馗淖兇怪焙退讲糠?33的寬度和厚度，以便它們適合于體現(xiàn)具有高耦合比和高集成度的器件。
下面將參考圖9B描述根據(jù)本發(fā)明的實(shí)施例的浮柵電極的效果或優(yōu)點(diǎn)。為了方便說明，四個(gè)浮柵電極分別被稱作第一浮柵電極230_1、第二浮柵電極230_2、第三浮柵電極230_3和第四浮柵電極230_4。第一和第二浮柵電極230_1和230_2布置在第一行中，以及第三和第四浮柵電極230_3和230_4布置在第二行中。第一和第三浮柵電極230_1和230_3被布置在第一列中，以及第二和第四浮柵電極230_2和230_4被布置在第二列中。
首先，將闡述行方向中互相鄰近的浮柵電極之間的干擾。根據(jù)該實(shí)施例，浮柵電極的截面配置有水平部分231和垂直部分233。亦即，浮柵電極具有反轉(zhuǎn)的T形截面。因此，第一和第二浮柵電極230_1和230_2的垂直部分233_1和233_2之間的距離d3大于水平部分231_1和231_2之間的距離d2，以便相鄰浮柵電極之間的干擾可以被減小。
此外，由于可以盡可能薄地形成水平部分，因此在行方向上互相鄰近的兩個(gè)水平部分231_1和231_2之間的表面面積非常小，以便盡管水平部分231_1和231_2之間的距離d2變短，但是該干擾可以被忽略。同時(shí)，盡管在行方向互相接近的垂直部分233_1和233_2可以具有大的厚度h2，用于高耦合比，以便垂直部分233_1和233_2之間的表面面積S4變大，但是因?yàn)榇怪辈糠?33_1和233_2之間的距離d3足夠地長，該干擾不再增加。如上所述，隨著垂直部分的寬度wz變小，兩個(gè)垂直部分233_1和233_2之間的距離d3增加，這能夠使在行方向上互相鄰近的垂直部分之間的干擾被減小。
下面，將闡述在列方向上互相鄰近的浮柵電極之間的干擾。第一和第三浮柵電極230_1和230_3之間的干擾取決于總的相對面積(facingarea)STOTAL，總的相對面積STOTAL是水平部分之間的相對面積(S1＝w1×h1)和垂直部分之間的相對面積(S2＝w2×h2)的總和。在此，由于垂直部分具有窄寬度w2，因此在列方向上互相鄰近的浮柵之間的干擾可以被減小。
注意到為了方便說明，示例性地圖示了圖9A和9B中的浮柵電極230的形狀，因此其形狀可以根據(jù)各種制造工藝略微地修改。因此，應(yīng)該解釋為該實(shí)施例的浮柵電極的形狀不局限于上述圖9A和9B所示的形狀，而是可以在制造工藝的允許改變范圍內(nèi)修改。例如，盡管圖示了該層或元件具有軟的表面，但是它可以具有稍微粗糙的表面，而不是軟的表面。同樣，盡管圖示了該層或元件具有平坦表面，但是它可以具有稍微軟的和粗糙的表面，而不是平坦表面。此外，盡管圖示了該層或元件具有垂直側(cè)壁，但是它可以具有稍微傾斜的側(cè)壁。例如，盡管圖9A和9B中示意地圖示了浮柵電極的表面具有平坦表面，即，水平和垂直部分的表面是平坦的，但是它可以具有軟的表面或稍微粗糙的表面。此外，盡管圖9A和9B中示意地圖示了浮柵電極的側(cè)表面，即，水平和垂直部分的側(cè)表面是垂直的，但是可以形成為它略微地傾斜。而且，垂直部分的寬度可以越來越增加，因?yàn)樗c襯底的間隔越來越遠(yuǎn)。同樣，當(dāng)它與襯底的間隔越來越遠(yuǎn)時(shí)，水平部分的寬度可以越來越增加。
下面將參考圖10說明各種浮柵電極的一個(gè)例子。參考圖10，形成浮柵電極230′的水平部分231′，以便其上表面傾斜。此外，垂直部分233′形成為其側(cè)表面也傾斜?？吹酵ㄟ^磨蝕圖9A和9B所示的浮柵電極形成圖10的浮柵電極，但是它仍然具有基本上反轉(zhuǎn)的T形。可以理解，當(dāng)圖10所示的浮柵電極230′的垂直部分233′的側(cè)表面稍微傾斜以便垂直部分233′的寬度隨著高度而變化時(shí)，9A和9B所示的垂直部分的寬度w2對應(yīng)于垂直部分233′的最大寬度w2′。同樣，可以理解，當(dāng)圖10所示的浮柵電極230′的水平部分231的上表面傾斜，以致水平部分231′的寬度隨著高度而變化時(shí)，圖9A和9B所示的水平部分的寬度w1對應(yīng)于水平部分231′的最大寬度w1′。
如上所述，水平部分231′的最大寬度w1′大于垂直部分233′的最大寬度w2′，以及水平部分231′的橫截面積s1大于垂直部分233′的橫截面積s2。水平部分231′的最大寬度w1′可以比垂直部分233′的最小寬度W3′大1.5-2.5倍。
參考圖9A、9B和10所示的存儲晶體管的浮柵形狀的各種改進(jìn)也可以同樣地應(yīng)用于選擇晶體管的第一柵極的第一部分。
下面，將參考圖11至18說明根據(jù)本發(fā)明的一個(gè)實(shí)施例用于形成NAND快閃存儲器的方法。參考圖11，執(zhí)行器件隔離工序，以在襯底300上形成器件隔離層圖形400，在列方向上延伸，即在Y軸上延伸。因此，借助于器件隔離層圖形400，限定有源區(qū)500。在各個(gè)有源區(qū)500上形成第一絕緣層600和第一導(dǎo)電圖形700。第一導(dǎo)電圖形700在有源區(qū)500上自對準(zhǔn)。詳細(xì)地，在襯底300上形成用于第一絕緣層600的絕緣層和用于第一導(dǎo)電層圖形700的導(dǎo)電層。接著，導(dǎo)電層、絕緣層和部分襯底300被刻蝕至預(yù)定厚度，以限定器件隔離區(qū)。因此，在襯底300中限定有源區(qū)500，以及第一絕緣層600和第一導(dǎo)電層圖形700在有源區(qū)500上自對準(zhǔn)。絕緣材料被填充到器件隔離區(qū)中，其預(yù)定部分通過刻蝕工序除去，由此形成器件隔離層圖形400。在此，在淀積絕緣材料之后，通過完成平整工序如化學(xué)機(jī)械拋光(CMP)或深腐蝕工序，可以完成器件隔離層圖形400的形成方法。
第一導(dǎo)電圖形700可以由，例如，硅形成，第一導(dǎo)電圖形700用作選擇晶體管的第一柵極和存儲晶體管的浮柵。第一絕緣層600可以由具有20至200厚度范圍的氧化硅層形成，用作選擇晶體管的柵絕緣層和存儲晶體管的隧道絕緣層，但是它不局限于上述結(jié)構(gòu)，以致第一絕緣層600可以由具有高介電常數(shù)的金屬絕緣層形成。
參考圖12，在第一導(dǎo)電層圖形700和器件隔離層400上形成掩模800，以露出反轉(zhuǎn)的T形柵極區(qū)。亦即，掩模800同時(shí)露出第一區(qū)和鄰近于第一區(qū)的部分第二區(qū)。掩模800可以由相對于第一導(dǎo)電圖形700和器件隔離層圖形400具有刻蝕選擇率的材料形成。例如，掩模800可以由氮化硅形成。在此，掩模800露出部分第二區(qū)以及第一區(qū)，這能夠使形成在第二區(qū)中的選擇晶體管的第一柵極的第一部分具有反轉(zhuǎn)的T形圖。
參考圖13，在反轉(zhuǎn)T形柵極區(qū)中沒有用掩模800覆蓋的器件隔離層圖形400被部分地除去，以便形成下器件隔離層圖形410，其上表面低于第一導(dǎo)電圖形700。下器件隔離層圖形410部分地露出第一導(dǎo)電層圖形700的側(cè)表面。
參考圖14，第一導(dǎo)電圖形700的露出側(cè)表面被刻蝕，以便減小第一導(dǎo)電圖形700的寬度。被減窄的第一導(dǎo)電層圖形710具有窄寬度，第一導(dǎo)電層圖形710相對于下器件隔離層圖形410的上表面向上突出，用作反轉(zhuǎn)T形柵極的垂直部分。同時(shí)，被布置在減窄的第一導(dǎo)電層圖形710下面的下器件隔離層圖形410包圍的剩余第一導(dǎo)電圖形730用作反轉(zhuǎn)T形柵極的水平部分。第一導(dǎo)電層圖形700的露出側(cè)表面的刻蝕可以通過，例如，使用預(yù)定刻蝕液的濕法刻蝕工序來完成。另外，也可以采用使用刻蝕氣體的干法刻蝕工序。在使用濕法刻蝕工序的情況下，刻蝕液包含NH4OH。
參考圖15，掩模800被除去，以便在第二區(qū)的箱形柵極區(qū)中露出器件隔離層圖形400和第一導(dǎo)電層圖形700。
參考圖16和17，在形成第二絕緣層900和第二導(dǎo)電層1000之后，形成限定存儲晶體管的控制柵和選擇晶體管的第二柵極的柵掩模1100a和1100b，其中柵掩模1100a和1100b在行方向上即在X軸上延伸。
參考圖18，使用柵掩模1100a和1100b作為刻蝕掩模刻蝕第二導(dǎo)電層1000、第二絕緣層900和第一導(dǎo)電層圖形700，由此形成存儲晶體管的層疊柵極結(jié)構(gòu)和選擇晶體管的層疊柵極結(jié)構(gòu)。存儲晶體管的層疊柵極結(jié)構(gòu)包括由第一導(dǎo)電層圖形形成的浮柵、由第二絕緣層形成柵層間絕緣層以及由第二導(dǎo)電層形成的控制柵。選擇晶體管的層疊柵極結(jié)構(gòu)包括由第一導(dǎo)電層圖形形成的浮柵、由第二絕緣層形成柵層間絕緣層以及由第二導(dǎo)電層形成的控制柵。
根據(jù)本發(fā)明的實(shí)施例，由于形成選擇晶體管的第二區(qū)的器件隔離層400比形成存儲晶體管的第一區(qū)的下器件隔離層410更厚，因此在形成層疊柵極結(jié)構(gòu)的刻蝕工序過程中，可以防止有源區(qū)由于第二區(qū)中的負(fù)載效應(yīng)而被刻蝕損壞。例如，如果在第一和第二區(qū)中的器件隔離層具有幾乎相同的厚度，那么在用于形成層疊柵極結(jié)構(gòu)的刻蝕工序過程中，由于負(fù)載效應(yīng)，第二區(qū)的襯底可以被刻蝕損壞。這些是因?yàn)樵诘谝粎^(qū)中致密地形成存儲晶體管，但是在第二區(qū)稀疏地形成選擇晶體管，以致在第二區(qū)中完成的刻蝕工序好于第一區(qū)，因此最終第二區(qū)的襯底可能被刻蝕損壞。但是，根據(jù)本發(fā)明的實(shí)施例，由于第二區(qū)的器件隔離層比第一區(qū)更厚，因此可以有效地防止襯底被刻蝕損壞。換句話說，根據(jù)本發(fā)明，第二區(qū)的厚器件隔離層可以被用作刻蝕停止層。
在選擇晶體管中，可以通過對接觸點(diǎn)等，完成第一和第二柵極之間的電連接。例如，在形成第二絕緣層900之后，第二絕緣層900被構(gòu)圖，以便在形成存儲晶體管的第二區(qū)的預(yù)定部分中露出第一導(dǎo)電層，或在從第二區(qū)除去第二絕緣層之后形成第二導(dǎo)電層。由此，第一和第二柵極被互相電連接。
離子注入工序被執(zhí)行，以形成用于存儲晶體管和選擇晶體管的源區(qū)/漏區(qū)。在鄰近于漏接觸的選擇晶體管的源區(qū)/漏區(qū)上有選擇地執(zhí)行附加的離子注入工序。用于源區(qū)/漏區(qū)的附加離子注入工序可以使用用于在外圍電路區(qū)中重?fù)诫s晶體管的源區(qū)/漏區(qū)的離子注入工序來執(zhí)行。
下面，將詳細(xì)地闡述存儲晶體管。圖19是說明根據(jù)本發(fā)明的另一實(shí)施例的快閃存儲器的存儲晶體管的剖面圖。參考圖19，在半導(dǎo)體襯底100上布置多個(gè)器件隔離層圖形120，以限定有源區(qū)102。亦即，在相鄰的器件隔離層圖形120之間限定有源區(qū)102。在有源區(qū)102上形成柵絕緣層140，以及在柵絕緣層140上布置浮柵電極192。浮柵電極192包括下導(dǎo)電圖形155和上導(dǎo)電圖形170。下導(dǎo)電圖形155的寬度w1大于上導(dǎo)電圖形170的寬度w2。因此，浮柵102具有反轉(zhuǎn)的T形截面。在浮柵電極192上，布置柵層間絕緣層194和控制柵電極196?？刂茤烹姌O196跨越有源區(qū)102和器件隔離層圖形120?？刂茤烹姌O196、柵層間絕緣層圖形194以及浮柵電極192構(gòu)成存儲晶體管的層疊柵極結(jié)構(gòu)190。
優(yōu)選柵絕緣層140由具有20至200厚度范圍的氧化硅層形成，但是具有高介電常數(shù)的金屬絕緣層也可以被用作柵絕緣層140。下導(dǎo)電圖形155可以由多晶硅形成，上導(dǎo)電圖形170可以由多晶硅、硅化物、金屬材料或其組合物形成。柵層間絕緣層可以是配置有氧化硅層、氮化硅層和氧化硅層的多層，氧化硅層具有30至80的厚度范圍，氮化硅層具有50至150的厚度范圍以及氧化硅層具有30至100的厚度范圍?？刂茤烹姌O196可以由多晶硅、硅化物、金屬材料或其組合物形成。
根據(jù)本發(fā)明，下導(dǎo)電層圖形155的寬度w1大于有源區(qū)102的上表面的寬度，或大于柵絕緣層140的寬度。此外，相鄰下導(dǎo)電圖形155之間的器件隔離層圖形120的上表面可以低于有源區(qū)102的頂表面。由此，柵層間絕緣層圖形194的底表面或控制柵電極196的底表面也可以低于相鄰下導(dǎo)電圖形155之間的有源區(qū)102的頂表面。如果控制柵電極196低于有源區(qū)102的頂表面，那么控制柵電極196和浮柵電極192之間的相對面積增加。此外，控制柵電極196可以防止在行方向上相鄰的浮柵電極之間的干擾，例如，相鄰柵電極之間的電容耦合。
控制柵電極和浮柵電極之間的相對面積的增加能夠使耦合比(CR)增加，其中該耦合比表示施加到控制柵電極196的電壓被傳送到浮柵電極192的效率。此外，根據(jù)本發(fā)明的實(shí)施例，可以增加控制柵電極196和浮柵電極192之間的相對面積，而不增加浮柵電極192的高度，例如，不增加橫截面積。如上所述，借助于器件隔離層圖形120的頂表面的凹陷結(jié)構(gòu)，該實(shí)施例的快閃存儲器具有增加的相對面積。
此外，由于浮柵192基本上具有反轉(zhuǎn)的T形截面，在列方向上互相鄰近的浮柵電極之間的相對面積減小。如圖所示，假定下導(dǎo)電圖形155的寬度和厚度分別被表示為w1和h1，以及上導(dǎo)電圖形170的寬度和厚度分別被表示為w2和h2，那么，與箱形柵電極相比較，本發(fā)明的反轉(zhuǎn)T形浮柵電極192的減小橫截面積變?yōu)?w1-w2)×h2。浮柵的截面積的減小使在列方向上互相鄰近的浮柵電極之間的干涉效應(yīng)減小，導(dǎo)致提供能增加浮柵電極的表面面積的工藝余量，且因此增加耦合比。根據(jù)本發(fā)明的實(shí)施例的浮柵電極可以增加表面面積，同時(shí)保持用于抑制干涉效應(yīng)需要的最大橫截面積，其中表面面積決定耦合比。
根據(jù)本發(fā)明的實(shí)施例，下導(dǎo)電圖形的橫截面積155(w1×h1)至少比上導(dǎo)電圖形170的橫截面積(w2×h2)大兩倍。優(yōu)選下導(dǎo)電圖形155的寬度w1大于上導(dǎo)電圖形170的寬度w2。下面更完全地說明根據(jù)本發(fā)明的另一實(shí)施例的非易失性存儲器的柵極結(jié)構(gòu)的制造方法。
圖20是根據(jù)本發(fā)明的另一實(shí)施例的快閃存儲器的剖面圖。浮柵電極192包括下導(dǎo)電圖形155和上導(dǎo)電圖形170，類似于圖19的浮柵電極，其中上導(dǎo)電圖形170的寬度小于下導(dǎo)電圖形155的寬度。例如，浮柵電極192具有成梯狀的側(cè)表面。在該實(shí)施例的非易失性存儲器中，浮柵192在有源區(qū)102上自對準(zhǔn)。例如，浮柵電極192的下導(dǎo)電圖形155的寬度基本上等于有源區(qū)102的頂表面。例如，當(dāng)通過使用一個(gè)刻蝕掩模連續(xù)地構(gòu)圖在半導(dǎo)體制造工序過程中淀積的兩個(gè)層時(shí)，由該兩個(gè)層形成的兩個(gè)圖形可以具有基本上相同的寬度。此外，器件隔離層圖形120的頂表面的高度等于浮柵電極192的下導(dǎo)電圖形155的頂表面。此外，在本發(fā)明的實(shí)施例中，浮柵電極192形成為上導(dǎo)電圖形170的橫截面積大于下導(dǎo)電圖形155。
圖21是根據(jù)本發(fā)明的另一實(shí)施例的快閃存儲器的剖面圖。在該實(shí)施例的快閃存儲器中，在下導(dǎo)電圖形155和柵絕緣層140的側(cè)表面上形成隔片形狀的器件隔離層圖形125，不同于圖20所示的快閃存儲器。在此，器件隔離層圖形120的頂表面可以低于有源區(qū)102的頂表面。
圖22A至22H是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例用于制造NAND快閃存儲器的方法剖面圖。參考圖22A，在半導(dǎo)體襯底100上形成溝槽掩模圖形110。溝槽掩模圖形110包括依次層疊的襯墊氧化物層圖形112和掩模氮化物層圖形114。使用溝槽掩模圖形110作為刻蝕掩?？涛g半導(dǎo)體襯底100，由此形成限定有源區(qū)102的溝槽105。
溝槽掩模圖形110還可以包括層疊在掩模氮化物圖形114上的氧化硅層，例如，中溫氧化物(MTO)，和抗反射層。附加地，構(gòu)成溝槽掩模圖形的層的種類、厚度和層疊順序可以不同地改變。溝槽105的形成工序可以包括使用相對于溝槽掩模圖形110具有刻蝕選擇率的刻蝕配方各向異性地刻蝕半導(dǎo)體襯底100的工序。盡管在圖中圖示為溝槽105的側(cè)壁是傾斜的，但是根據(jù)工序溝槽105的側(cè)壁具有垂直外形。而且，溝槽105的側(cè)壁和底部的連接部分可以具有平滑曲線。
參考圖22B，在形成用于器件隔離的絕緣層以填充溝槽105之后，用于器件隔離的絕緣材料被刻蝕，直到溝槽掩模圖形110的頂表面被露出，由此形成填充溝槽105和包圍溝槽掩模圖形110的器件隔離層圖形120。
根據(jù)本發(fā)明的實(shí)施例，優(yōu)選用于器件隔離的絕緣材料由氧化硅層形成，但是它也可以由多晶硅、外延硅、多孔絕緣層等形成。此外，在形成用于器件隔離的絕緣材料之前，可以在溝槽105的內(nèi)壁上形成熱氧化層(未示出)，用于解決刻蝕半導(dǎo)體襯底100時(shí)產(chǎn)生的刻蝕損壞。此外，可以附加地形成里襯層，用于防止雜質(zhì)的滲透。里襯層可以是氮化硅層。
優(yōu)選通過使用相對于溝槽掩模圖形110具有刻蝕選擇率的漿料的CMP工序執(zhí)行用于器件隔離的絕緣材料的刻蝕。另外，可以使用干法或濕法工序。
參考圖22C，溝槽掩模圖形110被除去，以形成露出有源區(qū)102的頂表面的間隙區(qū)130。詳細(xì)地，間隙區(qū)130的形成包括使用相對于器件隔離層圖形120具有刻蝕選擇率的濕法刻蝕配方除去掩模氮化物圖形114；以及使用相對于半導(dǎo)體襯底100具有刻蝕選擇率的濕法刻蝕配方除去襯墊氧化物層圖形112。
其間，在除去襯墊氧化物層圖形的同時(shí)，器件隔離層圖形120的露出側(cè)壁可以被刻蝕至預(yù)定厚度。由此，間隙區(qū)130的寬度變得大于有源區(qū)102的寬度。根據(jù)本發(fā)明的實(shí)施例，由于器件隔離層圖形120和襯墊氧化物層圖形112由相同的材料形成，即，氧化硅層，因此可以擴(kuò)大柵極區(qū)130的寬度，而沒有輔助工序。此外，因?yàn)殚g隙區(qū)130的寬度被擴(kuò)大，非易失性存儲器的浮柵電極也具有擴(kuò)大的寬度，此外，在用于凹陷器件隔離層圖形120的頂表面的下面工序過程中，可以防止柵絕緣層被損壞。之后將參考圖20G圖示該工序。
在露出的有源區(qū)102的頂表面上形成柵絕緣層140。優(yōu)選柵絕緣層140由通過熱氧化工序的氧化硅形成，但是也可以使用具有高介電常數(shù)的金屬絕緣層。柵絕緣層140的厚度可以在20至200的范圍內(nèi)。
參考圖22D，在擴(kuò)大間隙區(qū)130中形成用于浮柵的下導(dǎo)電圖形的導(dǎo)電材料之后，該導(dǎo)電材料被刻蝕，直到器件隔離層圖形120的頂表面被露出。結(jié)果，在有源區(qū)102上形成導(dǎo)電間隙填充圖形150，以填充間隙區(qū)130。此時(shí)，因?yàn)殚g隙區(qū)130的寬度已經(jīng)被擴(kuò)大，導(dǎo)電間隙填充圖形150的寬度也大于有源區(qū)102的寬度。雖然由下面說明更清楚地理解，但是導(dǎo)電間隙填充圖形150的寬度決定浮柵電極的寬度。因此，可以形成浮柵電極，以便其寬度大于有源區(qū)的寬度。
優(yōu)選通過CMP工序，由多晶硅形成填充間隙區(qū)130的導(dǎo)電間隙填充圖形150。導(dǎo)電間隙填充圖形150的形成包括使用相對于器件隔離層圖形120具有刻蝕選擇率的濕法刻蝕配方，平整導(dǎo)電間隙-填充圖形150的頂表面。例如，該平整可以使用CMP工序來執(zhí)行。此時(shí)，在CMP工序中優(yōu)選使用預(yù)定材料作為漿料，其中預(yù)定材料具有刻蝕性能，即刻蝕選擇率，相對于氧化硅的刻蝕速率，對于多晶硅具有較高的刻蝕速率。
參考圖22E，使用相對于器件隔離層圖形120具有刻蝕選擇率的刻蝕配方，在反轉(zhuǎn)的T形柵極區(qū)中刻蝕導(dǎo)電間隙填充圖形150，由此形成在柵極區(qū)130下面剩余的下導(dǎo)電圖155。此時(shí)，將被刻蝕的導(dǎo)電間隙填充圖形150的深度小于間隙區(qū)130的深度。由此，間隙區(qū)130下面的下導(dǎo)電圖形155保持完整，以及器件隔離層圖形120的側(cè)壁被部分地露出。因此，下導(dǎo)電圖形155的厚度(參見圖19的h1)小于間隙區(qū)130的深度。
之后，在下導(dǎo)電圖形155上保形地形成模制層160。模制層160由相對于下導(dǎo)電圖形155具有刻蝕選擇率的材料形成。例如，模制層160由氮化硅層、氧化硅層、氧化硅層或金屬氮化物層形成。盡管之后將更完全地描述它，但是優(yōu)選精確控制模制層160的厚度，因?yàn)樗菦Q定根據(jù)本發(fā)明的浮柵形狀的工藝參數(shù)。為此，模制層160可以使用低壓CVD(LPCVD)或原子層淀積(ALD)工藝來形成。此外，精確地控制導(dǎo)電間隙填充圖形150的刻蝕深度和間隙區(qū)130的露出側(cè)壁的高度也是合符需要的，因?yàn)樗鼈円彩菍Ω判螤钣杏绊懙墓に噮?shù)。
參考圖22F，模制層160被各向異性地刻蝕，直到下導(dǎo)電圖形155的頂表面被露出。由此，形成覆蓋下導(dǎo)電圖形155的頂表面邊緣的模制隔片165。此后，在其中形成模制隔片165的所得結(jié)構(gòu)的整個(gè)表面上形成上導(dǎo)電層之后，上導(dǎo)電層被刻蝕，直到器件隔離層圖形120的頂表面。結(jié)果，形成與模制隔片165之間的下導(dǎo)電圖形155接觸的上導(dǎo)電圖形170。在此，互相接觸的一對下和上導(dǎo)電圖形155和170構(gòu)成根據(jù)本發(fā)明的浮柵圖形180。
該浮柵圖形180具有反轉(zhuǎn)的T形截面，如圖22F所示。浮柵圖形180的截面形狀由下導(dǎo)電圖形155的高度和寬度以及下導(dǎo)電圖形170的高度和寬度決定。因此，如上所述，需要精確控制下面的條件1)器件隔離層圖形120和有源區(qū)的頂表面之間的高度差；2)間隙區(qū)130的寬度；3)模制層160的層疊厚度；以及上導(dǎo)電層的刻蝕深度。
如上所述，因?yàn)槭褂媚Ｖ聘羝?65作為模具形成上導(dǎo)電圖形170，因此上導(dǎo)電圖形170在下導(dǎo)電圖形155的中心部分中自對準(zhǔn)。此外，根據(jù)本發(fā)明，下導(dǎo)電圖形155具有在用于分開浮柵電極和控制柵電極的過程中足以防止有源區(qū)102開始露出的厚度。例如，優(yōu)選下導(dǎo)電圖形155的厚度至少大于上導(dǎo)電圖形170的寬度。
其間，用于上導(dǎo)電圖形170的上導(dǎo)電層可以由多晶硅、硅化物、金屬層或其組合物形成，使用CVD工藝或外延生長工藝。此外，上導(dǎo)電層的刻蝕可以使用CMP工藝來執(zhí)行，其中漿料相對于器件隔離層圖形120或模制隔片165可以具有刻蝕選擇率。
參考圖22G，使用上和下導(dǎo)電圖形170和155作為刻蝕掩模，刻蝕器件隔離層圖形120的露出頂表面。根據(jù)本發(fā)明的實(shí)施例，通過該刻蝕工序刻蝕器件隔離層圖形120的頂表面，以便該頂表面變得低于相鄰下導(dǎo)電圖形155之間的有源區(qū)102的頂表面，如圖22G所示。
根據(jù)本發(fā)明的實(shí)施例，在凹陷器件隔離層圖形120的同時(shí)，模制隔片165可以被除去。因此，如圖22G所示，除與上導(dǎo)電圖形170接觸的區(qū)域之外，下導(dǎo)電圖形155的頂表面被露出。另外，可以通過附加工序除去模制隔片165。
其間，由于下導(dǎo)電圖形155比底下的有源區(qū)102更寬，因此在器件隔離層圖形120的凹陷過程中，可以防止有源區(qū)102和柵絕緣層140被刻蝕損壞。如果考慮執(zhí)行器件隔離層圖形120的凹陷，直到器件隔離層圖形120的頂表面變得低于有源區(qū)102的頂表面，那么該防止效果是明顯的。如上所述，必須擴(kuò)大間隙區(qū)130的寬度，以免刻蝕損壞。
參考圖22H，在其中器件隔離層圖形120的頂表面被凹陷的所得結(jié)構(gòu)上形成層疊柵極結(jié)構(gòu)190。層疊柵極結(jié)構(gòu)190配置有依次層疊的浮柵電極192、柵層間絕緣層194、和控制柵電極196。
層疊柵極結(jié)構(gòu)190的形成包括在其中器件隔離層圖形120的頂表面被凹陷的所得結(jié)構(gòu)的整個(gè)表面上連續(xù)地形成柵層間絕緣層和控制柵導(dǎo)電層；以及構(gòu)圖控制柵導(dǎo)電層、柵層間絕緣層和浮柵圖形180。結(jié)果，控制柵電極196形成為它跨越相鄰的有源區(qū)和器件隔離層圖形120，以及浮柵電極192沿有源區(qū)102的延伸方向互相電絕緣。柵層間絕緣層圖形194可以是配置有氧化硅層圖形、氮化硅層圖形和氧化硅層圖形的多層圖形，氧化硅層圖形具有30埃至80埃的厚度范圍，氮化硅層圖形具有50埃至150埃的厚度范圍，以及氧化硅層圖形具有30埃至100埃的厚度范圍。
在上述實(shí)施例中，模制隔片165的一部分165r可以被除去，下面將參考圖23A和23B詳細(xì)地闡述。在用于形成層疊柵極結(jié)構(gòu)的刻蝕工序過程中，借助于剩余的模制隔片165r，下導(dǎo)電圖形155幾乎不被刻蝕損壞。在執(zhí)行圖22A至22F所示的工序之后，使用上和下導(dǎo)電圖形170和155作為刻蝕掩模，刻蝕器件隔離層圖形120的露出頂表面。接著，部分模制隔片165被除去，由此在下導(dǎo)電圖形155上形成剩余的模制隔片165r。參考圖23B，在形成用于控制柵電極的柵層間絕緣層和導(dǎo)電層之后，用于控制柵電極的導(dǎo)電層、柵層間絕緣層和浮柵圖形180被構(gòu)圖，以便形成字線190。此時(shí)，剩余的模制隔片用于防止導(dǎo)電圖形155被刻蝕損壞。
根據(jù)本發(fā)明的實(shí)施例，浮柵電極192配置有分開地形成的下導(dǎo)電圖形155和上導(dǎo)電圖形170。但是，上和下導(dǎo)電圖形170和155可以由相同的導(dǎo)電層或相同紋理的層形成，如圖24A和24B所示。
圖24A和24B的實(shí)施例包括在圖22A至22D的前一實(shí)施例中所述的導(dǎo)電間隙填充圖形(參見圖22D的參考數(shù)字150)上形成掩模圖形200的工序，沒有用于形成上導(dǎo)電層的輔助工序，其中掩模圖形限定上導(dǎo)電圖形170。該掩模圖形200可以形成在反轉(zhuǎn)的T形柵極區(qū)上。在執(zhí)行圖22A至22D的工序之后，在導(dǎo)電間隙填充圖形150上形成掩模圖形200。如圖24A所示，使用掩模圖形200作為刻蝕掩模，刻蝕導(dǎo)電間隙-填充圖形150至預(yù)定深度，由此形成下導(dǎo)電圖形155和上導(dǎo)電圖形170。該實(shí)施例中的上和下導(dǎo)電圖形170和155具有與其他先前實(shí)施例相同的結(jié)構(gòu)，除它們由單層形成之外。
優(yōu)選掩模圖形200是通過光刻工序形成的光刻膠圖形，但是可以由各種材料如氮化硅、氧化硅、氮氧化硅等形成。其間，在考慮限定上導(dǎo)電圖形170的掩模圖形200中，掩模圖形200比下導(dǎo)電圖形155更窄。為了體現(xiàn)具有窄寬度的掩模圖形200，掩模圖形200的形成可以包括在間隙-填充圖形150上形成具有預(yù)定寬度的犧牲圖形；以及通過各向同性刻蝕工序減小寬度。
如圖24B所示，掩模圖形200被除去，以露出浮柵圖形180的頂表面。除去掩模圖形200之后的工序與先前的實(shí)施例相同，因此在此將省略其描述。
根據(jù)如上所述的實(shí)施例，在浮柵圖形之前，形成器件隔離層圖形。在下面的實(shí)施例與先前的實(shí)施例相比較中，不同之處在于在形成器件隔離層圖形之前預(yù)先形成浮柵圖形，下面將參考圖25A至25E以及26A至26B說明。在此，為了避免重復(fù)說明將省略先前說明的描述。
參考圖25A，在半導(dǎo)體襯底100的預(yù)定區(qū)上連續(xù)地形成柵絕緣層140、浮柵圖形210、溝槽掩模圖形110。使用掩模圖形110作為刻蝕掩模，刻蝕半導(dǎo)體襯底100，由此形成限定有源區(qū)102的溝槽105。此后，在其中形成溝槽105的所得結(jié)構(gòu)上形成填充溝槽105的器件隔離層119。
參考圖25B，器件隔離層圖形119被刻蝕，直到溝槽掩模圖形110的側(cè)壁被露出，由此形成填充溝槽105的器件隔離層圖形120。器件隔離層圖形120的形成可以包括平整器件隔離層119，直到溝槽掩模圖形110被露出；以及刻蝕器件隔離層圖形120的頂表面，直到它的高度幾乎等于浮柵圖形210的頂表面。
參考圖25C，露出的溝槽掩模圖形110被各向異性地刻蝕，以便形成比浮柵圖形210更窄的掩模圖形115。掩模圖形115的形成可以使用相對于器件隔離層圖形120和浮柵圖形210具有刻蝕選擇率的濕法刻蝕工序來執(zhí)行。在此情況下，掩模圖形115在浮柵圖形210上自對準(zhǔn)，浮柵圖形210的頂表面的邊緣被露出。
參考圖25D，使用掩模圖形115，浮柵圖形210的露出頂表面被刻蝕至預(yù)定深度，這與參考圖5A所說明的實(shí)施例相同。因此，刻蝕的浮柵圖形180具有反轉(zhuǎn)的T形截面，其中上導(dǎo)電圖形170比下導(dǎo)電圖形155更窄。之后，器件隔離圖形的露出頂表面被凹陷，直到它高達(dá)柵絕緣層140的頂表面。
參考圖25E，在浮柵圖形上形成柵層間絕緣層和控制柵導(dǎo)電層，以便它們覆蓋浮柵圖形180的頂表面。此后，柵層間絕緣層和控制柵導(dǎo)電層被構(gòu)圖，以便形成跨越有源區(qū)102的字線190。字線190的形成與先前的實(shí)施例相同。
在參考圖25A至25E所說明的實(shí)施例中，在圖25B所示的工序之后，通過在溝槽掩模圖形110的側(cè)壁上形成隔片，可以在器件隔離層圖形120的頂表面上形成凹陷區(qū)。下面將參考圖26A和26b更完全地說明該工序。在此情況下，由于隔片的形狀被轉(zhuǎn)移到器件隔離層圖形120上，因此可以形成低于有源區(qū)102的頂表面的器件隔離層圖形120，而不露出柵絕緣層140。
參考圖26A和26B，器件隔離層圖形120被凹陷至預(yù)定深度，以便柵絕緣層140不被露出。此后，在所得結(jié)構(gòu)上保形地形成隔片絕緣層220，以覆蓋浮柵圖形180，此后，隔片絕緣層220被各向異性地刻蝕，直到上導(dǎo)電圖形170的頂表面被露出。此時(shí)，隔片絕緣層220可以是選自由氧化硅層、氮化硅層、氮氧化硅層和金屬氮化物層的組的至少一種材料構(gòu)成。
因此，在下導(dǎo)電圖形155上形成緩沖絕緣層圖形230，在下導(dǎo)電圖形155的側(cè)壁上形成緩沖隔片240。之后，在其中形成緩沖絕緣層圖形230和緩沖隔片240的所得結(jié)構(gòu)上形成柵層間絕緣層和控制柵導(dǎo)電層。在此，器件隔離層圖形120具有低于緩沖隔片240之間的浮柵圖形180的頂表面。此后，執(zhí)行構(gòu)圖工序，以形成跨越有源區(qū)102的字線190。字線190的形成與先前的實(shí)施例相同。結(jié)果，在下導(dǎo)電圖形155的頂表面和柵層間絕緣層圖形194的底表面之間插入緩沖絕緣層圖形230。
圖27A至27E是說明根據(jù)本發(fā)明的另一實(shí)施例用于形成NAND快閃存儲器的浮柵的方法剖面圖。參考圖27A，半導(dǎo)體襯底100上形成柵絕緣層140、浮柵圖形210以及掩模圖形110，然后形成用于器件隔離的溝槽105。浮柵圖形210下面的襯底100變?yōu)橛性磪^(qū)102。更詳細(xì)地，在襯底100上執(zhí)行薄膜淀積工序，以便形成柵絕緣層和用于浮柵的導(dǎo)電層，具有約50埃至100埃的厚度范圍。此后，在用于浮柵的導(dǎo)電層上形成掩模圖形110，以限定溝槽105。之后，使用掩模圖形110作為刻蝕掩模，刻蝕用于浮柵的導(dǎo)電層、柵絕緣層、部分襯底100，由此形成浮柵圖形210、柵絕緣層圖形140和有源區(qū)102。亦即，柵絕緣層圖形140和浮柵圖形210在有源區(qū)102上自對準(zhǔn)。在此，溝槽105露出浮柵圖形210、柵絕緣層圖形140以及有源區(qū)102的各個(gè)側(cè)壁。
浮柵圖形210可以由，例如，多晶硅形成。因?yàn)楦艌D形210的厚度決定浮柵電極的高度，因此考慮到耦合比、干擾效應(yīng)等，浮柵圖形應(yīng)該具有適當(dāng)?shù)暮穸取Ｑ谀D形110可以由相對于硅和氧化物層具有刻蝕選擇率的材料形成。例如，掩模圖形110可以由氮化硅層形成。
參考圖27B，在所得結(jié)構(gòu)上形成用于器件隔離的絕緣層，以覆蓋有源區(qū)、柵絕緣層圖形140和浮柵圖形210的側(cè)壁，以便它填充用于器件隔離的溝槽105，用于器件隔離的絕緣層被刻蝕，直到掩模圖形110被露出，由此形成器件隔離層115。用于器件隔離的絕緣層的刻蝕工序可以通過CMP或深腐蝕工序來執(zhí)行。
參考圖27C，露出的掩模圖形110被除去，以露出浮柵圖形210的頂表面。由于掩模圖形110由相對于浮柵圖形210和器件隔離層115具有刻蝕選擇率的材料形成，掩模圖形110可以被有選擇地除去。
參考圖27D，在反轉(zhuǎn)的T形柵極區(qū)中除去部分器件隔離層115，以便浮柵圖形210的側(cè)表面被露出。因此，形成器件隔離層圖形120，其頂表面低于浮柵圖形210的頂表面。在此，浮柵圖形210可以被分為用器件隔離層圖形120覆蓋的區(qū)域155(在下文中，稱為下圖形)和沒有用器件隔離層圖形120覆蓋的區(qū)域130(在下文中，稱為上圖形)。在浮柵圖形21中，覆有器件隔離層圖形120的下圖形變?yōu)橄聦?dǎo)電圖形155，而上圖形130用于浮柵電極的上導(dǎo)電圖形。
在此，在除去掩模圖形110的工序和除去部分器件隔離層115的工序之間首先執(zhí)行哪個(gè)工序并不重要。
參考圖27E，高于器件隔離層圖形120的浮柵圖形210的上圖形130被刻蝕，以形成浮柵電極的上導(dǎo)電圖形170。在此，上導(dǎo)電圖形170具有比上圖形130的寬度(w1)更窄的寬度(w2)。換句話說，上導(dǎo)電圖形170的寬度(w2)小于下導(dǎo)電圖形155的寬度(w1)。結(jié)果，形成的浮柵圖形180配置有下導(dǎo)電圖形155和上導(dǎo)電圖形170，上導(dǎo)電圖形170的寬度小于下導(dǎo)電圖形155。上圖形130的刻蝕，可以通過例如，使用刻蝕液的濕法刻蝕工序濕法來執(zhí)行。另外，上圖形130可以通過使用刻蝕氣體的干法刻蝕工序來刻蝕。在采用濕法刻蝕工序的情況下，刻蝕液包含NH4OH。其間，由于在使用刻蝕液的情況下，上圖形130的頂表面以及側(cè)表面可以被刻蝕，因此應(yīng)該考慮上圖形130的頂表面被刻蝕掉，而決定初始浮柵圖形210的厚度。
在此期間，盡管下導(dǎo)電圖形155的側(cè)表面被保護(hù)，因?yàn)樗灿衅骷綦x層圖形120，但是根據(jù)工藝條件，頂表面的邊緣在某種程度上可能被刻蝕。此外，根據(jù)工藝條件，上導(dǎo)電圖形170的側(cè)表面可以具有垂直、傾斜、平坦或略微地粗糙的表面。此外，上和下導(dǎo)電圖形170和155之間的連接部分的形狀可以具有平滑曲線。
在形成用于柵層間絕緣層的絕緣層和用于控制柵電極的導(dǎo)電層之后，用于控制柵的導(dǎo)電層、柵層間絕緣層和浮柵圖形182被構(gòu)圖，以便完成在每個(gè)基本單元中被分開的浮柵電極192。此后，形成控制柵電極194?？刂茤烹姌O196形成為它跨越有源區(qū)102，以及在控制柵電極196和有源區(qū)102的每個(gè)交叉點(diǎn)形成浮柵電極192。
根據(jù)參考圖27A至27E所示的方法，浮柵電極在有源區(qū)上自對準(zhǔn)。例如，浮柵電極形成為浮柵電極的下導(dǎo)電圖形的寬度基本上與有源區(qū)相同。
在參考圖27A至27E所示的方法中，為了解決在形成溝槽的刻蝕工序過程中產(chǎn)生的刻蝕損壞，在形成溝槽105之后的器件隔離層的形成工序之前，可以執(zhí)行熱氧化。在此情況下，在有源區(qū)102的邊緣上執(zhí)行熱氧化，以便與有源區(qū)102的其他區(qū)域相比，形成相對更厚的柵絕緣層。
在參考圖27A至27E所示的方法中，浮柵圖形可以防止上圖形130的頂表面被刻蝕。為此，在掩模圖形110的去除工序和器件隔離層115的刻蝕工序之間可以控制工藝程序。例如，在沒有從浮柵圖形210的頂表面除去掩模圖形110的狀態(tài)下，在浮柵圖形210的上圖形130可以執(zhí)行刻蝕工序。這些將參考圖28A至28C來說明。
為此，執(zhí)行圖27A和27B的工序，以便形成浮柵圖形210、柵絕緣層140、掩模圖形110、器件隔離層115。參考圖28A，在反轉(zhuǎn)的T形柵極區(qū)中刻蝕部分器件隔離層115，以便浮柵圖形210的側(cè)表面被露出，由此形成器件隔離層圖形120，其頂表面低于浮柵圖形210的頂表面。在此，浮柵圖形210的頂表面覆有掩模圖形110。
參考圖28B，露出的浮柵圖形210的上圖形130的側(cè)表面被刻蝕，以減小其寬度，由此形成上導(dǎo)電圖形。在本發(fā)明的實(shí)施例中，與參考圖27A至27E所示的方法不同，上圖形130的頂表面沒有被刻蝕。
此后，掩模圖形110被除去，如圖28C所示。在圖27A至27E的實(shí)施例的情況下，上圖形的頂表面可以被刻蝕，以便可以以平滑曲線形狀形成上導(dǎo)電圖形的頂表面的邊緣。而，在圖28A至28C的實(shí)施例中，由于沒有借助于掩模圖形刻蝕上圖形的頂表面，與圖27A至27E的實(shí)施例相比，上導(dǎo)電圖形的頂表面的邊緣可能形成有角的形狀。
根據(jù)本發(fā)明，選擇晶體管的柵極在其一個(gè)區(qū)域中具有箱形截面以及在其其他區(qū)域中具有反轉(zhuǎn)的T形截面。因此，可以體現(xiàn)具有增強(qiáng)的穿通性能和泄漏性能的選擇晶體管。
根據(jù)本發(fā)明，因?yàn)楫?dāng)用反轉(zhuǎn)T形形成存儲晶體管的浮柵時(shí)，以反轉(zhuǎn)T形形成選擇晶體管的部分柵極，因此當(dāng)構(gòu)圖控制柵時(shí)，在形成選擇晶體管的區(qū)域中，可以防止有源區(qū)被刻蝕損壞。
根據(jù)本發(fā)明，浮柵電極具有反轉(zhuǎn)的T形截面。結(jié)果，浮柵電極的橫截面積可以被減小，以便可以使相鄰字線之間的干擾效應(yīng)最小化。由于干擾效應(yīng)的減小，提供能增加浮柵電極的表面面積的工藝余量，根據(jù)本發(fā)明可以增加耦合比，而不增加浮柵電極的干擾效應(yīng)。因此，本發(fā)明的非易失性存儲器可以克服由器件的高集成度引起的如電氣干擾和耦合比退化的問題。
根據(jù)本發(fā)明，由于浮柵電極具有反轉(zhuǎn)的T形截面，浮柵電極的上導(dǎo)電圖形之間的距離可以增加，其中在控制柵的延伸方向上浮柵電極互相鄰近。此外，可以減小在控制柵的延伸方向上互相鄰近的浮柵電極之間的干擾。
由附圖和與此相關(guān)的說明可以理解本發(fā)明的其他性能、優(yōu)點(diǎn)或效果。
所屬領(lǐng)域的技術(shù)人員應(yīng)當(dāng)明白在本發(fā)明中可以進(jìn)行各種改進(jìn)和改變。因此，本發(fā)明的意圖是本發(fā)明覆蓋在附加權(quán)利要求和它們的等效的范圍內(nèi)提供的本發(fā)明的改進(jìn)和改變。
權(quán)利要求
1.一種半導(dǎo)體器件，包括形成在襯底的有源區(qū)上的第一柵極，其中有源區(qū)被器件隔離層圖形限定；形成在第一柵極和有源區(qū)之間的第一絕緣層；以及形成在第一柵極兩側(cè)的有源區(qū)上的第一和第二雜質(zhì)區(qū)，其中鄰近于第一雜質(zhì)區(qū)的第一柵極的第一部分的截面形狀不同于鄰近于第二雜質(zhì)區(qū)的第一柵極的第二部分。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中當(dāng)沿交叉有源區(qū)和器件隔離層圖形的方向時(shí)，第一柵極的第一部分具有基本上反轉(zhuǎn)的T形部分，以及第一柵極的第二部分具有箱形部分。
3.根據(jù)權(quán)利要求2的半導(dǎo)體器件，其中第一雜質(zhì)區(qū)的濃度低于第二雜質(zhì)區(qū)。
4.根據(jù)權(quán)利要求2的半導(dǎo)體器件，其中第一柵極的第一部分下面的襯底的溝道摻雜濃度高于第一柵極的第二部分下面的襯底。
5.根據(jù)權(quán)利要求2的半導(dǎo)體器件，還包括形成在第一柵極上的第二絕緣層；穿透第二絕緣層以便它被電連接到第一柵極的第二柵極；以及配置有依次層疊在有源區(qū)上的隧道絕緣層、浮柵、柵層間絕緣層和控制柵的存儲柵極，其中存儲柵極與第一柵極隔開。
6.根據(jù)權(quán)利要求5的半導(dǎo)體器件，其中當(dāng)沿交叉有源區(qū)和器件隔離層圖形的方向時(shí)，浮柵具有反轉(zhuǎn)的T形截面。
7.根據(jù)權(quán)利要求6的半導(dǎo)體器件，其中鄰近于存儲柵極的浮柵的器件隔離層圖形的高度低于鄰近于第一柵極的器件隔離層圖形。
8.根據(jù)權(quán)利要求6的半導(dǎo)體器件，其中第一柵極和浮柵由相同的層形成，第二絕緣層和柵層間絕緣層由相同的層形成，以及第二柵極和控制柵由相同的層形成。
9.根據(jù)權(quán)利要求6的半導(dǎo)體器件，其中鄰近于浮柵的器件隔離層圖形的頂表面的高度基本上等于浮柵的條形水平部分的頂表面。
10.一種NAND快閃存儲器，包括形成在襯底的有源區(qū)上的選擇晶體管，其中該有源區(qū)被器件隔離層圖形限定；以及形成在有源區(qū)上的多個(gè)存儲晶體管，該多個(gè)存儲晶體管被串聯(lián)連接到選擇晶體管，其中選擇晶體管和多個(gè)存儲晶體管的每一個(gè)包括層疊柵極結(jié)構(gòu)，該層疊柵極結(jié)構(gòu)配置有在有源區(qū)上連續(xù)地形成的第一絕緣層、第一柵極、第二絕緣層和第二柵極，其中存儲晶體管的第一柵極的截面形狀基本上與鄰近于存儲晶體管的選擇晶體管的第一柵極的第一部分相同，以及與存儲晶體管相對的選擇晶體管的第一柵極的第二部分的截面形狀不同于選擇晶體管的第一柵極的第一部分。
11.根據(jù)權(quán)利要求10的NAND快閃存儲器，其中當(dāng)沿交叉有源區(qū)和器件隔離層圖形的方向時(shí)，存儲晶體管的第一柵極具有反轉(zhuǎn)的T形截面，以及選擇晶體管的第一柵極的第二部分具有箱形截面。
12.根據(jù)權(quán)利要求11的NAND快閃存儲器，其中鄰近于存儲晶體管的第一柵極的器件隔離層圖形的高度低于鄰近于選擇晶體管的第一柵極的器件隔離層圖形。
13.根據(jù)權(quán)利要求11的NAND快閃存儲器，其中鄰近于存儲晶體管的第一柵極的器件隔離層圖形的頂表面高度基本上等于存儲晶體管的反轉(zhuǎn)T形第一柵極的箱形水平部分的頂表面。
14.根據(jù)權(quán)利要求11的NAND快閃存儲器，其中鄰近于選擇晶體管的第一柵極的第一部分的雜質(zhì)區(qū)濃度低于鄰近于選擇晶體管的第一柵極的第二部分的雜質(zhì)區(qū)。
15.根據(jù)權(quán)利要求11的NAND快閃存儲器，其中選擇晶體管的第一柵極的第一部分下面的襯底的溝道摻雜濃度低于選擇晶體管的第一柵極的第二部分下面的襯底。
16.一種用于形成半導(dǎo)體器件的方法，該方法包括在襯底的有源區(qū)上形成第一絕緣層和第一導(dǎo)電層圖形，其中該有源區(qū)被器件隔離層圖形限定；向下刻蝕部分器件隔離層圖形，以形成覆蓋第一導(dǎo)電圖形的下圖形側(cè)表面的下器件隔離層圖形；刻蝕第一導(dǎo)電層圖形的上圖形的側(cè)表面，以形成窄的上圖形，其寬度小于第一導(dǎo)電圖形的下圖形的寬度，其中第一導(dǎo)電圖形的上圖形向上突出，高于下器件隔離層圖形；構(gòu)圖具有下圖形和減窄的上圖形的第一導(dǎo)電圖形，以形成具有第一部分和第二部分的第一柵極，其中由下圖形和上圖形構(gòu)圖第一部分，以及由鄰近于器件隔離層圖形的第一導(dǎo)電圖形構(gòu)圖第二部分；以及形成第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)，第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)分別鄰近第一柵極的第一部分和第二部分。
17.根據(jù)權(quán)利要求16的方法，在第一柵極的形成之前還包括在具有下圖形和減窄的上圖形的第一導(dǎo)電圖形上形成第二絕緣層；以及在第一柵極上形成穿透第二絕緣層的第二導(dǎo)電層，其中第二導(dǎo)電層被電連接到第一導(dǎo)電圖形。其中第一導(dǎo)電圖形的構(gòu)圖包括，通過構(gòu)圖第二導(dǎo)電層和第二絕緣層，由電連接到第一柵極的第二導(dǎo)電層形成第二柵極。
18.根據(jù)權(quán)利要求17的方法，當(dāng)通過構(gòu)圖第二導(dǎo)電層、第二絕緣層和第一導(dǎo)電層，形成第一柵極和電連接到第一柵極的第二柵極時(shí)，還包括，在與第一柵極隔開的有源區(qū)上形成具有反轉(zhuǎn)T形截面的浮柵、來自第二絕緣層的柵層間絕緣層以及來自第二導(dǎo)電層的控制柵，其中浮柵由第一導(dǎo)電層的下和上圖形形成。
19.一種用于形成NAND快閃存儲器的方法，該方法包括在襯底的有源區(qū)上形成第一絕緣層和第一導(dǎo)電層圖形，其中該有源區(qū)被器件隔離層圖形限定，該器件隔離層圖形在第一方向上延伸；向下刻蝕將形成存儲晶體管的襯底的第一區(qū)的器件隔離層圖形，以形成覆蓋第一導(dǎo)電圖形的下圖形側(cè)表面的下器件隔離層圖形；刻蝕第一導(dǎo)電層圖形的上圖形的側(cè)表面，以形成窄的上圖形，其寬度小于第一導(dǎo)電圖形的下圖形的寬度，其中第一導(dǎo)電圖形的上圖形向上突出，高于下器件隔離層圖形；在器件隔離層圖形、下器件隔離層圖形和第一導(dǎo)電層圖形上形成第二絕緣層和第二導(dǎo)電層；以及構(gòu)圖第二導(dǎo)電層、第二絕緣層和第一導(dǎo)電層，以由第二導(dǎo)電層形成存儲晶體管的控制柵，由第二絕緣層形成存儲晶體管的柵層間絕緣層，以及由第一區(qū)中的第一導(dǎo)電層圖形的下和上圖形形成存儲晶體管的浮柵，其中存儲晶體管的控制柵在垂直于第一方向的第二方向上延伸，以及跨越有源區(qū)和下器件隔離層圖形。
20.根據(jù)權(quán)利要求19的方法，其中向下刻蝕將形成存儲晶體管的襯底的第一區(qū)的器件隔離層圖形，包括，向下刻蝕鄰近于將形成選擇晶體管的襯底的部分第二區(qū)的器件隔離層圖形；以及構(gòu)圖第二導(dǎo)電層、第二絕緣層以及第一導(dǎo)電層包括，形成在第二方向上延伸的選擇晶體管的第二柵極，以及在與第二柵極重疊的有源區(qū)上形成選擇晶體管的第一柵極，第二柵極跨越第二區(qū)的下器件隔離層圖形、器件隔離層圖形和有源區(qū)。
全文摘要
提供一種具有不對稱的柵電極結(jié)構(gòu)和反轉(zhuǎn)T形浮柵的選擇晶體管的存儲晶體管及其形成方法。鄰近于存儲晶體管的選擇晶體管的柵電極具有基本上反轉(zhuǎn)的T形圖，而與存儲晶體管相對的選擇晶體管的柵電極近似具有箱形圖。為了用反轉(zhuǎn)T形狀形成存儲晶體管的浮柵，當(dāng)打開用于存儲晶體管的區(qū)域時(shí)，用于選擇晶體管的區(qū)域被閉合。
文檔編號H01L27/115GK1885559SQ20061009083
公開日2006年12月27日 申請日期2006年6月26日 優(yōu)先權(quán)日2005年6月24日
發(fā)明者李云京, 崔定爀, 李東濬, 宋在爀 申請人:三星電子株式會社