專(zhuān)利名稱(chēng)：可變電容器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種可變電容器，尤其涉及一種能降低漏電發(fā)生機(jī)率的可變電容器。
背景技術(shù)：
在典型的通訊系統(tǒng)中，數(shù)據(jù)信號(hào)(例如電視節(jié)目)會(huì)被調(diào)變(Tune)，并放在高頻的載波上以方便信號(hào)的傳輸。藉著不同頻率具有不同載波信號(hào)的特性，同時(shí)將許多數(shù)據(jù)信號(hào)傳播出去。因此，通訊系統(tǒng)中的接收器需使用電壓控制振蕩器(Voltage Controlled Oscillator，VCO)，以將數(shù)據(jù)信號(hào)從載波中分離出來(lái)。電壓控制振蕩器包括有由可變電容器和電感所組成的電感電容(LC)電路，藉由可變電容器的電容隨著電壓調(diào)變而改變的特性，可以使電壓控制振蕩器的振蕩頻率隨之改變。
常見(jiàn)的可變電容器包括有以金屬氧化物半導(dǎo)體(Metal-OxideSemiconductor，MOS)結(jié)構(gòu)為主的MOS可變電容器，以及以p型摻雜區(qū)與n型摻雜區(qū)交錯(cuò)配置而成的結(jié)型(Junction)可變電容器。其中，MOS可變電容器的電路設(shè)計(jì)為一端將MOS晶體管的源極與漏極與基底互相連接，另一端單獨(dú)為柵極，如此即可成為MOS可變電容器。
圖1是現(xiàn)有一種可變電容器的剖面示意圖。請(qǐng)參照?qǐng)D1，現(xiàn)有的可變電容器100包括基底110、P井120、柵氧化層130、柵極140、n+型源極與漏極區(qū)150、間隙壁160。然而，當(dāng)MOS元件尺寸不斷隨工藝發(fā)展而縮小時(shí)，柵氧化層130的厚度也隨之變薄，如此一來(lái)，發(fā)生漏電流的機(jī)率增加，使得元件的可靠度降低。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的是提供一種可變電容器，其柵氧化層的厚度比相同尺寸的現(xiàn)有可變電容器的柵氧化層的厚，故可避免漏電流發(fā)生。
本發(fā)明的另一目的是提供一種可變電容器，可以降低漏電流的發(fā)生機(jī)率。
本發(fā)明提出一種可變電容器，包括基底、位于基底中的P井、位于基底上的柵極結(jié)構(gòu)、位于柵極結(jié)構(gòu)的一側(cè)的基底中的p+源極、位于柵極結(jié)構(gòu)的另一側(cè)的基底中的p+漏極以及位于P井下方的基底中的深N井。
依照本發(fā)明的一實(shí)施例所述，上述的可變電容器，還包括位于深N井的下方的p-sub。
依照本發(fā)明的一實(shí)施例所述，上述的可變電容器，還包括位于柵極結(jié)構(gòu)的兩側(cè)的間隙壁，其材質(zhì)例如是氮化硅。
依照本發(fā)明的一實(shí)施例所述，上述的柵極結(jié)構(gòu)包括柵氧化層以及位于柵氧化層上方的柵極。其中，柵極的材質(zhì)例如是摻雜多晶硅。而柵氧化層的材質(zhì)例如是氧化硅。
本發(fā)明提供一種可變電容器，包括硅層、位于硅層中的P井、位于硅層上的柵極結(jié)構(gòu)、位于柵極結(jié)構(gòu)的一側(cè)的硅層中的p+源極以及位于柵極結(jié)構(gòu)的另一側(cè)的硅層中的p+漏極。
依照本發(fā)明的一實(shí)施例所述，上述的可變電容器，還包括位于硅層的下方的絕緣層。另外，還可包括位于絕緣層的下方的高電阻值材料層。
依照本發(fā)明的一實(shí)施例所述，上述的可變電容器，還包括氧化鋁層，位于硅層的下方。
依照本發(fā)明的一實(shí)施例所述，上述的可變電容器，還包括位于柵極結(jié)構(gòu)兩側(cè)的間隙壁，其材質(zhì)例如是氮化硅。
依照本發(fā)明的一實(shí)施例所述，上述的柵極結(jié)構(gòu)包括柵氧化層以及位于柵氧化層上方的柵極。其中，柵極的材質(zhì)例如是摻雜多晶硅。而柵氧化層的材質(zhì)例如是氧化硅。
由于本發(fā)明的可變電容器采用p+離子摻雜的源極與漏極，因此能使柵氧化層的厚度隨之增加，以降低漏電流發(fā)生的機(jī)會(huì)，進(jìn)而加強(qiáng)元件的電性與可靠度。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下。


圖1為依照現(xiàn)有技術(shù)所繪示的可變電容器的結(jié)構(gòu)剖面圖；
圖2為依照本發(fā)明的一實(shí)施例所繪示的可變電容器的結(jié)構(gòu)剖面圖；圖3為依照本發(fā)明的另一實(shí)施例所繪示的可變電容器的結(jié)構(gòu)剖面圖。
主要元件符號(hào)說(shuō)明100、200、300可變電容器110、210基底120、220、320P井130、245、345柵氧化層140、250、350柵極150n+型源極與漏極區(qū)160、270、360間隙壁230、330p+源極232、332p+漏極240、340柵極結(jié)構(gòu)260深N井280p-sub310硅層370絕緣層380高電阻值材料層具體實(shí)施方式
圖2為依照本發(fā)明的一實(shí)施例所繪示的可變電容器的結(jié)構(gòu)剖面圖。
請(qǐng)參照?qǐng)D2，可變電容器200包括基底210、位于基底210中的P井220、位于基底210上的柵極結(jié)構(gòu)240、位于柵極結(jié)構(gòu)240的一側(cè)的基底210中的p+源極230、位于柵極結(jié)構(gòu)240的另一側(cè)的基底210中的p+漏極232、位于P井220下方的基底210中的深N井260以及位于柵極結(jié)構(gòu)240兩側(cè)的間隙壁270。其中，柵極結(jié)構(gòu)240包括柵氧化層245以及位于柵氧化層245上的柵極250。
請(qǐng)繼續(xù)參照?qǐng)D2，基底210例如是硅晶片或其他合適材質(zhì)。柵極250的材質(zhì)例如是摻雜多晶硅或其他合適材質(zhì)。柵氧化層245的材質(zhì)例如是氧化硅或其他合適材質(zhì)。間隙壁270的材質(zhì)例如是氮化硅或其他合適材質(zhì)。
在一實(shí)施例中，深N井260下方還可包括p-sub 280。重要的是，本實(shí)施例的基底210中有p-sub 280、深N井260以及P井220，上述三者組成三井結(jié)構(gòu)，而三井結(jié)構(gòu)可以保護(hù)其上的元件，避免因深n井與p井之間的結(jié)產(chǎn)生逆向偏壓，使深n井外圍產(chǎn)生干擾。
本實(shí)施例的可變電容器200將NMOS中n+型摻雜的源極與漏極，置換為p+型摻雜的源極與漏極成為PMOS，如圖2中的p+源極230與p+漏極232，但仍維持使用P井220于基底210中。而一般來(lái)說(shuō)，PMOS結(jié)構(gòu)的柵氧化層的厚度比NMOS結(jié)構(gòu)的厚，因此本發(fā)明的PMOS可變電容器200發(fā)生漏電流的機(jī)率較小，進(jìn)而增進(jìn)元件的可靠度。
圖3為依照本發(fā)明的另一實(shí)施例所繪示的可變電容器的結(jié)構(gòu)剖面圖。
請(qǐng)參照?qǐng)D3，這個(gè)實(shí)施例的可變電容器300包括硅層310、位于硅層310中的P井320、位于硅層310上的柵極結(jié)構(gòu)340、位于柵極結(jié)構(gòu)340的一側(cè)的硅層310中的p+源極330、位于柵極結(jié)構(gòu)340的另一側(cè)的硅層310中的p+漏極332以及位于柵極結(jié)構(gòu)340的兩側(cè)的間隙壁360。其中，柵極結(jié)構(gòu)340包括柵氧化層345以及位于柵氧化層345上的柵極350。
請(qǐng)繼續(xù)參照?qǐng)D3，上述硅層310例如是外延硅或其他合適材質(zhì)。柵極350的材質(zhì)例如是摻雜多晶硅或其他合適材質(zhì)。柵氧化層345的材質(zhì)例如是氧化硅或其他合適材質(zhì)。間隙壁360的材質(zhì)例如是氮化硅或其他合適材質(zhì)。
在一實(shí)施例中，如圖3所示，硅層310例如是設(shè)置在絕緣層370之上，而絕緣層370則例如是設(shè)置在高電阻值材料層380之上。其中，絕緣層370與其上的硅層310可組成絕緣體上硅晶構(gòu)造(Silicon On Insulator，SOI)。此種絕緣體上硅晶構(gòu)造可以利用絕緣的特性，保護(hù)其上的元件并減低元件中的寄生電容，因此，容易達(dá)成電路的高速化。
在另一實(shí)施例中，硅層310還可以例如是形成在氧化鋁層(未繪示)之上，如此一來(lái)可使氧化鋁層與其上的硅層310組成藍(lán)寶石上硅晶構(gòu)造(SiliconOn Sapphire，SOS)。此種結(jié)構(gòu)與上述絕緣體上硅晶構(gòu)造相比，能夠降低在基底上形成的電路耗電量，而且在生產(chǎn)過(guò)程中不易遭到靜電放電的破壞。
本實(shí)施例的可變電容器300同樣的將NMOS中n+型摻雜的源極與漏極，置換為p+型摻雜的源極與漏極成為PMOS，如圖3中的p+源極330與p+漏極332，但仍維持使用P井320于硅層310中。而一般來(lái)說(shuō)，PMOS結(jié)構(gòu)的柵氧化層的厚度比NMOS結(jié)構(gòu)的厚，因此本發(fā)明的PMOS可變電容器300發(fā)生漏電流的機(jī)率較小，進(jìn)而增進(jìn)元件的可靠度。
綜上所述，本發(fā)明的可變電容器擁有的柵氧化層比現(xiàn)有可變電容器的厚，因此降低漏電流的發(fā)生機(jī)率，進(jìn)而增進(jìn)元件的可靠度。
雖然本發(fā)明已以?xún)?yōu)選實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍的前提下，可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種可變電容器，包括一基底；一P井，位于該基底中；一柵極結(jié)構(gòu)，位于該基底上；一p+源極，位于該柵極結(jié)構(gòu)的一側(cè)的該基底中；一p+漏極，位于該柵極結(jié)構(gòu)的另一側(cè)的該基底中；以及一深N井，位于該P(yáng)井的下方的該基底中。
2.如權(quán)利要求1所述的可變電容器，還包括一p-sub，位于該深N井的下方。
3.如權(quán)利要求1所述的可變電容器，還包括一間隙壁，位于該柵極結(jié)構(gòu)的兩側(cè)。
4.如權(quán)利要求3所述的可變電容器，其中該間隙壁的材質(zhì)包括氮化硅。
5.如權(quán)利要求1所述的可變電容器，其中該柵極結(jié)構(gòu)包括一柵氧化層以及位于該柵氧化層上的一柵極。
6.如權(quán)利要求5所述的可變電容器，其中該柵極的材質(zhì)包括摻雜多晶硅。
7.如權(quán)利要求5所述的可變電容器，其中該柵氧化層的材質(zhì)包括氧化硅。
8.一種可變電容器，包括一硅層；一P井，位于該硅層中；一柵極結(jié)構(gòu)，位于該硅層上；一p+源極，位于該柵極結(jié)構(gòu)的一側(cè)的該硅層中；以及一p+漏極，位于該柵極結(jié)構(gòu)的另一側(cè)的該硅層中。
9.如權(quán)利要求8所述的可變電容器，還包括一絕緣層，位于該硅層的下方。
10.如權(quán)利要求9所述的可變電容器，還包括一高電阻值材料層，位于該絕緣層的下方。
11.如權(quán)利要求8所述的可變電容器，還包括氧化鋁層，位于該硅層的下方。
12.如權(quán)利要求8所述的可變電容器，還包括一間隙壁，位于該柵極結(jié)構(gòu)的兩側(cè)。
13.如權(quán)利要求12所述的可變電容器，其中該間隙壁的材質(zhì)包括氮化硅。
14.如權(quán)利要求8所述的可變電容器，其中該柵極結(jié)構(gòu)包括一柵氧化層以及位于該柵氧化層上的一柵極。
15.如權(quán)利要求14所述的可變電容器，其中該柵極的材質(zhì)包括摻雜多晶硅。
16.如權(quán)利要求14所述的可變電容器，其中該柵氧化層的材質(zhì)包括氧化硅。
全文摘要
一種可變電容器，包括基底、位于基底中的P井、位于基底上的柵極結(jié)構(gòu)、位于柵極結(jié)構(gòu)的一側(cè)的基底中的p
文檔編號(hào)H01L29/78GK101043057SQ200610068209
公開(kāi)日2007年9月26日 申請(qǐng)日期2006年3月20日 優(yōu)先權(quán)日2006年3月20日
發(fā)明者陳佑嘉, 曾華洲, 洪建州 申請(qǐng)人:聯(lián)華電子股份有限公司