專利名稱：薄型化電路板結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種薄型化電路板結(jié)構(gòu)，特別是關(guān)于一種無(wú)需使用核心板以實(shí)現(xiàn)薄化的電路板。
背景技術(shù)：
隨著電子產(chǎn)業(yè)的蓬勃發(fā)展，電子產(chǎn)品也逐漸向多功能與高性能的方向發(fā)展，為滿足半導(dǎo)體封裝件高集成度(Integration)及微型化(Miniaturization)的封裝需求，提升單一半導(dǎo)體封裝件的性能，符合電子產(chǎn)品小型化、大容量與高速化的趨勢(shì)與需求，多半是采用多芯片模塊化(Multi Chip Module；MCM)的封裝件形態(tài)，這種封裝件也可縮減整體封裝件的體積，提升電性功能，成為封裝的主流。提供主、被動(dòng)元件及線路載接的電路板，也由雙層電路板演變成多層電路板，在有限空間下借由層間連接技術(shù)(Interlayer Connection)擴(kuò)大電路板可利用的電路面積，達(dá)到高電子密度的集成電路(Integrated Circuit)的需求。
請(qǐng)參閱圖1，它是現(xiàn)有多層電路板的剖面示意圖，在一核心板11(core)上先鉆制多個(gè)通孔11a(opening)，該核心板11再進(jìn)行電鍍(plating)，在該核心板11的兩面及通孔11a的孔壁形成導(dǎo)電層，然后該導(dǎo)電層再經(jīng)過(guò)圖案化工序，使該核心板11兩面的導(dǎo)電層成為線路層12a及12b，并且在該通孔11a內(nèi)形成一電鍍導(dǎo)通孔12c(plating through hole，PTH)，可借由該電鍍導(dǎo)通孔12c電性連接該核心板11上下兩面的線路層12a、12b，在該線路層12a及12b表面則分別形成線路增層結(jié)構(gòu)13，兩個(gè)線路增層結(jié)構(gòu)13則借由該核心板11的電鍍導(dǎo)通孔12c連接導(dǎo)通，如此構(gòu)成多層線路板10。
由于該核心板11兩個(gè)表面的線路增層結(jié)構(gòu)13借由電鍍導(dǎo)通孔12c連接，即兩個(gè)線路增層結(jié)構(gòu)13之間夾著核心板11，導(dǎo)致整個(gè)電路板結(jié)構(gòu)多設(shè)一層核心板11，無(wú)法降低層數(shù)來(lái)實(shí)現(xiàn)超薄型電路板的目的。
在該核心板11上制作電鍍導(dǎo)通孔12c，必須先制作貫穿的通孔(Through Hole)，然后再進(jìn)行電鍍(plating)。鉆孔必須先有鉆孔設(shè)備，該鉆孔的孔徑十分細(xì)微，因此設(shè)備成本昂貴，工序設(shè)備的成本居高不下。該鉆孔設(shè)備如機(jī)械鉆孔或激光鉆孔等的工序設(shè)備，若是機(jī)械鉆孔，使用極細(xì)的鉆針，該鉆針因尺寸極細(xì)容易耗損，必須定期更換，又增加耗材成本；若是激光鉆孔機(jī)，因激光無(wú)法有效進(jìn)行通孔的鉆孔，尤其在核心板內(nèi)有多層金屬時(shí)更難以進(jìn)行加工。形成在該核心板11的通孔的孔徑不宜過(guò)小，若孔徑太小，不易在孔壁內(nèi)形成導(dǎo)電層，因此制作電鍍導(dǎo)通孔12c的孔徑通常較大，孔徑大則不利于細(xì)間距(fine pitch)的高密度封裝。
再者，位于核心板11兩面的線路增層結(jié)構(gòu)13借由電鍍導(dǎo)通孔12c連接，電氣導(dǎo)通路線增長(zhǎng)，線路延長(zhǎng)即增加電阻，阻抗(impedance)增加。該電鍍導(dǎo)通孔12c的孔長(zhǎng)，孔壁如同線圈結(jié)構(gòu)，會(huì)產(chǎn)生寄生電感與寄生電容等。寄生阻抗對(duì)于信號(hào)的傳送會(huì)造成不良影響，導(dǎo)致信號(hào)傳輸缺乏完整性(Integrity)，即信號(hào)中含有噪聲(noise)，影響信號(hào)傳送的正確性。高速高頻的電路受噪聲影響的情況更為明顯，不利于信號(hào)的傳送，使電氣特性的提升受到限制。
此外，用于半導(dǎo)體封裝的電路板，是在核心板11兩個(gè)表面作對(duì)稱的線路增層結(jié)構(gòu)13，對(duì)稱結(jié)構(gòu)并非絕對(duì)必須，因此增加多余的層數(shù)，一方面增加制作成本，另一方面則因?qū)訑?shù)增加無(wú)法實(shí)現(xiàn)薄型化電路的目的。
降低多層電路板的阻抗提高電路板的電氣特性，提高線路細(xì)間距的要求，達(dá)到薄型化電路板的目的，降低生產(chǎn)成本，已成為電路板業(yè)界的重要課題。

發(fā)明內(nèi)容
為克服上述現(xiàn)有技術(shù)的缺失，本發(fā)明的主要目的在于提供一種薄型化電路板結(jié)構(gòu)，不必使用核心板及電鍍導(dǎo)通孔(PTH)。
本發(fā)明的又一目的在于提供一種薄型化電路板結(jié)構(gòu)，縮短導(dǎo)通線路降低阻抗及提升電氣特性，應(yīng)用在高頻及高速運(yùn)算處理的產(chǎn)品。
本發(fā)明的另一目的在于提供一種薄型化電路板結(jié)構(gòu)無(wú)電鍍導(dǎo)通孔，可提供細(xì)間距的高密度封裝。
為達(dá)上述及其它目的，本發(fā)明一種薄型化電路板結(jié)構(gòu)包括一介電層，在它的表面形成至少一凹陷區(qū)；一金屬墊，形成在該凹陷區(qū)內(nèi)；至少一線路層，形成在該介電層的另一表面；以及多個(gè)導(dǎo)電盲孔，形成在介電層中，該導(dǎo)電盲孔提供該線路層及金屬墊電性連接。
該介電層形成線路層的表面形成一線路增層結(jié)構(gòu)，并在該線路增層結(jié)構(gòu)表面接置半導(dǎo)體元件或被動(dòng)元件，該凹陷區(qū)內(nèi)的金屬墊上可供接置電性連接到外界的導(dǎo)電元件。
由于僅在該介電層的兩個(gè)表面分別形成金屬墊及線路層，導(dǎo)電盲孔電性連接金屬墊及線路層，成為一電路板的基礎(chǔ)結(jié)構(gòu)，避免了現(xiàn)有構(gòu)造在核心板制作電鍍導(dǎo)通孔的缺失，提供了一種無(wú)電鍍導(dǎo)通孔的超薄電路板。
電路板不需要電鍍導(dǎo)通孔，降低線路長(zhǎng)度造成的電阻，降低該電鍍導(dǎo)通孔形成寄生電容及電感的情況，降低寄生阻抗，提升電路板的電氣特性，應(yīng)用在高頻及高速的電子產(chǎn)品。
本發(fā)明的介電層沒(méi)有電鍍導(dǎo)通孔結(jié)構(gòu)，僅在介電層其中一表面上直接形成線路增層結(jié)構(gòu)，沒(méi)有對(duì)稱增結(jié)層結(jié)構(gòu)容易產(chǎn)生多余線路層的缺失，避免制造多余的線路層，降低制造成本。
此外，本發(fā)明的介電層在其中一表面先形成凹陷區(qū)，并在凹陷區(qū)內(nèi)形成金屬墊，在介電層的另一表面形成導(dǎo)電盲孔，使該導(dǎo)電盲孔與金屬墊連接，因此不必制作電鍍導(dǎo)通孔，以導(dǎo)電盲孔取代電鍍導(dǎo)通孔，免除機(jī)械鉆孔容易導(dǎo)致孔徑過(guò)大無(wú)法制作細(xì)間距的缺失，因此形成高密度線路，達(dá)到高密度封裝的目的。


圖1是現(xiàn)有在核心板兩面形成線路增層結(jié)構(gòu)的剖面示意圖；圖2是本發(fā)明的薄型化電路板結(jié)構(gòu)的剖面示意圖；圖3是本發(fā)明的薄型化電路板結(jié)構(gòu)的超薄電路板的剖面示意圖；圖4是本發(fā)明的薄型化電路板結(jié)構(gòu)作線路增層結(jié)構(gòu)的剖面示意圖；圖5是本發(fā)明的薄型化電路板結(jié)構(gòu)提供覆晶封裝的剖面示意圖；以及圖6是本發(fā)明的薄型化電路板結(jié)構(gòu)提供打線封裝的剖面示意圖。
具體實(shí)施例方式
實(shí)施例請(qǐng)參閱圖2，它是本發(fā)明一種薄型化電路板結(jié)構(gòu)剖面示意圖，該薄型化電路板結(jié)構(gòu)包括一介電層21，在它一表面21a形成至少一凹陷區(qū)22，該介電層21是一介電材料，該介電層21例如由是有機(jī)高分子材料、陶瓷材料、陶瓷粉末填充的高分子材料等材料制成的軟板或硬板；一金屬墊23，形成在該凹陷區(qū)22內(nèi)，該金屬墊23選用金、鎳、鈀、銀、錫、鎳/鈀、鉻/鈦、鎳/金、銅/鎳/金、鈀/金、鎳/鈀/金、銅、錫、鎳、鉻、鈦、銅/鉻合金或錫/鉛合金；至少一線路層24，形成在該介電層21的另一表面21b；以及多個(gè)導(dǎo)電盲孔25，形成在該介電層21中，該導(dǎo)電盲孔25是提供該線路層24及金屬墊23電性連接。
請(qǐng)參閱圖3，它是本發(fā)明的薄型化電路板結(jié)構(gòu)的應(yīng)用結(jié)構(gòu)示意圖，在該介電層21形成線路層24的表面21b形成一防焊層3(solder mask)，使該防焊層3覆蓋介電層21及線路層24，并在該防焊層3上形成有多個(gè)開(kāi)口31，顯露出部分線路層24；在介電層21的另一形成凹陷區(qū)22的表面形成防焊層(未標(biāo)出)，在該防焊層上形成有開(kāi)口顯露金屬墊23。這樣就構(gòu)成一雙層超薄的電路板結(jié)構(gòu)，提供半導(dǎo)體元件作為封裝的基板使用，如覆晶球柵陣列(flip chip ball grid array，F(xiàn)CBGA)封裝、覆晶芯片級(jí)封裝(Flip-Chip chip-scale packaging，F(xiàn)CCSP)、塑料球型柵狀陣列(Plastic Ball Grid Array，PBGA)及芯片尺寸封裝(Chip Size Package，CSP)等各式封裝用基板，或是電器產(chǎn)品使用的印刷電路板(PrintedWiring Board，PWB)等。
請(qǐng)參閱圖4，它是本發(fā)明的薄型化電路板結(jié)構(gòu)的另一應(yīng)用結(jié)構(gòu)示意圖，在該介電層21形成線路層24的表面21b形成一線路增層結(jié)構(gòu)4，該線路增層結(jié)構(gòu)4包括至少一介電層41；一線路層42，形成在該介電層41表面，且該線路層42具有多個(gè)連接墊42a；以及多個(gè)形成在介電層41中的導(dǎo)電盲孔43，該導(dǎo)電盲孔43電性連接線路層42，形成一多層電路板。此多層電路板可提供如圖3中所述的各式封裝用基板，或是電器用的印刷電路板。
請(qǐng)參閱圖5，它是本發(fā)明的薄型化電路板結(jié)構(gòu)應(yīng)用在封裝基板的結(jié)構(gòu)示意圖，在介電層21的表面21b上先形成如圖4中的線路增層結(jié)構(gòu)4，該線路增層結(jié)構(gòu)4的表面形成一防焊層5，在該防焊層5表面形成有一芯片置放區(qū)52，并在該芯片置放區(qū)52的區(qū)域內(nèi)形成有多個(gè)開(kāi)口51，顯露線路層42的連接墊42a。將如芯片或被動(dòng)元件的半導(dǎo)體裝置6放置在該芯片置放區(qū)52上，借由該連接墊42a電性連接到線路增層結(jié)構(gòu)4，是一覆晶(flip chip)結(jié)構(gòu)的連接。該介電層21的凹陷區(qū)22內(nèi)形成一如錫球(solder ball)、導(dǎo)電凸塊(bump)或接腳(pin)的導(dǎo)電元件7，使該導(dǎo)電元件7結(jié)合在金屬墊23的表面。
由上述結(jié)構(gòu)可知，該介電層21其中一表面21b先形成線路增層結(jié)構(gòu)4，在另一表面21a形成導(dǎo)電元件7，這樣就構(gòu)成一封裝用基板，提供半導(dǎo)體裝置6做封裝使用。
該介電層21先形成金屬墊23，并以導(dǎo)電盲孔25連接線路層24與金屬墊23，沒(méi)有現(xiàn)有核心板必須鉆孔制作電鍍導(dǎo)通孔的缺失，直接利用介電層21作為電路板外緣保護(hù)層，直接在該凹陷區(qū)22內(nèi)的金屬墊23上植接導(dǎo)電元件7，不必額外設(shè)置線路增層結(jié)構(gòu)及防焊層，可以達(dá)到薄化電路板、提供細(xì)間距線路、簡(jiǎn)化工序及降低制造成本的目的。
請(qǐng)參閱圖6，它是本發(fā)明的薄型化電路板結(jié)構(gòu)應(yīng)用在封裝基板的另一結(jié)構(gòu)示意圖，與圖5不同之處在于，該芯片置放區(qū)52內(nèi)并沒(méi)有設(shè)置連接墊42a，將連接墊42a設(shè)在芯片置放區(qū)52外圍，將半導(dǎo)體裝置6用結(jié)合材料固定在線路增層結(jié)構(gòu)4的芯片置放區(qū)52表面，該半導(dǎo)體裝置6以焊線8電性連接到線路增層結(jié)構(gòu)4的連接墊42a，其余則如圖5所述的結(jié)構(gòu)。
以上結(jié)構(gòu)即為打線式(wire bond)封裝使用的基板，同樣可以達(dá)到提供薄小封裝、提供細(xì)間距線路、簡(jiǎn)化工序及節(jié)省制造成本的目的。
權(quán)利要求
1.一種薄型化電路板結(jié)構(gòu)，其特征在于，該薄型化電路板結(jié)構(gòu)包括一介電層，在它的表面形成至少一凹陷區(qū)；一金屬墊，形成在該凹陷區(qū)內(nèi)；至少一線路層，形成在該介電層的另一表面；以及多個(gè)導(dǎo)電盲孔，形成在介電層中，該導(dǎo)電盲孔提供該線路層及金屬墊電性連接。
2.如權(quán)利要求1所述的薄型化電路板結(jié)構(gòu)，其特征在于，該介電層是軟板或硬板。
3.如權(quán)利要求1所述的薄型化電路板結(jié)構(gòu)，其特征在于，該介電層是有機(jī)高分子材料、陶瓷材料、陶瓷粉末填充的高分子材料。
4.如權(quán)利要求1所述的薄型化電路板結(jié)構(gòu)，其特征在于，該金屬墊是金、鎳、鈀、銀、錫、鎳/鈀、鉻/鈦、鎳/金、銅/鎳/金、鈀/金、鎳/鈀/金、銅、錫、鎳、鉻、鈦、銅/鉻合金或錫/鉛合金。
5.如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，該介電層形成線路層的表面形成一防焊層。
6.如權(quán)利要求5所述的薄型化電路板結(jié)構(gòu)，其特征在于，該防焊層覆蓋介電層及線路層，并在該防焊層上形成有多個(gè)開(kāi)口，顯露出部分線路層。
7.如權(quán)利要求5所述的薄型化電路板結(jié)構(gòu)，其特征在于，該防焊層覆蓋介電層，并在該防焊層上形成有多個(gè)開(kāi)口，顯露出金屬墊。
8.如權(quán)利要求1所述的薄型化電路板結(jié)構(gòu)，其特征在于，該介電層所形成線路層的表面形成一線路增層結(jié)構(gòu)。
9.如權(quán)利要求6所述的薄型化電路板結(jié)構(gòu)，其特征在于，該線路增層結(jié)構(gòu)包括至少一介電層；一線路層，形成在介電層表面，該線路層具有多個(gè)連接墊；以及多個(gè)形成在介電層中的導(dǎo)電盲孔，且該導(dǎo)電盲孔電性連接線路層。
10.如權(quán)利要求7所述的薄型化電路板結(jié)構(gòu)，其特征在于，該線路增層結(jié)構(gòu)的表面形成一防焊層，并在該防焊層表面形成有多個(gè)開(kāi)口顯露線路層的連接墊。
11.如權(quán)利要求8所述的薄型化電路板結(jié)構(gòu)，其特征在于，該防焊層表面形成一芯片置放區(qū)，在該芯片置放區(qū)形成有多個(gè)開(kāi)口顯露該連接墊。
12.如權(quán)利要求9所述的薄型化電路板結(jié)構(gòu)，其特征在于，該連接墊供一半導(dǎo)體裝置電性連接到線路增層結(jié)構(gòu)。
13.如權(quán)利要求10所述的薄型化電路板結(jié)構(gòu)，其特征在于，該半導(dǎo)體裝置是覆晶式芯片或被動(dòng)元件組成的群組。
14.如權(quán)利要求8所述的薄型化電路板結(jié)構(gòu)，其特征在于，該線路增層結(jié)構(gòu)的表面形成一防焊層，并在該防焊層表面形成一芯片置放區(qū)，該芯片置放區(qū)供一半導(dǎo)體裝置固定在它上面。
15.如權(quán)利要求12所述的薄型化電路板結(jié)構(gòu)，其特征在于，該半導(dǎo)體裝置是焊線電性連接到連接墊。
16.如權(quán)利要求1所述的薄型化電路板結(jié)構(gòu)，其特征在于，該凹陷區(qū)內(nèi)形成有導(dǎo)電元件，使該導(dǎo)電元件結(jié)合在金屬墊表面。
全文摘要
本發(fā)明的薄型化電路板結(jié)構(gòu)包括一介電層，在它的表面形成至少一凹陷區(qū)；一金屬墊，形成在該凹陷區(qū)內(nèi)；至少一線路層，形成在該介電層的另一表面；以及多個(gè)導(dǎo)電盲孔，形成在介電層中，該導(dǎo)電盲孔提供該線路層及金屬墊電性連接；本發(fā)明的薄型化電路板結(jié)構(gòu)不使用核心板及電鍍導(dǎo)通孔，可縮短導(dǎo)通線路降低阻抗及提升電氣特性，應(yīng)用在高頻及高速運(yùn)算處理的產(chǎn)品，無(wú)電鍍導(dǎo)通孔，提供細(xì)間距的高密度封裝。
文檔編號(hào)H01L23/48GK1972554SQ20051012590
公開(kāi)日2007年5月30日 申請(qǐng)日期2005年11月25日 優(yōu)先權(quán)日2005年11月25日
發(fā)明者許詩(shī)濱 申請(qǐng)人:全懋精密科技股份有限公司