專利名稱：異質(zhì)結(jié)構(gòu)溝道絕緣柵極場效應(yīng)晶體管的制造方法及晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，更具體地說，涉及集成電路中的異質(zhì)結(jié)構(gòu)溝道晶體管的制造。
背景技術(shù)：
直接在較大基片中制作的硅/硅鍺異質(zhì)結(jié)構(gòu)半導(dǎo)體溝道晶體管是已知的。
然而，這種晶體管存在SCE(短溝道效應(yīng))和DIBL(漏極感應(yīng)勢壘降低效應(yīng))的缺點。更準(zhǔn)確地說，當(dāng)晶體管柵極的長度下降時，由于源極和漏極間的勢壘降低，溝道中心的電勢變化很大因而晶體管的閾值電壓也會改變。這就是SCE效應(yīng)。在此基礎(chǔ)上又加上漏極電勢的作用，就會進一步降低勢壘，這就是DIBL效應(yīng)。

發(fā)明內(nèi)容
本發(fā)明旨在提供上述問題的解決方案。
本發(fā)明的目的是提供一種晶體管，在克服SCE和DIBL效應(yīng)的同時改善溝道中載流子遷移率，盡管載流子采用隱埋傳導(dǎo)。
本發(fā)明的另一目的是提高nMOS器件中穿過拉伸應(yīng)變硅層的電子的傳導(dǎo)性。
本發(fā)明的再一目的是提高pMOS器件中穿過壓縮應(yīng)變硅和硅鍺層的空穴的傳導(dǎo)性。
因此，本發(fā)明提供一種制備絕緣柵極場效應(yīng)晶體管的方法，其包括a)在基片的活性區(qū)上沉積一層相對于構(gòu)成活性區(qū)的材料能選擇性地除去的材料；b)在能選擇性地除去的材料層上形成窄的異質(zhì)結(jié)構(gòu)的應(yīng)變半導(dǎo)體溝道；c)在該溝道上形成絕緣柵極；d)有選擇地除去能選擇性地除去的材料層，以便在該溝道下形成空腔；e)在所述空腔內(nèi)沉積介電材料以便形成介電塊；以及f)從基片的活性區(qū)起形成源極區(qū)和漏極區(qū)，與溝道相接觸并分別在其一邊延伸，于是介電塊被隱埋在溝道下。
通過把窄的異質(zhì)結(jié)構(gòu)應(yīng)變半導(dǎo)體溝道與隱埋在所述溝道下的介電塊結(jié)合起來并界定后者，使溝道中的載流子獲得更好的遷移率，同時克服了現(xiàn)有技術(shù)中晶體管的問題，即短溝道和DIBL效應(yīng)。
本領(lǐng)域的技術(shù)人員知道怎么選擇溝道厚度以便得到薄的溝道。這里提示一下，這種溝道的厚度最好小于10納米。
按照實施本發(fā)明的一種方法，基片的活性區(qū)包含硅鍺合金，其鍺含量與硅含量的比率隨著與基片表面的接近而增長，而由能選擇性地除去的材料形成的層是一種從基片的活性區(qū)上表面外延生長得到的應(yīng)變硅層。
例如，溝道可以這樣形成在應(yīng)變硅層上外延生長第一硅鍺合金層以便得到壓縮的硅鍺合金層，以及在所述第一層上外延生長第二硅層以便得到拉伸的應(yīng)變硅層。
按照實施本發(fā)明的一種實施方法，通過含有硅的材料的外延生長形成源極和漏極區(qū)。
本發(fā)明還提供一種絕緣柵極場效應(yīng)晶體管，其包含窄的、厚度為1到10納米之間的異質(zhì)結(jié)構(gòu)半導(dǎo)體溝道，該溝道包含位于基片活性區(qū)之上的柵極和介電塊之間的硅鍺合金層和應(yīng)變硅層。
按照一個實施例，該應(yīng)變硅層的厚度范圍在1到5納米之間。


為了進一步理解本發(fā)明的其它優(yōu)點和特征，下面結(jié)合附圖對本發(fā)明的實施方式和實施例進行詳細(xì)說明。但本分明并不限于此。
附圖中圖1到7示意性地圖示了按照本發(fā)明一個實施例的方法的主要步驟；以及圖8示意性地顯示了集成電路中按照本發(fā)明的絕緣柵極場效應(yīng)晶體管。
具體實施例方式
現(xiàn)在更詳細(xì)地說明按照本發(fā)明一個實施例的方法的主要步驟。
圖1中，在例如由硅制成的基片SB上，通過外延形成硅鍺合金層1，該合金中鍺含量與硅含量的比率隨著與基片SB表面的接近而增長。組成該合金的硅和鍺對應(yīng)于分子式Si1-xGex，其中x隨著與基片SB表面的接近而變化，例如從0變到0.2。
活性區(qū)AZ形成于層1中兩個隔離區(qū)2之間，所述隔離區(qū)可以是隔離溝。比如，這些隔離溝可以是DTI(深溝隔離)類型的深溝或者STI(淺溝隔離)類型的淺溝。
硅層3通過在活性區(qū)AZ上選擇性的外延生長形成(圖2)，由于層3中硅的晶格和活性區(qū)AZ中硅鍺合金的晶格之間的晶格失配，所述硅處于應(yīng)變狀態(tài)。提示一下，層3的厚度可以是15納米，但更一般地是在10納米到40納米之間。
以類似的方法，壓縮的應(yīng)變硅鍺合金層4通過在層3上選擇性的外延生長形成。在這點上，選擇層4中鍺的百分含量比活性區(qū)AZ中鍺的百分含量大。例如，層4的厚度可以是3納米，但更一般地是在1納米到5納米之間。
然后拉伸狀態(tài)的應(yīng)變硅層5在層4上通過選擇性的外延生長形成。例如，層5的厚度可以是3納米，但更一般地是在1納米到5納米之間。
接著，通過已知的方法形成柵極區(qū)6，該柵極區(qū)6可以用多晶硅制成。該柵極區(qū)6由間隔層7環(huán)繞(圖3)，并通過硅氧化物(柵極氧化物)層71與拉伸狀態(tài)的硅層5分隔開。
圖4中，通過已知手段，例如通過非等向性蝕刻，蝕刻分別為壓縮狀態(tài)的硅鍺合金層4和拉伸狀態(tài)的應(yīng)變硅層5，使用柵極區(qū)6和間隔層7作為掩模。附加的間隔層8分別形成在間隔層7和層4、層5的一邊——所述間隔層隨后用作掩模。
然后，除去應(yīng)變硅層3(圖5)，這樣在壓縮狀態(tài)的硅鍺合金層4與活性區(qū)AZ表面之間留下空腔9。該除去操作可以通過已知手段實施，比如通過用CF4，CH2F2，N2，O2類型的等離子進行選擇性的各向同性等離子蝕刻。壓力和溫度條件可以由本領(lǐng)域的技術(shù)人員調(diào)節(jié)以便得到所需的蝕刻速率。比如，蝕刻可以在25℃和大氣壓下進行。
接著，介電(比如SiO2)層90沉積在活性區(qū)AZ表面上和空腔9中(圖6)。
使用間隔層8作掩模，通過已知手段蝕刻所述介電層90(圖7)，比如通過非等向性蝕刻。
半導(dǎo)體區(qū)10和11通過選擇性外延生長分別形成于晶體管的一邊(圖8)，從活性區(qū)AZ開始直到與拉伸狀態(tài)應(yīng)變硅層5的表面處于同水平高度處。然后在半導(dǎo)體區(qū)10和11中注入摻雜劑以便形成源極和漏極區(qū)。
現(xiàn)隱埋在基片中的介電塊91，具有與原來應(yīng)變硅層3相同的厚度，也就是說典型的是15納米，但更一般地可以在10納米到40納米之間。
圖8顯示包含本發(fā)明的絕緣柵極場效應(yīng)晶體管T的集成電路IC。
該集成電路包含基片SB，該基片SB上有硅鍺合金層1，其鍺含量與硅含量的比率隨著與基片SB表面的接近而增長。
晶體管T在所述層1的活性區(qū)AZ上形成并位于兩隔離區(qū)2之間。所述晶體管包括窄的異質(zhì)結(jié)構(gòu)應(yīng)變半導(dǎo)體溝道，該溝道包含壓縮的硅鍺合金層4和拉伸的硅層5，并在柵極6和隱埋在基片SB中的介電塊91之間延伸。
權(quán)利要求
1.一種制備絕緣柵極場效應(yīng)晶體管(T)的方法，包括a)在基片(SB)的活性區(qū)(AZ)上沉積一層(3)相對于構(gòu)成活性區(qū)(AZ)的材料能選擇性地除去的材料；b)在能選擇性地除去的材料層(3)上形成窄的異質(zhì)結(jié)構(gòu)應(yīng)變半導(dǎo)體溝道(4，5)；c)在該溝道(4，5)上形成絕緣柵極(6)；d)有選擇地除去能選擇性地除去的材料層(3)，以便在該溝道(4，5)下形成空腔(9)；e)在所述空腔(9)內(nèi)沉積介電材料以便形成介電塊(91)；以及f)從基片(SB)的活性區(qū)(AZ)形成源極區(qū)(10)和漏極區(qū)(11)，與溝道(4，5)相接并分別在其一側(cè)延伸，于是介電塊(91)被隱埋在溝道(4，5)下。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述溝道(4，5)的厚度小于10納米。
3.根據(jù)權(quán)利要求1或者2所述的方法，其中，所述基片(SB)的活性區(qū)(AZ)包含硅鍺合金，其鍺含量與硅含量的比率隨著與基片(SB)表面的接近而增長，并且，由能選擇性地除去的材料形成的層(3)是一種從基片(SB)的活性區(qū)(AZ)上表面外延生長而得到的應(yīng)變硅層。
4.根據(jù)權(quán)利要求3所述的方法，其中，所述溝道(4，5)的是這樣形成的在應(yīng)變硅層(3)上外延生長第一硅鍺合金層以便得到壓縮的硅鍺合金層(4)，以及在所述第一層上外延生長第二硅層(5)以便得到拉伸的應(yīng)變硅層。
5.根據(jù)權(quán)利要求1至4任一項所述的方法，其中，所述源極(10)和漏極(11)區(qū)由含有硅的材料外延生長而成。
6.一種集成電路，包含一種絕緣柵極場效應(yīng)晶體管(T)，該晶體管包含窄的異質(zhì)結(jié)構(gòu)半導(dǎo)體溝道(4，5)，該溝道厚度在1到10納米之間，該溝道包含硅鍺合金層(4)和應(yīng)變硅層(5)，它們位于基片(SB)活性區(qū)(AZ)上的柵極(6)和介電塊(91)之間。
7.根據(jù)權(quán)利要求6所述的集成電路，其中，應(yīng)變硅層的厚度在1到5納米之間。
全文摘要
本發(fā)明涉及一種絕緣柵極場效應(yīng)晶體管(T)，其包括窄的異質(zhì)結(jié)構(gòu)應(yīng)變半導(dǎo)體溝道(4，5)，該溝道在柵極(6)和隱埋在基片(SB)中的介電塊(91)之間延伸。
文檔編號H01L29/78GK1794433SQ20051010301
公開日2006年6月28日 申請日期2005年9月15日 優(yōu)先權(quán)日2004年9月15日
發(fā)明者斯特凡娜·蒙弗瑞, 斯特凡恩·博雷爾, 托馬斯·斯克特尼科基 申請人:St微電子(克偌林斯2)Sas公司