專利名稱：半導(dǎo)體器件及安裝了該半導(dǎo)體器件的電子機(jī)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及裝載數(shù)字電路或模擬電路，多個(gè)端子二維配置為格子狀的半導(dǎo)體器件及安裝了該半導(dǎo)體器件的電子機(jī)器。
背景技術(shù)：
目前，將半導(dǎo)體集成電路等半導(dǎo)體器件作為獨(dú)立的半導(dǎo)體部件來制造。該半導(dǎo)體器件用于各種電子機(jī)器。封裝該半導(dǎo)體器件，以使半導(dǎo)體集成電路主體(以下為IC芯片主體)具有進(jìn)行向外部的連接用的外部端子。
該IC芯片主體上設(shè)有多個(gè)電極焊盤(以下為焊盤)。這些焊盤分別與外部端子連接。作為向該外部端子的連接方法，取代使用以前的管腳端子的扁平封裝型的QFP(Quad Flat Package)、SOP(Small Outline Package)等，近年來大多采用球柵陣列(BGA；Ball Grid Array)結(jié)構(gòu)的連接方法。
此外，采用與該BGA結(jié)構(gòu)的連接方法相同的連接方法，可實(shí)現(xiàn)與IC芯片主體基本上相同的外形尺寸的芯片尺寸封裝(CSP；Chip SizedPackage)。在該CSP中，在封裝用基板(以下為封裝基板)的一面上設(shè)置與IC芯片主體的各個(gè)焊盤相對向的焊盤。在該封裝基板的另一面上設(shè)有以二維配置為格子狀的球狀外部電極。在該封裝基板中，焊盤分別與外部電極連接(專利文獻(xiàn)1；特開平10-50922號公報(bào))。
在該CSP中，將其外部電極形成為球狀的焊錫凸起，并且在半導(dǎo)體器件下面的規(guī)定區(qū)域配置為二維狀。因此，可以形成接近芯片尺寸的小而薄的CSP，此外，可以進(jìn)行向印刷電路基板的表面安裝。
在現(xiàn)有的QFP結(jié)構(gòu)等的半導(dǎo)體器件中，IC芯片主體的焊盤配置位置按原樣與外部電極的配置位置相對應(yīng)。因此，在存在發(fā)生干擾或者受到干擾的可能性高的信號線的情況下，在設(shè)計(jì)IC芯片主體時(shí)，僅布局焊盤位置，以便減小信號線間的干擾，可采用信號線間的干擾對策。
在使用了柵格狀陣列結(jié)構(gòu)的連接方法的半導(dǎo)體器件中，將多個(gè)外部電極二維配置為格子狀。即使在這種情況下，在存在干擾可能性高的信號線的情況下，在設(shè)計(jì)IC芯片主體時(shí)，相互分離地設(shè)置焊盤的配置位置，以便降低信號線間的干擾。但是，根據(jù)IC芯片主體的那些焊盤和封裝基板的二維配置為格子狀的多個(gè)外部電極之間的配線情況的不同，存在與分開布局的焊盤連接的外部電極相互接近的問題。因此，存在所謂的干擾可能性高的信號線相互間靠近配置的問題。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是在多個(gè)外部電極二維配置為格子狀的半導(dǎo)體器件中，在IC芯片主體和封裝基板中同時(shí)分離干擾可能性高的信號線，以降低信號線間的干擾。此外，本發(fā)明的目的是提供一種將減小了信號線間干擾的半導(dǎo)體器件安裝在印刷電路基板等上的電子機(jī)器。
技術(shù)方案1的半導(dǎo)體器件的特征在于，具備IC芯片主體，其包括連接有容易放出噪聲的信號線的電路部；和連接有容易受噪聲影響的信號線的電路，在一面的外緣部具有排列為矩形的IC側(cè)焊盤群；和封裝基板，其具有絕緣基體材料；在該絕緣基體材料一面?zhèn)壬?，與所述IC側(cè)焊盤分別相對向地電連接著的基板側(cè)焊盤群；在所述絕緣基體材料的另一面?zhèn)扰渲脼楦褡訝钋覈@所述基板側(cè)焊盤群，向所述另一面?zhèn)韧怀龅耐獠侩姌O群；和介由從所述絕緣基體材料的一面?zhèn)确謩e貫通到另一面?zhèn)鹊亩鄠€(gè)貫通孔，并分別連接所述基板側(cè)焊盤群和所述外部電極群的多條配線；所述容易放出噪聲的信號線與所述IC側(cè)焊盤群中的第1組的每個(gè)IC側(cè)焊盤連接，所述容易受噪聲影響的信號線與所述IC側(cè)焊盤群中的第2組的每個(gè)IC側(cè)焊盤連接；所述第1組的每個(gè)IC側(cè)焊盤連接所述外部電極群中的第1組的每個(gè)外部電極，所述第2組的每個(gè)IC側(cè)焊盤連接所述外部電極群中的第2組的每個(gè)外部電極；所述第1組IC側(cè)焊盤和所述第2組IC側(cè)焊盤分離，所述第1組外部電極和所述第2組外部電極分離。
技術(shù)方案2的半導(dǎo)體器件的特征在于，在技術(shù)方案1所述的半導(dǎo)體器件中，在所述第1組IC焊盤和所述第2組IC焊盤之間具有1個(gè)以上低阻抗的其它IC焊盤，在所述第1組外部電極和所述第2組外部電極之間具有1個(gè)以上低阻抗的其它外部電極。
技術(shù)方案3的半導(dǎo)體器件的特征在于，在技術(shù)方案1所述的半導(dǎo)體器件中，所述封裝基板是再配線層。
技術(shù)方案4的半導(dǎo)體器件的特征在于，在技術(shù)方案1～3中任一項(xiàng)所述的半導(dǎo)體器件中，所述第1組IC側(cè)焊盤和所述第2組IC側(cè)焊盤位于所述IC側(cè)焊盤群的不同邊或者角落。
技術(shù)方案5的半導(dǎo)體器件的特征在于，在技術(shù)方案4所述的半導(dǎo)體器件中，所述第1組外部電極和所述第2組外部電極位于所述外部電極群的不同的邊且最外周或者靠近最外周的位置上。
技術(shù)方案6的半導(dǎo)體器件的特征在于，在技術(shù)方案5所述的半導(dǎo)體器件中，使所述第1組外部電極及所述第2組外部電極的位置優(yōu)先位于作為容易放出噪聲的信號線或容易受噪聲影響的信號線的所述外部電極群的最外周側(cè)。
技術(shù)方案7的半導(dǎo)體器件的特征在于，在技術(shù)方案6所述的半導(dǎo)體器件中，連接有所述容易放出噪聲的信號線的電路部是時(shí)鐘電路或大電流輸入輸出電路。
技術(shù)方案8的半導(dǎo)體器件的特征在于，在技術(shù)方案6所述的半導(dǎo)體器件中，與所述容易受噪聲影響的信號線連接著的電路部是高輸入阻抗的放大電路或要求模擬特性的輸入輸出電路。
技術(shù)方案9的半導(dǎo)體器件的特征在于，在技術(shù)方案6所述的半導(dǎo)體器件中，混載有模擬電路和數(shù)字電路。
技術(shù)方案10的半導(dǎo)體器件的特征在于，在技術(shù)方案6所述的半導(dǎo)體器件中，所述外部電極為球狀電極。
技術(shù)方案11的電子機(jī)器的特征在于，安裝了技術(shù)方案1～10中任一項(xiàng)所述的半導(dǎo)體器件。
根據(jù)本發(fā)明，在將多個(gè)外部電極二維設(shè)置為格子狀的半導(dǎo)體器件中，將容易放出噪聲的信號線和容易受噪聲影響的信號線分成組。首先，容易放出噪聲的信號線和容易受噪聲影響的信號線連接IC側(cè)焊盤群中分離開的IC側(cè)焊盤組。此外，容易放出噪聲的信號線和容易受噪聲影響的信號線連接外部電極群中分離開的外部電極組。由此，在IC芯片主體及封裝基板中，分別隔離了干擾可能性高的信號線。由此，可以降低信號線間的干擾。通過降低信號線間的干擾，從而使誤動(dòng)作減少，并且減少了不需要的噪聲。
此外，可以優(yōu)先位于作為容易放出噪聲的信號線或容易受噪聲影響的信號線的外部電極群的最外周側(cè)。由此，即使在對格子狀配線的配置有限制的情況下，也可以根據(jù)干擾的程度適當(dāng)?shù)嘏渲眯盘柧€。


圖1是表示本發(fā)明的半導(dǎo)體器件的IC芯片主體的結(jié)構(gòu)的圖。
圖2是表示和IC芯片主體一起使用的基板20的結(jié)構(gòu)的圖。
圖3是用于說明由圖1、圖2構(gòu)成的半導(dǎo)體器件的結(jié)構(gòu)的示意性剖面圖。
圖4是作為基板使用再配線層的情況下的半導(dǎo)體器件的示意性剖面圖。
圖中10-IC芯片主體，11-與容易放出噪聲的信號線連接的電路部，11-1-時(shí)鐘電路，11-2-脈沖寬度調(diào)制電路，12-與容易受噪聲影響的信號線連接的電路部，12-1-放大電路，12-2-A/D轉(zhuǎn)換電路，13-與流過大電流的信號線連接的電路部，13-1-驅(qū)動(dòng)電路，13-2-電源電路，15(P11～P49)-IC側(cè)焊盤，16-突起，20-封裝基板，21(Pi1～Piv9)-基板側(cè)焊盤，22-配線，23-貫通孔，24(B1-1～B6-6)-外部電極(球狀電極)，30-再配線層，31-突起，32-配線，33-外部電極，34-絕緣層。
具體實(shí)施例方式
下面參考

本發(fā)明的半導(dǎo)體器件的實(shí)施方式。圖1～圖3是表示本發(fā)明的實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的圖。圖1是表示本發(fā)明的半導(dǎo)體器件的IC芯片主體10的結(jié)構(gòu)的圖，圖2是表示與IC芯片主體10一起使用的封裝基板20的結(jié)構(gòu)的圖。由該IC芯片主體10和封裝基板20構(gòu)成本發(fā)明的半導(dǎo)體器件。
在圖1的IC芯片主體10中，在其內(nèi)部設(shè)有與容易放出噪聲的信號線連接著的電路部11、與容易受噪聲影響的信號線連接著的電路部12以及與流過大電流的信號線連接著的電路部13。優(yōu)選將這些電路部11、12、13分開設(shè)置。另外，雖然圖中沒有示出，但也可以做成多個(gè)信號處理電路、輸入輸出電路等。
而且，在IC芯片主體10的一面(例如元件形成面)的外緣部上，由多個(gè)IC側(cè)焊盤15形成的IC側(cè)焊盤群排列成矩形。雖然在圖1中為正方形，但是也可以是長方形，此外也可以排列成一條直線。在圖1中，IC側(cè)焊盤群包括設(shè)在上邊且用P11～P19表示的IC側(cè)焊盤15、設(shè)在右邊且用P21～P29表示的IC側(cè)焊盤15、設(shè)在左邊且用P31～P39表示的IC側(cè)焊盤15以及設(shè)在下邊且用P41～P49表示的IC側(cè)焊盤15。
電路部11包括時(shí)鐘電路(CLK)11-1、脈沖寬度調(diào)制電路(PWM)11-2等。由于這些時(shí)鐘電路11-1、脈沖寬度調(diào)制電路11-2的信號線有脈沖信號流動(dòng)，所以是容易放出噪聲的信號線。這些容易放出噪聲的信號線與IC側(cè)焊盤群中的第一組的每個(gè)IC側(cè)焊盤15連接。該第1組IC側(cè)焊盤15在該例中為位于上邊的P11、P13、P15、P17。
電路部12例如包括聲頻放大器等放大電路(AMP)12-1、A/D轉(zhuǎn)換電路(ADC)12-2、D/A轉(zhuǎn)換電路(省略圖示)等。這些放大電路12-1、A/D轉(zhuǎn)換電路12-2等為高輸入阻抗，這些信號線是容易受噪聲影響的信號線。同樣，要求模擬特性的模擬輸出電路也是容易受噪聲影響的信號線。這些容易受噪聲影響的信號線與IC側(cè)焊盤群中的第2組的每個(gè)IC側(cè)焊盤15連接。該第二組IC側(cè)焊盤15在該例中為位于右邊的P23、P25、P27、P29。
電路部13例如含有發(fā)光元件驅(qū)動(dòng)電路等驅(qū)動(dòng)電路(DR)13-1、電源電路(PS)13-2等。這些驅(qū)動(dòng)電路13-1、電源電路13-2等的信號線是流動(dòng)著大電流的信號線。在這些信號線中流動(dòng)的電流不僅大并且是變化的。因此，流過大電流的信號線也是容易放出噪聲的信號線。這些流過大電流的信號線與IC側(cè)焊盤群中的第3組的每個(gè)IC側(cè)焊盤15連接。該第3組IC側(cè)焊盤15在該例子中是位于左邊下部的P35、P37和位于下邊左部的P41、P43。即，第3組IC側(cè)焊盤15位于左邊和下邊的角落。
只要IC側(cè)焊盤群中的第1組、第2組及第3組IC側(cè)焊盤15各自分離即可。因此，各組IC側(cè)焊盤15只要配置在不同的邊或不同的角落即可。
在第1～第3的各組IC側(cè)焊盤15之間，以配置不屬于任何組的至少1個(gè)(優(yōu)選2個(gè)以上)其它IC焊盤的形式使其分離。這些其它的信號焊盤最好為低阻抗的信號焊盤。作為低阻抗的信號焊盤，例如可列舉出與地或電源連接的焊盤、或者介由電容器與地連接的焊盤。
圖2的封裝基板20使用印刷基板、薄膜基板、帶式載體等基板用絕緣基體材料。該封裝基板20具有設(shè)有基板側(cè)焊盤21的一面?zhèn)群驮O(shè)有外部電極24的另一面?zhèn)?。其一面?zhèn)鹊幕鍌?cè)焊盤21配置為分別對應(yīng)于IC芯片主體10的IC側(cè)焊盤15，各基板側(cè)焊盤21與各IC側(cè)焊盤15介由凸起等連接。
在該例子中，基板側(cè)焊盤21與IC側(cè)焊盤15相同，每邊9個(gè)，總計(jì)在外周部設(shè)有36個(gè)。在由外緣部的基板側(cè)焊盤21圍繞的區(qū)域內(nèi)，多個(gè)外部電極24配置為格子狀(柵格狀)。這些外部電極24與基板側(cè)焊盤21對應(yīng)，在該例中為36個(gè)(＝6×6)。
與第1～第3的各組IC側(cè)焊盤15之間相同，在第1～第3的各組基板側(cè)焊盤21之間也以配置不屬于任何組的至少1個(gè)(優(yōu)選2個(gè)以上)其它基板側(cè)焊盤的方式使其分離。
各個(gè)外部電極24設(shè)計(jì)為在格子狀的各個(gè)位置上，在絕緣基體材料上開口形成的貫通孔從一面?zhèn)认蛄硪幻鎮(zhèn)蓉炌?，并在另一面?zhèn)冗B接到外部。該配置為格子狀的各外部電極24如圖所示被賦予符號B1-1～B6-6。作為該電極24，最好是焊錫球等形成的球狀電極。在為球狀電極的情況下，格子狀外部電極形成球柵陣列(BGA)。當(dāng)然，也可以是球狀電極以外的凸起電極等其它外部電極。作為外部電極，也可以使用管腳(pin)，在使用管腳的情況下，形成管腳柵格陣列(PGA)。
該各外部電極24和各基板側(cè)焊盤21分別通過配線22在一面?zhèn)认嗷ミB接。
圖3是用于說明使用圖1、圖2的結(jié)構(gòu)的半導(dǎo)體器件的結(jié)構(gòu)的示意性剖面圖。在圖3中，在IC芯片主體10內(nèi)部組裝入圖1中示出的連接有容易放出噪聲的信號線的電路部11、連接有容易受噪聲影響的信號線的電路部12和連接有流過大電流的信號線連接的電路部13等。
在該IC芯片主體10的表面上形成IC側(cè)焊盤15。在該IC側(cè)焊盤15上設(shè)為柱狀凸起16電接觸。
并且，封裝基板20的焊盤21通過凸起16與IC芯片主體10的IC側(cè)焊盤15連接。該各焊盤21和各外部電極24由配線22相互連接。外部電極24通過貫通孔23從一面貫通到另一面?？梢詫⑼蛊?6設(shè)在焊盤21側(cè)，此外還可以設(shè)在IC側(cè)焊盤15和焊盤21的兩側(cè)。
在封裝基板20中，通常各配線22通過外側(cè)的外部電極間連接到內(nèi)側(cè)的外部電極，以便與外部電極24不接觸或者容易形成配線。以前，各配線22由于與該配線是容易放出噪聲的信號線、是容易受噪聲影響的信號線或者是流過大電流的信號線等無關(guān)，所以設(shè)置為經(jīng)由容易配線的路線。
因此，假設(shè)如圖1所示，在IC芯片主體10的信號線和IC側(cè)焊盤群的配置或連接中，即使使容易放出噪聲的信號線、容易受噪聲影響的信號線和流過大電流的信號線分離，也會(huì)存在所謂的不能充分降低干擾的情況的問題。
在向封裝基板20上的配置為格子狀的外部電極24配線時(shí)，例如圖2中的虛線所示，該問題起因于容易放出噪聲的信號線如脈沖寬度調(diào)制電路11-2的輸出線(Pi5和B3-4之間的信號線)和容易受噪聲影響的信號線如放大電路12-1的輸出線(Pii5和B4-4之間的信號線)接近。在這種情況下，由于信號線間的串?dāng)_等干擾而使得噪聲影響增大。
在本發(fā)明中，首先，接合IC焊盤群中的第1組IC側(cè)焊盤15的基板側(cè)焊盤21與柵格狀外部電極群中最外周的一條邊(例如上邊)的外部電極連接。由此，電路部11的信號線，例如以時(shí)鐘電路11-1的信號線為例，連接為時(shí)鐘電路11-1→IC側(cè)焊盤P11→基板側(cè)焊盤Pi1→外部電極B1-2。
接合IC側(cè)焊盤群中的第2組IC側(cè)焊盤15的基板側(cè)焊盤21與柵格狀外部電極群中最外周的1條邊(例如右邊)的外部電極連接。由此，電路部12的信號線，例如以放大電路21-1的信號線為例，連接為放大電路12-1→IC側(cè)焊盤P23→基板側(cè)焊盤Pii3→外部電極B3-6。
另外，接合IC側(cè)焊盤群中的第3組IC側(cè)焊盤15的基板側(cè)焊盤21與柵格狀外部電極中最外周的角落(例如左邊和下邊的角落)的外部電極連接。由此，電路部13的信號線，例如以驅(qū)動(dòng)電路13-1的信號線為例，連接為驅(qū)動(dòng)電路13-1→IC側(cè)焊盤P35→基板側(cè)焊盤Piii5→外部電極B3-1。各電路部11、12、13的其它信號線也一樣。
在第1～第3的各組外部電極24之間，以配置不屬于任意組的至少1個(gè)(優(yōu)選2個(gè)以上)其它外部電極的方式使其分離。這些其它的外部電極最好為低阻抗的外部電極。作為低阻抗的外部電極，例如與地或電源連接的外部電極，或介由電容器與地連接的外部電極。
這樣，在本發(fā)明中，屬于第1組、第2組及第3組信號線的IC側(cè)焊盤15、基板側(cè)焊盤21以及外部電極24分別與其它組相互隔離。由此，因?yàn)樵贗C芯片主體及封裝基板中相互干擾可能性高的信號線分別隔離，所以可以降低信號線間的干擾。通過減小信號線間的干擾，從而誤動(dòng)作減少了，而且減小不需要的噪聲。
此外，也可以將屬于第1組、第2組及第3組信號線的IC側(cè)焊盤15、基板側(cè)焊盤21及外部電極24分別設(shè)在不同的邊。而且，也可以將屬于第1組、第2組及第3組信號線的IC側(cè)焊盤15、基板側(cè)焊盤21及外部電極24分別設(shè)在不同的角落。并且也可以根據(jù)各組，設(shè)在不同的邊和不同的角落。
再有，將第1～第3組外部電極配置為位于各外部電極群的不同邊或不同角落且最外周或者靠近最外周的場所。另外，第1～第3組外部電極的外部電極的位置優(yōu)先位于作為容易放出噪聲的信號線或者容易受噪聲影響的信號線等的外部電極群的最外周側(cè)。由此，在屬于各組的信號線多的情況下，可以根據(jù)容易放出噪聲、容易受噪聲影響，來設(shè)置定位中的優(yōu)先度。而且，用于去除噪聲的濾波電路等的安裝也變得容易。
圖4是用來說明將再配線層30用作封裝基板時(shí)的CSP半導(dǎo)體器件的構(gòu)成的示意性剖面圖。IC芯片主體10與圖1的相同。
在圖4中，再配線層30如下所述地構(gòu)成。在IC芯片主體10之上，在同一位置配置數(shù)量相同的突起(突起電極)31，以便與IC側(cè)焊盤15(P11～P49)電接觸。將外部電極(球狀電極)33(在圖4中只示出了2個(gè))配置為格子狀，以便與圖2的B1-1～B6-6相同。這些突起31以配線32與配置為格子狀的外部電極33連接。圖4的配線32與圖2中示出的配線22同樣地連接著。
在形成于該IC芯片主體10上的再配線層30中，突起31設(shè)置為與IC芯片主體10上的IC芯片側(cè)焊盤15電接觸。并且，在IC芯片主體10上的其它部分設(shè)置絕緣層34。該絕緣層34的厚度最好和突起31的高度大略相同。在該絕緣層34之上設(shè)置配線32，還設(shè)置外部電極33。
將再配線層30用作封裝基板的本發(fā)明的半導(dǎo)體器件如下所述。
一種半導(dǎo)體器件，其特征在于，具備IC芯片主體，其包括連接有容易放出噪聲的信號線的電路部；和連接有容易受噪聲影響的信號線的電路，在一面的外緣部具有排列為矩形的IC側(cè)焊盤群；和再配線層，其具有作為絕緣層的絕緣基體材料；使該絕緣基體材料的貫通孔從一面?zhèn)确謩e貫通到另一面?zhèn)?，在所述絕緣基體材料的所述一面?zhèn)壬希c所述IC側(cè)焊盤分別相對向地電連接著的焊盤群；以圍繞所述焊盤群的方式配置為格子狀的外部電極群；和在所述絕緣基體材料的另一面?zhèn)确謩e連接所述焊盤群和所述外部電極群的多條配線；所述容易放出噪聲的信號線與所述IC側(cè)焊盤群中的第1組的每個(gè)IC側(cè)焊盤連接，所述容易受噪聲影響的信號線與所述IC側(cè)焊盤群中的第2組的每個(gè)IC側(cè)焊盤連接；所述第1組的每個(gè)IC側(cè)焊盤連接所述外部電極群中的第1組的每個(gè)外部電極，所述第2組的每個(gè)IC側(cè)焊盤連接所述外部電極群中的第2組的每個(gè)外部電極；所述第1組IC側(cè)焊盤和所述第2組IC側(cè)焊盤分離，所述第1組外部電極和所述第2組外部電極分離。
作為這樣的封裝基板，通過利用再配線層30的同時(shí)，進(jìn)行和圖1、圖2同樣的對應(yīng)配置，從而可以得到和圖1～圖3中的半導(dǎo)體器件相同的效果。并且，可以將組裝IC芯片主體10的工序和形成再配線層30的工序作為一系列的工序來進(jìn)行。
另外，在構(gòu)成電子機(jī)器時(shí)，將圖1～圖3及圖4所示的減小了信號線之間干擾的半導(dǎo)體器件安裝在印刷配線基板或其它基板等上。由此，可以構(gòu)成降低了信號線之間的干擾、誤動(dòng)作少的電子機(jī)器。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于，包括IC芯片主體，其包括連接有容易放出噪聲的信號線的電路部；和連接有容易受噪聲影響的信號線的電路，在一面的外緣部具有排列為矩形的IC側(cè)焊盤群；和封裝基板，其具有絕緣基體材料；在該絕緣基體材料一面?zhèn)壬?，與所述IC側(cè)焊盤分別相對向地電連接著的基板側(cè)焊盤群；在所述絕緣基體材料的另一面?zhèn)扰渲脼楦褡訝钋覈@所述基板側(cè)焊盤群，向所述另一面?zhèn)韧怀龅耐獠侩姌O群；和介由從所述絕緣基體材料的一面?zhèn)确謩e貫通到另一面?zhèn)鹊亩鄠€(gè)貫通孔，并分別連接所述基板側(cè)焊盤群和所述外部電極群的多條配線；所述容易放出噪聲的信號線與所述IC側(cè)焊盤群中的第1組的每個(gè)IC側(cè)焊盤連接，所述容易受噪聲影響的信號線與所述IC側(cè)焊盤群中的第2組的每個(gè)IC側(cè)焊盤連接；所述第1組的每個(gè)IC側(cè)焊盤連接所述外部電極群中的第1組的每個(gè)外部電極，所述第2組的每個(gè)IC側(cè)焊盤連接所述外部電極群中的第2組的每個(gè)外部電極；所述第1組IC側(cè)焊盤和所述第2組IC側(cè)焊盤分離，所述第1組外部電極和所述第2組外部電極分離。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，在所述第1組IC焊盤和所述第2組IC焊盤之間具有1個(gè)以上低阻抗的其它IC焊盤，在所述第1組外部電極和所述第2組外部電極之間具有1個(gè)以上低阻抗的其它外部電極。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述封裝基板是再配線層。
4.根據(jù)權(quán)利要求1～3中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于，所述第1組IC側(cè)焊盤和所述第2組IC側(cè)焊盤位于所述IC側(cè)焊盤群的不同邊或者角落。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其特征在于，所述第1組外部電極和所述第2組外部電極位于所述外部電極群的不同的邊且最外周或者靠近最外周的位置上。
6.根據(jù)權(quán)利要求5的半導(dǎo)體器件，其特征在于，使所述第1組外部電極及所述第2組外部電極的位置優(yōu)先位于作為容易放出噪聲的信號線或容易受噪聲影響的信號線的所述外部電極群的最外周側(cè)。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其特征在于，連接有所述容易放出噪聲的信號線的電路部是時(shí)鐘電路或大電流輸入輸出電路。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其特征在于，連接有所述容易受噪聲影響的信號線的電路部是高輸入阻抗的放大電路或要求模擬特性的輸入輸出電路。
9.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其特征在于，混載有模擬電路和數(shù)字電路。
10.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其特征在于，所述外部電極為球狀電極。
11.一種電子機(jī)器，其特征在于，安裝了技術(shù)方案1～10中任一項(xiàng)所述的半導(dǎo)體器件。
全文摘要
本發(fā)明提供一種將多個(gè)外部電極二維配置為格子狀的半導(dǎo)體器件，其在IC芯片主體及封裝基板上使干擾可能性高的信號線彼此分離，以降低信號線之間的干擾。按組劃分容易放出噪聲的信號線和容易受噪聲影響的信號線。首先，容易放出噪聲的信號線和容易受噪聲影響的信號線按組在IC芯片主體上與IC側(cè)焊盤群中相互分離的IC側(cè)焊盤組連接。此外，在封裝基板側(cè)，也按組與二維配置為格子狀的外部電極群中隔離的外部電極組連接。
文檔編號H01L21/822GK1617334SQ20041009217
公開日2005年5月18日 申請日期2004年9月22日 優(yōu)先權(quán)日2003年9月25日
發(fā)明者寺崎文彥 申請人:羅姆股份有限公司