專利名稱：內(nèi)連線錯誤的改善圖案的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體集成電路的制程，且特別是有關(guān)于一種內(nèi)連線錯誤的改善圖案。
背景技術(shù)：
集成電路是將所需的各種電子元件與線路，一起縮小制作在微小的芯片上。當(dāng)集成電路的集成度增加，使得芯片無法提供足夠的面積來制作所需的內(nèi)連線(interconnects)時，多層金屬層的設(shè)計便逐漸成為許多集成電路所必須采用的方式。
各層金屬層間，再利用金屬內(nèi)連線結(jié)構(gòu)，例如中介插塞(via plug)，來達到彼此串連的目的，以成為一個完整的回路。為了不讓各層金屬層間除了有插塞外的結(jié)構(gòu)相互接觸而發(fā)生短路，可利用介電材料所構(gòu)成的內(nèi)金屬介電層(inter-layerdielectric；IMD)來加以隔離。
在傳統(tǒng)的半導(dǎo)體制程中，鋁(Al)是最普遍采用的導(dǎo)體材料，因為鋁的導(dǎo)電性極佳、便宜，且易于沉積與蝕刻，所以半導(dǎo)體廠傳統(tǒng)上都采用鋁作為元件的導(dǎo)線。隨著集成電路的集成度不斷地增加，金屬導(dǎo)線之間的電容效應(yīng)相對變大，相對的RC時間延遲(Resistance-Capacitance time delay)的現(xiàn)象也會加劇，電流在金屬線之間傳導(dǎo)的速度會因此而變慢。
目前影響速度的因素中，決定性的關(guān)鍵因素是金屬導(dǎo)線本身的阻值以及導(dǎo)線連線間的寄生電容(parasitic capacitance)大小。其中，改善導(dǎo)線連線間寄生電容的方法可以采用低介電常數(shù)的材料(一般在3.5以下)作為多層金屬連線間的絕緣層，至于減少導(dǎo)線阻值影響的方法則可以選用低阻值的金屬材料。在所有金屬之中，銅由于具有高熔點、低電阻系數(shù)(約為1.7μΩ-cm)及較高抗電遷移(electromigration)的能力，因此逐漸地取代鋁成為金屬導(dǎo)線材料。
早期IC制程不愿采用銅作為金屬連接線是因為銅金屬的擴散系數(shù)很高，與硅或二氧化硅接觸后會很快擴散到基材，產(chǎn)生深層能階的問題。此外銅金屬本身具有易產(chǎn)生氧化，低制程溫度下易與其它材料反應(yīng)，以及缺乏有效的干式蝕刻技術(shù)等問題，這些問題限制銅金屬在IC制程上的發(fā)展。但是隨著材料與制程技術(shù)的進步，各種擴散障礙層不斷被研究，金屬鑲嵌(damascene)制程以及銅化學(xué)機械研磨(chemicalmechanical polishing；CMP)技術(shù)的成功，使這些問題得以解決。
傳統(tǒng)在制作銅金屬鑲嵌結(jié)構(gòu)時，一般是利用非等向性干蝕刻在介電層中蝕刻出鑲嵌開口，暴露出下一層的銅導(dǎo)線層，然后利用化學(xué)電鍍(ECP)或是化學(xué)氣相沉積(CVD)的技術(shù)，在介電層上形成一層銅金屬層，并且填滿鑲嵌開口，之后再使用CMP去除介電層上多余的銅金屬部分，剩下在鑲嵌開口內(nèi)的部分，形成所需的內(nèi)連線結(jié)構(gòu)。
圖1A是繪示習(xí)知兩金屬層間的中介插塞結(jié)構(gòu)的立體示意圖。在圖1A中，此中介插塞結(jié)構(gòu)100是為一金屬層/介電層/金屬層的結(jié)構(gòu)，金屬層104是以一延伸線104a透過中介插塞108與金屬層106相連。為了更清楚地解釋，圖1B是繪示圖1A的部分側(cè)視圖。如圖1B中所示，兩金屬層104與106之其余的部分以介電層102(圖1A中未畫出)相隔。
然而，以圖1B來說，當(dāng)金屬層104形成時，其晶粒(grain)的邊緣不免會存在非常小的空缺(vacancy)，這些空缺會因應(yīng)力(stress)的變化而被驅(qū)使，通過延伸線104a而集中于中介插塞底部(via plug bottom)112，形成一應(yīng)力引起的孔洞(stress-induced void；SIV)。這種應(yīng)力引起的孔洞位于中介插塞底部112，會造成中介插塞108的斷路，進而導(dǎo)致整個集成電路產(chǎn)生錯誤。
通常，應(yīng)力引起的孔洞，其形成機制被解釋為金屬中所遺留的空缺會被熱應(yīng)力梯度(thermal stress gradient)所驅(qū)動并集中在特定區(qū)域而造成孔洞。熱應(yīng)力梯度是不同區(qū)域因熱膨脹系數(shù)不同而產(chǎn)生的應(yīng)力梯度變化。集成電路在制程時溫度的變化、其材料間的不匹配，或在操作時溫度的變化通常都會使其在不同區(qū)域產(chǎn)生一熱應(yīng)力梯度。
舉例來說，當(dāng)金屬層中存在不同寬度的線(如金屬層104以及其延伸線104a)時，就會因為兩者的面積大小的不同而隨著金屬層溫度的變化產(chǎn)生熱應(yīng)力梯度。如圖1B所示，此應(yīng)力引起的孔洞便特別容易形成在中介插塞底部112，造成中介插塞108的斷路。

發(fā)明內(nèi)容
因此本發(fā)明的目的就是在提供一種內(nèi)連線錯誤的改善圖案，用以改善習(xí)知內(nèi)連線因為中介插塞底部的空缺而短路的問題。
根據(jù)本發(fā)明的上述目的，提出一種內(nèi)連線錯誤的改善圖案，該改善圖案至少包含一第一金屬層；一第二金屬層；一介電層，位于該第一金屬層與該第二金屬層之間；一第一中介插塞，位于該介電層之中，該第一中介插塞的一端與該第一金屬層連接，且該第一中介插塞的另一端與該第二金屬層連接；以及至少一輔助圖案，連接于該第一金屬層，用以分散該第一金屬層的空缺，以防止該第一金屬層的空缺聚集于該第一中介插塞的底部而形成孔洞。
本發(fā)明所述技術(shù)方案是應(yīng)用于金屬層/介電層/金屬層的結(jié)構(gòu)，在其中一金屬層的其它區(qū)域加上輔助圖案，所述輔助圖案為至少一偽延長線或至少一為中介插塞。例如2D的偽延伸線，或3D的偽中介插塞，利用這些輔助物所造成的熱應(yīng)力梯度來集中金屬層中的空缺，以防止用以連接兩金屬層的中介插塞底部產(chǎn)生孔洞。
根據(jù)本發(fā)明的目的，提出另一種內(nèi)連線錯誤的改善圖案，該改善圖案至少包含一第一金屬層，具有一延伸線；一第二金屬層；一介電層，位于該第一金屬層與該第二金屬層之間；以及一中介插塞，位于該介電層之中，該中介插塞的一端與該延伸線連接，且該中介插塞的另一端與該第二金屬層連接；
其中該延伸線在該中介插塞與該第一金屬層之間具有至少一轉(zhuǎn)角，用以避免該第一金屬層中的空缺聚集于該中介插塞的底部而形成孔洞。
本發(fā)明所述技術(shù)方案應(yīng)用于一金屬層與另一金屬層的延伸線之間是利用一中介插塞來連接時，本發(fā)明在此延伸線中加入至少一個轉(zhuǎn)角來改善此內(nèi)連線結(jié)構(gòu)。此轉(zhuǎn)角的位置位于上述的另一金屬層與中介插塞之間。此位于延伸線中的轉(zhuǎn)角為一高應(yīng)力區(qū)域，因此可有效地避免金屬層中的空缺移動至延伸線中，進而防止中介插塞底部產(chǎn)生孔洞。
依照本發(fā)明一較佳實施例，其中兩金屬層、中介插塞、偽延伸線以及偽中介插塞的材質(zhì)均為金屬銅，而介電層的材質(zhì)則為低介電材料。
本發(fā)明的偽延伸線以及偽中介插塞，其數(shù)目越多，對于分散空缺以防止中介插塞底部產(chǎn)生孔洞的效果越好。除此之外，偽延伸線以及偽中介插塞的位置若越靠近延伸線，則其能夠分散移動至延伸線空缺的機率越大，因此防止中介插塞底部產(chǎn)生孔洞的效果也越好。
此外，偽中介插塞的位置不能位于延伸線以及金屬層的連接處或延伸線之上，否則其所集中的空缺會形成孔洞，使得延伸線以及金屬層的連接處或延伸線中斷，反而造成金屬層與金屬層的斷路。
依照本發(fā)明的另一較佳實施例，金屬層的延伸線中被加入一轉(zhuǎn)角。此轉(zhuǎn)角是位于金屬層與中介插塞之間，且此轉(zhuǎn)角的角度為90度。此外，亦可利用一個以上的轉(zhuǎn)角來在延伸線中提供高應(yīng)力區(qū)域。在延伸線中加入多個轉(zhuǎn)角可更提高本發(fā)明的防止中介插塞底部產(chǎn)生孔洞的能力。
由上述可知，本發(fā)明的偽延伸線以及偽中介插塞，不但可以減少具有會使空缺移動至中介插塞底部的局部應(yīng)力梯度的面積尺寸，而且也可以局部地收集空缺，使空缺移動的目的地變多，以分散空缺的分布情形。
再者，本發(fā)明的轉(zhuǎn)角在與中介插塞連接的延伸線中提供一高應(yīng)力區(qū)域，不但增加了應(yīng)力遷移的容忍度(stress migration incubation)，而且減少內(nèi)連線因應(yīng)力引起的孔洞而產(chǎn)生錯誤的機率，其與應(yīng)力遷移相關(guān)的內(nèi)連線的可靠度也隨之增加。


圖1A是繪示習(xí)知兩金屬層間的中介插塞結(jié)構(gòu)的立體示意圖；圖1B是繪示圖1A的部分側(cè)視圖；圖2是繪示依照本發(fā)明一較佳實施例的立體示意圖；圖3是繪示依照本發(fā)明另一較佳實施例的立體示意圖；圖4A是繪示依照本發(fā)明另一較佳實施例的立體示意圖；圖4B是繪示依照本發(fā)明另一較佳實施例的立體示意圖。
附圖編號說明100中介插塞結(jié)構(gòu) 102介電層104金屬層104a延伸線106金屬層108中介插塞112中介插塞底部 212偽中介插塞214偽延伸線 402a、402b轉(zhuǎn)角404a、404b延伸線具體實施方式
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合所附圖式，作詳細(xì)說明如下為了改善習(xí)知內(nèi)連線因為中介插塞底部的空缺而短路的問題，本發(fā)明提出一種內(nèi)連線錯誤的改善圖案。
本發(fā)明是應(yīng)用于金屬層/介電層/金屬層的結(jié)構(gòu)，在其中一金屬層的其它區(qū)域加上輔助物，例如2D的偽延伸線(dummy line extension)，或3D的偽中介插塞(dummyvia plug)，利用這些輔助圖案所造成的熱應(yīng)力梯度來集中金屬層中的空缺，以防止用以連接兩金屬層的中介插塞底部產(chǎn)生孔洞。
而當(dāng)一金屬層與另一金屬層的延伸線之間是利用一中介插塞連接時，本發(fā)明則在此延伸線中加入至少一個轉(zhuǎn)角(turning corner)來改善此內(nèi)連線結(jié)構(gòu)。此轉(zhuǎn)角的位置位于上述的另一金屬層與中介插塞之間。延伸線中的轉(zhuǎn)角為一高應(yīng)力區(qū)域，因此可有效地避免金屬層中的空缺移動至延伸線中，進而防止中介插塞底部產(chǎn)生孔洞。
依照本發(fā)明的一較佳實施例，其中兩金屬層、中介插塞、偽延伸線以及偽中介插塞的材質(zhì)均為金屬銅，而介電層的材質(zhì)則為低介電材料。然而，由其它金屬材質(zhì)以及可用以隔絕本發(fā)明的兩金屬層的其它介電層材質(zhì)所組成的上述結(jié)構(gòu)亦可運用本發(fā)明的內(nèi)連線錯誤的改善方法與圖案，并不受本發(fā)明的較佳實施例所限制。
圖2是繪示依照本發(fā)明一較佳實施例的立體示意圖，為了表示方便，圖中并未如圖1B畫出位于金屬層104與金屬層106之間的介電層102。如圖2所示，本發(fā)明在金屬層104加入偽延伸線214，利用偽延伸線214分散金屬層104中的空缺，以防止空缺被集中于中介插塞底部112而產(chǎn)生孔洞，造成中介插塞108的斷路。
本發(fā)明的偽延伸線214，其數(shù)目越多，對于分散空缺以防止中介插塞底部112產(chǎn)生孔洞的效果越好。除此之外，偽延伸線214的位置若越靠近延伸線104a，則其能夠分散移動至延伸線104a空缺的機率越大，因此防止中介插塞底部112產(chǎn)生孔洞的效果也越好。
圖3是繪示依照本發(fā)明另一較佳實施例的立體示意圖，為了表示方便，圖中并未如圖1B畫出位于金屬層104與金屬層106之間的介電層102。本發(fā)明在介電層102加入偽中介插塞212，此偽中介插塞212的一端與金屬層104連接，如圖3所示，利用偽中介插塞212分散金屬層104中的空缺，以防止空缺被集中于中介插塞底部112而產(chǎn)生孔洞，造成中介插塞108的斷路。
同樣的，本發(fā)明的偽中介插塞212，其數(shù)目越多，對于分散空缺以防止中介插塞底部112產(chǎn)生孔洞的效果越好。除此的外，偽中介插塞212的位置若越靠近延伸線104a，則其能夠分散移動至延伸線104a空缺的機率越大，因此防止中介插塞底部112產(chǎn)生孔洞的效果也越好。
然而，值得注意的是，偽中介插塞212的位置不能位于延伸線104a以及金屬層104的連接處或延伸線104a之上，否則其所集中的空缺會形成孔洞，使得延伸線104a以及金屬層104的連接處或延伸線104a中斷，反而造成金屬層104與金屬層106的斷路。
圖4A是繪示本發(fā)明的另一較佳實施例的示意圖。為了表示方便，圖中并未如圖1B畫出位于金屬層104與金屬層106之間的介電層102。在此實施例中，金屬層104的延伸線404a被加入一個轉(zhuǎn)角402a。此轉(zhuǎn)角402a是位于金屬層104與中介插塞108之間。由于轉(zhuǎn)角402a的熱應(yīng)力高于金屬層104，因此當(dāng)金屬層104中的空缺企圖進入延伸線404a時，反而會因為轉(zhuǎn)角402a的高熱應(yīng)力的阻擋而被推回金屬層104中。此轉(zhuǎn)角402a避免金屬層104中的空缺移動至延伸線404a中，因此可防止中介插塞底部112產(chǎn)生孔洞而中斷中介插塞108的連接。
在此較佳實施例中，此轉(zhuǎn)角402a的角度為90度，然而，其它具有不同角度且為高應(yīng)力區(qū)域的轉(zhuǎn)角亦可應(yīng)用于本發(fā)明之中，并不限于此實施例所提供的90度轉(zhuǎn)角。此外，本發(fā)明亦可利用一個以上的轉(zhuǎn)角來在延伸線中提供高應(yīng)力區(qū)域，如圖4B所示的轉(zhuǎn)角402a以及402b。在延伸線404b中加入多個轉(zhuǎn)角可更提高本發(fā)明的防止中介插塞底部112產(chǎn)生孔洞的能力。
一方面來說，偽延伸線不但可以減少具有會使空缺移動至中介插塞底部的局部應(yīng)力梯度的面積尺寸，而且也可以使空缺移動的目的地變多，以分散空缺的分布情形。
在另一方面，偽中介插塞亦可以減少有效空缺擴散面積，此有效空缺擴散面積即上述的具有局部應(yīng)力梯度的面積尺寸，而且更可以局部地收集空缺，使空缺移動的目的地變多，亦分散空缺的分布情形。
再者，本發(fā)明的轉(zhuǎn)角在與中介插塞連接的延伸線中提供一高應(yīng)力區(qū)域，不但增加了應(yīng)力遷移的容忍度(stress migration incubation)，而且減少內(nèi)連線因應(yīng)力引起的孔洞而產(chǎn)生錯誤的機率，其與應(yīng)力遷移相關(guān)的內(nèi)連線的可靠度也隨的增加。
綜合以上兩實施例可知，連接兩金屬層的中介插塞，可利用本發(fā)明的偽延伸線以及偽中介插塞來防止其底部因熱應(yīng)力梯度而產(chǎn)生孔洞，避免此中介插塞的斷路。
雖然本發(fā)明已以一較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動與潤飾，因此本發(fā)明的保護范圍以權(quán)利要求書所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種內(nèi)連線錯誤的改善圖案，其特征在于該內(nèi)連線錯誤的改善圖案至少包含一第一金屬層；一第二金屬層；一介電層，位于該第一金屬層與該第二金屬層之間；一第一中介插塞，位于該介電層之中，該第一中介插塞的一端與該第一金屬層連接，且該第一中介插塞的另一端與該第二金屬層連接；以及至少一輔助圖案，連接于該第一金屬層，用以分散該第一金屬層的空缺，以防止該第一金屬層的空缺聚集于該第一中介插塞的底部而形成孔洞。
2.如權(quán)利要求1所述的內(nèi)連線錯誤的改善圖案，其特征在于該輔助圖案為一第一延伸線。
3.如權(quán)利要求2所述的內(nèi)連線錯誤的改善圖案，其特征在于其中當(dāng)該第一中介插塞連接于該第一金屬層的一第二延伸線時，該第一延伸線是與該第二延伸線位于該第一金屬層的同側(cè)。
4.如權(quán)利要求1所述的內(nèi)連線錯誤的改善圖案，其特征在于該輔助圖案為一第二中介插塞位于該介電層中，且該第二中介插塞的一端與該第一金屬層連接。
5.如權(quán)利要求4所述的內(nèi)連線錯誤的改善圖案，其特征在于其中當(dāng)該第一中介插塞連接于該第一金屬層的一延伸線時，該第二中介插塞的該端是連接至該第一金屬層除該延伸線以外的區(qū)域，以避免中斷該延伸線。
6.如權(quán)利要求1所述的內(nèi)連線錯誤的改善圖案，其特征在于該第一中介插塞、該第一金屬層、該第二金屬層以及該輔助圖案的材質(zhì)均為銅。
7.如權(quán)利要求1所述的內(nèi)連線錯誤的改善圖案，其特征在于該介電層的材質(zhì)為低介電材料。
8.一種內(nèi)連線錯誤的改善圖案，其特征在于該內(nèi)連線錯誤的改善圖案至少包含一第一金屬層，具有一延伸線；一第二金屬層；一介電層，位于該第一金屬層與該第二金屬層之間；以及一中介插塞，位于該介電層之中，該中介插塞的一端與該延伸線連接，且該中介插塞的另一端與該第二金屬層連接；其中該延伸線在該中介插塞與該第一金屬層之間具有至少一轉(zhuǎn)角，用以避免該第一金屬層中的空缺聚集于該中介插塞的底部而形成孔洞。
9.如權(quán)利要求8所述的內(nèi)連線錯誤的改善圖案，其特征在于該轉(zhuǎn)角的角度為九十度。
10.如權(quán)利要求8所述的內(nèi)連線錯誤的改善圖案，其特征在于該中介插塞、該第一金屬層、該第二金屬層、該延伸線的材質(zhì)為銅。
11.如權(quán)利要求8所述的內(nèi)連線錯誤的改善圖案，其特征在于該介電層的材質(zhì)為低介電材料。
全文摘要
一種應(yīng)用于半導(dǎo)體集成電路制成中內(nèi)連線錯誤的改善圖案。此內(nèi)連線錯誤的改善圖案是應(yīng)用于金屬層/介電層/金屬層的結(jié)構(gòu)，在其中一金屬層的其它區(qū)域加上輔助圖案，利用這些輔助物所造成的熱應(yīng)力梯度來集中金屬層中的空缺，以防止用以連接兩金屬層的中介插塞底部產(chǎn)生孔洞。
文檔編號H01L23/52GK1574280SQ200310100539
公開日2005年2月2日 申請日期2003年10月16日 優(yōu)先權(quán)日2003年5月30日
發(fā)明者姚志翔, 萬文愷, 黃泰鈞, 夏勁秋 申請人:臺灣積體電路制造股份有限公司