專利名稱：具有cmos電路的電子設備的制作方法
技術領域：
本發(fā)明涉及具有CMOS電路的電子設備，更具體地，涉及具有需要低壓運行的CMOS電路的電子設備。
背景技術：
圖4是顯示傳統(tǒng)的電壓檢測電路的電路圖。如圖4所示，傳統(tǒng)的電壓檢測電路主要由p溝道MOS晶體管(以后稱為“PMOS”)，n溝道MOS晶體管(以后稱為“NMOS”)，耗散型n溝道MOS晶體管(以后稱為“D型NMOS”)它允許即使在源極與柵極之間的電位差是0伏時仍舊有漏極電流流動，和電阻組成。第一PMOS 304具有源極，被連接到電源端子101；以及漏極，分別被連接到它的柵極、D型NMOS 305的漏極和第二PMOS 306的柵極；以及D型NMOS 305具有源極，被連接到它的柵極和GND(地)端子102。另外，第二PMOS 306具有源極，被連接到電源端子101；以及漏極，被連接到第一NMOS 307的漏極和第二NMOS 311的柵極；以及第一NMOS 307具有源極，被連接到GND(地)端子102；以及柵極，分別被連接到第一電阻109的第二電極和第二電阻108的第一電極。第一電阻109的第一電極被連接到電源端子101，以及第二電阻108的第二電極被連接到地端子102。另外，輸出電阻110具有第一電極，被連接到電源端子101，以及第二電極，被連接到輸出端103和第二NMOS 311的漏極，以及第二NMOS311的源極被連接到地端子102。
另外，電源端子101被連接到電源裝置(諸如電池)的正的端子。以及地端子102被連接到電源裝置的負的端子。
在這樣地構建的傳統(tǒng)的電壓檢測電路中，電壓檢測部分由第一PMOS 304，第二PMOS 306，D型NMOS 305和第一NMOS 307組成，分壓電阻部分由第一電阻109和第二電阻108組成，以及輸出部分由輸出電阻110，輸出端103和第二NMOS 311組成。另外，分壓電阻部分輸出通過由第一電阻109和第二電阻108劃分電源端子101的電壓而產(chǎn)生的分出的電壓，以及電壓檢測部分檢測分壓的電壓，由此間接檢測電源端子101的電壓。輸出部分反映電壓檢測部分對輸出端103的電壓的檢測結(jié)果。
另外，圖2顯示電壓檢測電路的輸出端103的電壓(以后稱為“輸出電壓”)對電源端子101的電壓(以后稱為“電源電壓”)的圖。圖2所顯示的粗實線和虛線部分是以上提到的傳統(tǒng)的電壓檢測電路的曲線。粗實線和細線部分是按照本發(fā)明的電壓檢測電路的曲線，這將在后面描述。正如從圖2看到的，發(fā)現(xiàn)當電源電壓從其中輸出電壓是電源電壓的狀態(tài)下降時，輸出電壓成為地端的電壓(以后稱為“地電壓”)具有給定的電源電壓的邊界。然而，在輸出電壓原先下降到地電壓的情形下，即使電源電壓進一步下降，輸出電壓必須自然地保持地電壓。然而，當電源電壓達到給定的電壓或更低時，發(fā)現(xiàn)出現(xiàn)這樣的現(xiàn)象輸出電壓成為大于地電壓。其中出現(xiàn)這樣的現(xiàn)象的情形下的電源電壓的區(qū)域被稱為“不定區(qū)域”，它是由這樣的事實造成的即，如上所述地構建的、傳統(tǒng)的電壓檢測電路由于電源電壓下降而不能運行。另外，上述的傳統(tǒng)的電壓檢測電路從約0.6伏的高的電源電壓進到不定區(qū)域。
上述的傳統(tǒng)的電壓檢測電路遇到的問題在于，在具有上述的傳統(tǒng)的電壓檢測電路和由上述的電源裝置的功率驅(qū)動的負載電路的電子設備中，負載電路通過使用上述的傳統(tǒng)的電壓檢測電路的輸出電壓被復位。
在這種情形下，負載電路的電源電壓隨著電源裝置(諸如電池)的電壓的下降而下降，當負載電路的電源電壓變成為給定的電壓或更低時，負載電路運行不穩(wěn)定，導致電子設備以系統(tǒng)的或硬件的方式被致命地損壞的問題。
為了避免這個問題，在電源裝置的功率變成為使得負載電路進行不穩(wěn)定運行的電壓或更低的情形下，傳統(tǒng)的電壓檢測電路必須把輸出電壓從電源電壓降低到地電壓以便復位負載電路，以及傳統(tǒng)的電壓檢測電路必須保持輸出電壓為地電壓直至電源裝置的功率變成為使得負載電路完全不能運行的電壓或更低，由此保持負載電路的復位為止。
然而，傳統(tǒng)的電壓檢測電路在電源電壓是高時，它進到不定的區(qū)域。所以，在傳統(tǒng)的電壓檢測電路中，電源裝置的功率在電壓比起使得負載電路完全不能運行的電壓來說更高時，被導致進到不定區(qū)域。為此，由于在負載電路進行不穩(wěn)定的運行時負載電路的復位被電源電壓取消，因此不能避免負載電路以系統(tǒng)的或硬件的方式被致命地損壞的問題。另外，由于對于近年來負載電路的更低電壓的運行，其中負載電路不穩(wěn)定運行的電源電壓區(qū)域在電壓上也被降低，這個問題變得越來越嚴重。
為了避免上述問題，在傳統(tǒng)的電壓檢測電路中，可以應用一個方法，其中如圖4所示各個PMOS和各個NMOS的門限電壓被降低，以使得降低進入不定區(qū)域的電源電壓。然而，在這種情形下，各個PMOS和各個NMOS的泄漏電流隨著應用以上的方法的傳統(tǒng)的電壓檢測電路的電流消耗增加的問題的出現(xiàn)而增加。
也就是，概述以上的內(nèi)容，傳統(tǒng)的電壓檢測電路有一個目標降低進入不穩(wěn)定區(qū)域的電源電壓，而同時阻止電流消耗的增加，以避免上述的問題。
以上描述了電壓檢測電路的問題；然而，不用說，在需要低電壓運行的情形下，具有其他功能的CMOS電流將遇到共同的問題。

發(fā)明內(nèi)容
本發(fā)明是上述的環(huán)境條件下作出的，所以，本發(fā)明的一個目的是提供能夠消除傳統(tǒng)的電壓檢測電路的問題的一種電壓檢測電路。
為了達到以上的目的，按照本發(fā)明的第一方面，提供了包括具有想要的功能的CMOS電路和用于提供驅(qū)動CMOS電路的功率的電源裝置的電子設備，其中CMOS電路具有至少一個由完全耗散型SOI結(jié)構的MOS晶體管構建的內(nèi)部電路，其中耗散型n溝道MOS晶體管被放置在電源裝置的正端子與該一個內(nèi)部電路的正的電源端子之間，它在漏極電壓是預定的電壓或更高的情形下把源極電壓壓縮到想要的電壓或更低，以及它給出柵極電壓，以使得在漏極電壓低于預定的電壓的情形下，源極電壓成為等于漏極電壓，以及其中該一個內(nèi)部電路由電源裝置的功率驅(qū)動，它是從耗散型n溝道MOS晶體管的漏極提供到它的源極的。因此，可以采用提供具有高電壓的功率的電源裝置，以及也有可能實現(xiàn)具有CMOS電路的電子設備，它即使在電源裝置的電源的電壓被降低的情形下仍可運行，以及它的功率消耗是低的。
另外，按照本發(fā)明的第二方面，提供了電子設備，其中CMOS電路是具有檢測電源裝置的正端的電壓的電壓檢測電路，其中電壓檢測電路包括輸出端，輸出電壓檢測結(jié)果；電壓分壓電阻部分，輸出由分割電源裝置的正端的電壓而得到的分出的電壓；電壓檢測部分，檢測分出的電壓和反映對輸出信號的檢測結(jié)果；以及完全耗散型SOI結(jié)構的n溝道MOS晶體管，它的柵極接收輸出信號，以及具有輸出部分，增減輸出端的電壓，其中電壓檢測部分由完全耗散型SOI結(jié)構的n溝道MOS晶體管構建，以及耗散型n溝道MOS晶體管被放置在電源裝置的正端與電壓檢測部分的正的電源端子之間，其中電壓檢測電路通過使用電源裝置的功率被驅(qū)動，該電源裝置的功率是從耗散型n溝道MOS晶體管的漏極提供到它的源極的，其中耗散型n溝道MOS晶體管也被放置在輸出部分的完全耗散型SOI結(jié)構的n溝道MOS晶體管的漏極與輸出端之間，以及其中完全耗散型SOI結(jié)構的n溝道MOS晶體管的漏極電流在耗散型n溝道MOS晶體管的漏極與它的源極之間流動。通過這種結(jié)構，可以采用提供具有高電壓的功率的電源裝置，以及也有可能實現(xiàn)具有電壓檢測電路的電子設備，該電壓檢測電路即使在電源裝置的電源的電壓被降低的情形下仍在輸出端上反映電壓檢測結(jié)果，而且在功率消耗上是低的。
而且，按照本發(fā)明的第三方面，提供了電子設備，還包括具有想要的功能的負載電路，其中負載電路由電源裝置的功率驅(qū)動，以及在其中電源裝置的電源的電壓是預定的電壓或更低的情形下負載電路被電壓檢測電路的輸出端的電壓復位。通過這種結(jié)構，可以采用提供具有高電壓的功率的電源裝置，以及也有可能實現(xiàn)電子設備，具有電壓檢測電路，它即使在電源裝置的電源的電壓被降低的情形下仍在輸出端上反映電壓檢測結(jié)果，而且在功率消耗上是低的，以及具有負載電路，它即使在電源裝置的電源的電壓被降低的情形下仍沒有以系統(tǒng)的或硬件的方式被致命地損壞。


從結(jié)合附圖進行的以下的詳細的說明中，將更全面地了解本發(fā)明的這些和其他目的與優(yōu)點，其中圖1是顯示按照本發(fā)明的實施例的電壓檢測電路的電路圖；圖2是顯示按照本發(fā)明的電壓檢測電路的輸出電壓對電源電壓的圖；圖3是顯示按照本發(fā)明的電壓檢測電路的、在第一節(jié)點，第二節(jié)點和第三節(jié)點上的電壓對電源電壓的圖；以及圖4是顯示傳統(tǒng)的電壓檢測電路的電路圖。
具體實施例方式
現(xiàn)在，將參照附圖更詳細地描述本發(fā)明的優(yōu)選實施例。
圖1是顯示按照本發(fā)明的實施例的電壓檢測電路的電路圖。在圖4所示的傳統(tǒng)的電壓檢測電路中，各個MOS晶體管具有正常的塊結(jié)構，而在按照本發(fā)明的電壓檢測電路中，采用完全耗散型SOI結(jié)構的MOS晶體管，它們比起塊的結(jié)構的MOS晶體管在子門限值特性方面是優(yōu)越的。所以，在按照本發(fā)明的電壓檢測電路中采用了完全耗散型SOI結(jié)構的p溝道MOS晶體管(以后稱為“FDSOIPMOS”)和完全耗散型SOI結(jié)構的n溝道MOS晶體管(以后稱為“FDSOINMOS”)，它們與在傳統(tǒng)的電壓檢測電路中采用的PMOS與MMOS相比較，可以降低門限電壓，雖然在按照本發(fā)明的電壓檢測電路與傳統(tǒng)的電壓檢測電路之間，泄漏電流基本上是相同的。
在按照本發(fā)明的電壓檢測電路中，完全耗散型SOI結(jié)構的耗散型n溝道MOS晶體管(以后稱為“D型FDSOINMOS”)被使用于需要與D型NMOS的功能相同的功能的一部分電路，從同一個芯片的結(jié)構的簡易性的看來，D型NMOS被使用于傳統(tǒng)的電壓檢測電路中，因為其他MOS晶體管具有完全耗散型SOI結(jié)構。然而，D型NMOS是可被采用的。
另外，按照本發(fā)明的電壓檢測電路不同于圖4所示的傳統(tǒng)的電壓檢測電路之處在于，附加地提供了恒定電壓輸出電路，它是由第三D型FDSOINMOS 112，第三FDSOINMOS 114，第四FDSOINMOS 113等制成的；構建圖4所示的電壓檢測部分的第一PMOS 304，第二PMOS 306，D型NMOS 305和第一NMOS 307分別用第一FDSOINMOS 104，第二FDSOINMOS 106，第一D型FDSOINMOS 105，和第一FDSOINMOS 107代替，如圖1所示；構建圖4所示的輸出部分的第二NMOS 311用圖1所示的第二FDSOINMOS 111代替；第一D型FDSOINMOS 115被放置在電壓檢測部分與電源端子101之間，以便把它的漏極連接到電源端子101，把它的源極連接到第一FDSOIPMOS 104和第二FDSOIPMOS 106的源極，以及把它的柵極連接到恒壓輸出電路的輸出端；第二D型FDSOINMOS 116被放置在輸出部分的輸出端與第二FDSOINMOS 111之間，以便把它的源極連接到第二FDSOINMOS 111的漏極，把它的漏極連接到輸出端，以及把它的柵極連接到恒壓輸出電路的輸出端。
另外，在恒壓輸出電路中，第三D型FDSOINMOS 112具有漏極，被連接到電源端子101；源極，分別被連接到它的柵極和第一節(jié)點117；以及第四FDSOINMOS 113具有漏極，分別被連接到它的柵極和第一節(jié)點117。第三FDSOINMOS 114具有源極，被連接到地端子102；和漏極，被連接到它的柵極。分別把它們的柵極連接到它們的漏極的多個FDSOINMOS被串聯(lián)在第四FDSOINMOS 113的源極與第三FDSOINMOS 114的漏極之間，以及由恒壓輸出電路輸出的恒定電壓的電壓值可以由多個被串聯(lián)連接的FDSOINMOS的數(shù)目調(diào)節(jié)。第一節(jié)點117是恒壓輸出電路的輸出端，以及恒壓輸出電路的各個MOS晶體管可以是具有塊的結(jié)構。
首先，將描述按照本發(fā)明構建的電壓檢測電路的電路性能。
圖2是顯示按照本發(fā)明的電壓檢測電路的輸出電壓對電源電壓的圖。粗實線與細線部分是按照本發(fā)明的電壓檢測電路的輸出電壓對電源電壓的圖。正如從圖2看到的，發(fā)現(xiàn)電源電壓沒有進入不定區(qū)域，直至電源電壓變成為低于在由虛線和粗實線表示的、傳統(tǒng)的電壓檢測電路的輸出電壓對電源電壓的圖上的電壓為止。這是因為在圖1所示的電壓檢測電路中的第一FDSOIPMOS 104、第二FDSOIPMOS 106和第一FDSOINMOS 107的門限電壓以及在圖1所示的輸出部分中的第二FDSOINMOS 111的門限電壓是低的。如圖1所示的、按照本發(fā)明的電壓檢測電路的電流消耗，比起圖4所示的傳統(tǒng)的電壓檢測電路，增加恒壓輸出電路的電流消耗，但電壓檢測部分和輸出部分的電流消耗保持與傳統(tǒng)的電壓檢測電路的那些部分相同的電流消耗。這是因為圖1所示的各個MOS晶體管的泄漏電流可被壓縮到圖4所示的各個MOS晶體管的泄漏電流的相同的程度。
然后，將描述按照本發(fā)明的、上述的電壓檢測電路的電路特性。
圖3是顯示按照本發(fā)明的電壓檢測電路的、第一節(jié)點117，第二節(jié)點118和第三節(jié)點119的電壓對電源電壓的圖。在這個圖上的電源電壓范圍是這樣的范圍，在其中按照本發(fā)明的電壓檢測電路的輸出端變成為等于電源電壓。
如圖3所示，雖然任何節(jié)點的電壓等于電源電壓，直至達到預定的電源電壓，但即使電源電壓上升，用粗實線和虛線表示的、圖1所示的第一節(jié)點117的電壓從約2伏的電源電壓一開始幾乎不上升，然后，用粗實線和雙點劃線表示的第二節(jié)點118和第三節(jié)點119的電壓從約2.5伏的電源電壓幾乎不上升。這樣，按照本發(fā)明的電壓檢測電路，第一節(jié)點117，第二節(jié)點118和第三節(jié)點119的電壓不會上升到高于預定的電壓。這是因為當在圖1所示的各個FDSOI的MOS晶體管的各個端子之間的電壓變成為3伏時，這將阻止以下現(xiàn)象在各個FDSOI的MOS晶體管中出現(xiàn)彎折或擊穿；用每個FDSOI的MOS晶體管的嵌入的氧化物薄膜作為柵極氧化物薄膜和每個FDSOI的MOS晶體管的公共支持基片作為柵極的反向溝道的有害影響變?yōu)楹茱@著；以及由各個FEDSOI的MOS晶體管構建的電路不能正常地運行，或各個FDSOI的MOS晶體管被破壞。
換句話說，按照本發(fā)明的、具有上述電路特性的電壓檢測電路，即使在電源電壓是3伏或更高的情形下，仍不破壞或不出現(xiàn)故障。因此，電壓檢測電路可以由高的電源電壓的電源裝置運行，該電源裝置是由具有大的電池容量的鋰電池(具有約3到4伏的電壓)供電，以及電壓檢測電路可檢測電源裝置的電源電壓。
當在按照本發(fā)明的電壓檢測電路中使用的各個FDSOI的MOS晶體管的公共支持基片被構建成使得具有與第一節(jié)點117或第二節(jié)點118相同的電壓時，由于在各個FDSOIPMOS處的反向溝道引起的有害影響被消除以及由于在各個FDSOINMOS處的反向溝道引起的有害影響被減小。當公共支持基片被構建成使得具有與地相同的電壓時，由于在各個FDSOINMOS處的反向溝道引起的有害影響被消除以及由于在各個FDSOIPMOS處的反向溝道引起的有害影響被減小。
另外，如圖3所示，第一節(jié)點117，第二節(jié)點118和第三節(jié)點119的電壓，當電壓低于預定的電壓時，變成為等于電源電壓。這也是按照本發(fā)明的電壓檢測電路的電路特性。特別重要的是，在第二節(jié)點118的電壓處在電壓檢測部分的最低運行電壓附近的情形下，第二節(jié)點118的電壓變成為與作為最高電壓的電源電壓相同。這是因為當?shù)诙?jié)點118的電壓變成為低于電源電壓時，電源電壓檢測部分不能運行在較高的電源電壓，結(jié)果是進入不定區(qū)域的電源電壓變成為高。也就是，為了使得進入不定區(qū)域的電源電壓成為最低，在按照本發(fā)明的電壓檢測電路中，第二D型FDSOINMOS 115被放置在電壓檢測部分與電源端子之間，以便把來自恒壓輸出電路的恒定電壓輸入到它的柵極，把電源端子101連接到它的漏極，以及把作為電壓檢測部分的電源端子的第二節(jié)點118連接到它的源極。通過這種結(jié)構，在電源電壓是高的情形下，過大的電壓被阻止加到作為電壓檢測部分的電源端子的第二節(jié)點118，以及在電源電壓是低的情形下，作為電壓檢測部分的電源端子的第二節(jié)點118具有與電源電壓相同的電壓。
不同于上述的情形，在第一節(jié)點117的電壓變成為低于電源電壓的情形下，第二節(jié)點118的電壓將變?yōu)榈陀陔娫措妷?。所以，在按照本發(fā)明的電壓檢測部分中，應用如上所述地被構建的恒壓輸出電路，它的輸出端由第一節(jié)點117構成，結(jié)果，在電源電壓是低的情形下，第一節(jié)點117的電壓變?yōu)榈扔陔娫措妷骸?br> 另外，不用說，按照本發(fā)明的電路結(jié)構部分，工作時使得在如上所述，電源電壓是高的情形下阻止節(jié)點電壓上升，以及在電源電壓是低的情形下使得節(jié)點電壓等于電源電壓，以及該電路結(jié)構部分可被應用到具有一個需要有這樣的電壓的節(jié)點的其他CMOS電路。具體地，在用于改進最高運行電壓而同時保持低電壓運行的性能為原狀的CMOS電路中，按照本發(fā)明的電路結(jié)構部分被應用于模擬電路部分的正的電源端子的電壓控制，由此能夠?qū)崿F(xiàn)即使在預定的電源電壓或更高的情形下電源電壓出現(xiàn)起伏時其模擬特性上也不呈現(xiàn)起伏的模擬電路部分。
而且，如圖1所示，在按照本發(fā)明的電壓檢測電路中，第三D型FDSOINMOS 116被放置在用于增減輸出電壓的第二FDSOINMOS 111的漏極與輸出端103之間，以便把來自恒壓輸出電路的恒定電壓輸入到它的柵極，把輸出端103連接到它的漏極，以及把第二FDSOINMOS 111的漏極連接到它的源極，結(jié)果，在電源電壓是預定的電源電壓或更高的情形下，輸出電壓等于電源電壓，以及過大的電壓被阻止加到第二FDSOINMOS的漏極，以及在電源電壓是低于預定的電源電壓的情形下，輸出電壓可被設置為地電壓，直至電源電壓進到不定區(qū)域為止。
不用說，在如圖1或4所示的、被連接到輸出端103的負載電路的端子被電阻上拉的情形下，不需要如圖1或4所示的輸出電阻110。
如上所述，在按照本發(fā)明的電壓檢測電路中，F(xiàn)DSOI的MOS晶體管被應用到電壓檢測電路的內(nèi)部的各個MOS晶體管，以及即使在電源電壓變成為3伏或更高時(在這個電壓下，F(xiàn)DSOI的MOS晶體管的工作將失效)，在各個FDSOI的MOS晶體管的各個端子之間的電壓被壓縮到3伏或更低，以及在電源電壓下降的情形下，在各個FDSOI的MOS晶體管的各個端子之間的電壓不被壓縮。通過這種結(jié)構，在按照本發(fā)明的電壓檢測電路中，電流消耗的增加量的壓縮和進入不定區(qū)域的電源電壓的降低(這些是作為有關傳統(tǒng)的電壓檢測電路的目標被描述的)，可得以解決。而且，即使應用提供3伏電壓或更高的電源裝置(在這個電壓下，被包括在電路中的FDSOI的MOS晶體管的工作將失效)，雖然進入不定區(qū)域的電源電壓被降低的特性被保持，但其他特性是與傳統(tǒng)的電壓檢測電路的特性相同的。
而且，被連接到按照本發(fā)明的電壓檢測電路的電源端子的電源裝置使用具有按照本發(fā)明的上述的特性的電壓檢測電路的輸出電壓作為被連接到電源端子的負載電路的復位信號，結(jié)果，復位信號可被保持，直至電源電壓成為停止電壓或更低，在這個電壓下，負載電路的運行完全停止。所以，可以阻止負載電路以系統(tǒng)或硬件的方式被致命地損壞。
以上的說明是對于按照本發(fā)明的電壓檢測電路的。然而，不用說，即使具有另外的功能的電路在需要低電壓運行時也會存在要由本發(fā)明解決的共同的問題。
如上所述，按照本發(fā)明，在達到一定的功能的電路中，最低運行電壓可被降低，而同時電流消耗的增加被壓縮到最小值，以及最高運行電壓被保持為原狀。
另外，在使用本發(fā)明的電壓檢測電路中，與傳統(tǒng)的電壓檢測電路相比較，電壓檢測電路的輸出信號進入不定區(qū)域時的電源電壓可被降低，而同時電流消耗的增加被壓縮到最小值，以及最高運行電壓被保持為原狀。
而且，在具有負載電路的電子設備中，諸如運行處理電路，由電源裝置(諸如電池)的功率運行；和使用本發(fā)明的電壓檢測電路，由與負載電路的功率相同的功率運行；其中電壓檢測電路檢測電源的電壓，以及當電源的電壓是一定的電壓或更低時，負載電路被電壓檢測電路的輸出信號復位，因為使用本發(fā)明的電壓檢測電路可保持負載電路的復位低到電源的電壓或更低(在這個電壓下，負載電路完全不運行)，可以阻止負載電路以系統(tǒng)或硬件的方式被致命地損壞。因此，可以應用具有成為高的電源電壓的電池(而不是具有大的容量)，由此能夠消除電子設備運行時間間隔的短缺。
本發(fā)明的優(yōu)選實施例的以上的說明是為了顯示和說明而給出的。而不是無遺漏的或把本發(fā)明限制于所揭示的精確的形式，以及有可能在以上的教導下作出修正和改變，可以從本發(fā)明的實踐得出這些修正與改變。實施例是為了說明本發(fā)明的原理和它的實際的應用而被選擇和描述的，以使得本領域技術人員能夠在各種實施例中利用本發(fā)明，以及打算作出適合于實際使用的各種修正。本發(fā)明的范圍由附屬權利要求和它們的等價物規(guī)定。
權利要求
1.一種電子設備，包括具有想要功能的CMOS電路和用于提供驅(qū)動CMOS電路的功率的電源裝置，其中該CMOS電路具有至少一個由完全耗散型SOI結(jié)構的MOS晶體管構建的內(nèi)部電路，其中耗散型n溝道MOS晶體管被放置在電源裝置的正端子與該一個內(nèi)部電路的正的電源端子之間，它在漏極電壓是預定的電壓或更高的情形下把源極電壓壓縮到想要的電壓或更低，以及它給出柵極電壓，以使得在漏極電壓低于預定的電壓的情形下，源極電壓變成為等于漏極電壓，以及其中該一個內(nèi)部電路由電源裝置的功率驅(qū)動，它是從耗散型n溝道MOS晶體管的漏極提供到它的源極的。
2.按照權利要求1的電子設備，其中CMOS電路是具有檢測電源裝置的正端的電壓的功能的電壓檢測電路，其中電壓檢測電路包括輸出端，輸出電壓檢測結(jié)果；電壓分壓電阻部分，輸出由分割電源裝置的正端的電壓而得到的分出的電壓；電壓檢測部分，檢測分出的電壓和反映對輸出信號的檢測結(jié)果；以及完全耗散型SOI結(jié)構的n溝道MOS晶體管，它的柵極接收輸出信號，以及具有輸出部分，增減輸出端的電壓，其中電壓檢測部分由完全耗散型SOI結(jié)構的n溝道MOS晶體管構建，以及耗散型n溝道MOS晶體管被放置在電源裝置的正端與電壓檢測部分的正的電源端子之間，其中電壓檢測電路通過使用電源裝置的功率被驅(qū)動，該電源裝置的功率是從耗散型n溝道MOS晶體管的漏極提供到它的源極的，其中耗散型n溝道MOS晶體管也被放置在輸出部分的完全耗散型SOI結(jié)構的n溝道MOS晶體管的漏極與輸出端之間，以及其中完全耗散型SOI結(jié)構的n溝道MOS晶體管的漏極電流在耗散型n溝道MOS晶體管的漏極與它的源極之間流動。
3.按照權利要求2的電子設備，還包括具有想要的功能的負載電路，其中負載電路由電源裝置的功率驅(qū)動，以及在電源裝置的電源的電壓是預定的電壓或更低的情形下負載電路也被電壓檢測電路的輸出端的電壓復位。
全文摘要
作為SOI結(jié)構的MOS晶體管的耗散型n溝道MOS晶體管(以后稱為“D型NMOS”)被放置在CMOS電路的正的電源端子與電源單元的正的端子之間，以便把它的源極連接到CMOS電路的正的電源端子，把它的漏極連接到電源單元的正的端子，以及把一個電壓輸入到它的柵極，這樣，即使電源單元的正的端子的電壓超過CMOS電路的運行電壓的上限時，D型NMOS的源極仍等于或低于CMOS電路的運行電壓的上限，以及當電源裝置的正的端子的電壓是在CMOS電路的運行電壓的下限附近時它是與電源裝置的正的端子的電壓相同的電壓。
文檔編號H01L21/70GK1409489SQ0214281
公開日2003年4月9日 申請日期2002年9月18日 優(yōu)先權日2001年9月18日
發(fā)明者宇都宮文靖 申請人:精工電子有限公司