專利名稱：局部形成自對準(zhǔn)金屬硅化物的方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)一種形成自對準(zhǔn)金屬硅化物的方法，特別是有關(guān)于一種在部分區(qū)域形成自對準(zhǔn)金屬硅化物的方法。
背景技術(shù)：
當(dāng)元件的集成度(integrity)增加，使金氧半導(dǎo)體晶體管元件的源極/汲極(source/drain)的電阻，逐漸地上升到與金氧半導(dǎo)體晶體管元件通道(channel)的電阻相當(dāng)時，為了調(diào)降源極/汲極的片電阻(sheet resistance)，并確保金屬與金氧半導(dǎo)體晶體管間的「淺接合(shallow junction)」的完整，一種稱為「自行對準(zhǔn)金屬硅化物(self-aligned silicide)」制程的應(yīng)用，便漸漸地進入0.5微米(micron；μm)以下的超大型集成電路(very large scale integration；VLSI)制程。這個制程又因此而簡稱為自對準(zhǔn)金屬硅化物(salicide)制程。
一般最常用的金屬硅化物當(dāng)首推鈦硅化物。鈦硅化物的形成，一般皆采用兩階段快速加熱制程(rapid thermal process；RTP)方式。首先，參照圖1所示，提供一硅底材10，在底材10上已經(jīng)形成金氧半導(dǎo)體晶體管及淺渠溝隔離層30。此金氧半導(dǎo)體晶體管具有源極/汲極12、閘極以及在閘極的側(cè)壁形成間隙壁(spacer)18，且此閘極至少包括閘極氧化物層14與多晶硅層16，然后以化學(xué)氣相沉積法(chemical vapor deposition；CMP)或是磁控直流電濺鍍法(directcurrent magnetron sputtering)沉積一層鈦金屬層20于底材10上，此鈦金屬層20的厚度大約為300埃。接下來，進行第一快速加熱制程，使鈦金屬與接觸處的硅層反應(yīng)，以形成鈦硅化物，其厚度大約在600至700埃之間。此時的鈦硅化物的結(jié)構(gòu)主要是電阻值較高的C-49相的結(jié)構(gòu)。參照圖2所示，利用RCA清洗的方式來去除未參與反應(yīng)或反應(yīng)后所殘留的鈦金屬，而將鈦硅化合物層22留在金氧半導(dǎo)體晶體管的最表面上。此未參與反應(yīng)或反應(yīng)后所殘留的鈦金屬不見得一定是以鈦的形式留下來。最后再執(zhí)行第二快速加熱制程，將C-49相的鈦硅化物結(jié)構(gòu)轉(zhuǎn)換成電阻值較低的C-54相的結(jié)構(gòu)。
在深次微米元件的制程中，為了避免源極/汲極寄生串聯(lián)電阻引起的晶體管驅(qū)動電流衰退，對源極/汲極加以硅化處理乃為一重要且廣為應(yīng)用的制程技術(shù)。此可通過單純的源極/汲極硅化處理，或由自行對準(zhǔn)金屬硅化物制程來實現(xiàn)。自行對準(zhǔn)金屬硅化物制程可同時完成源極/汲極與閘極的硅化處理。
在目前的邏輯電路上，也需要使用金屬硅化物以降低傳導(dǎo)層的電阻并增加半導(dǎo)體元件的品質(zhì)。但是為了配合在邏輯電路的運作，在邏輯電路上有部分的區(qū)域不能形成金屬硅化物，以防止半導(dǎo)體元件發(fā)生漏電流的缺陷。而傳統(tǒng)的自對準(zhǔn)金屬硅化物制程，若要在部分材料上形成金屬硅化物，則必須經(jīng)過相當(dāng)復(fù)雜的程序，才能在所需的區(qū)域上形成金屬硅化物。因此在目前講求效率的半導(dǎo)體制程中，傳統(tǒng)較為耗時的步驟已無法配合目前的半導(dǎo)體制程。

發(fā)明內(nèi)容
本發(fā)明主要的目的是提供一種局部形成自對準(zhǔn)金屬硅化物的方法，以利用一氧化物層作為遮罩層，順利在周邊電路區(qū)域與晶胞陣列區(qū)域上的閘極及周邊電路區(qū)域上的擴散區(qū)域形成金屬硅化物，以降低晶胞陣列區(qū)域籍周邊電路區(qū)域的字符線(word line)的電阻。
本發(fā)明的第二個目的是提供一種局部形成自對準(zhǔn)金屬硅化物的方法，以利用一氧化物層作為遮罩層，順利在周邊電路區(qū)域與晶胞陣列區(qū)域上的閘極及周邊電路區(qū)域上的擴散區(qū)域形成金屬硅化物，以避免晶胞陣列區(qū)域上的擴散區(qū)域發(fā)生漏電流的缺陷。
本發(fā)明的第三個目的是提供一種局部形成自對準(zhǔn)金屬硅化物的方法，以利用一氧化物層作為遮罩層，順利在周邊電路區(qū)域與晶胞陣列區(qū)域上的閘極及周邊電路區(qū)域上的擴散區(qū)域形成金屬硅化物，以減少周邊電路區(qū)域上的電阻。
本發(fā)明的第四個目的是提供一種局部形成自對準(zhǔn)金屬硅化物的方法，以利用一氧化物層作為遮罩層，順利在周邊電路區(qū)域與晶胞陣列區(qū)域上的閘極及周邊電路區(qū)域上的擴散區(qū)域形成金屬硅化物，以提高半導(dǎo)體元件的品質(zhì)。
本發(fā)明的再一個目的是提供一種局部形成自對準(zhǔn)金屬硅化物的方法，以利用一氧化物層作為遮罩層，順利在周邊電路區(qū)域與晶胞陣列區(qū)域上的閘極及周邊電路區(qū)域上的擴散區(qū)域形成金屬硅化物，以提高半導(dǎo)體元件的制程運作效率。
根據(jù)以上所述的目的，本發(fā)明的在一局部區(qū)域形成一自對準(zhǔn)金屬硅化物的方法，其特點是至少包括提供一晶片，所述晶片至少包括一底材，所述底材至少包括一第一區(qū)域與一第二區(qū)域；形成一第一氧化物層于所述底材上；形成一硅層于所述第一氧化物層上；形成一氮化物層于所述硅層上；移除部分的所述氮化物層與所述硅層以在所述第一區(qū)域上形成數(shù)個第一閘極與數(shù)個第一擴散區(qū)域并在所述晶片的一第二區(qū)域上形成數(shù)個第二閘極與數(shù)個第二擴散區(qū)域，其中所述數(shù)個第一擴散區(qū)域位于所述數(shù)個第一閘極的一側(cè)且所述數(shù)個第二擴散區(qū)域位于所述數(shù)個第二閘極的一側(cè)；形成一第二氧化物層于所述數(shù)個第一擴散區(qū)域、所述數(shù)個第一閘極、所述數(shù)個第二擴散區(qū)域與所述數(shù)個第二閘極之上；移除部分所述第二氧化物層以在所述數(shù)個第一閘極的一頂部與所述數(shù)個第二閘極的一頂部露出所述氮化物層；移除所述氮化物層以在所述數(shù)個第一閘極的所述頂部與所述數(shù)個第二閘極的所述頂部露出所述硅層；形成一遮罩層于所述第二區(qū)域上的所述數(shù)個第二閘極與所述第二氧化物層上；移除部分所述第二氧化物層以在所述數(shù)個第一閘極的一側(cè)壁上形成一間隙壁并在所述數(shù)個第一擴散區(qū)域上露出所述第一氧化物層；形成一源極/汲極區(qū)域于所述數(shù)個第一擴散區(qū)域；形成一金屬層于所述數(shù)個第一閘極、所述數(shù)個第一擴散區(qū)域、所述第二氧化物層與所述數(shù)個第二閘極上；進行一快速加熱制程以在所述數(shù)個第一閘極、所述數(shù)個第一擴散區(qū)域與所述數(shù)個第二閘極上形成一金屬硅化物層；及移除所述金屬層。
采用上述方案，可利用一氧化物層作為遮罩層，順利在周邊電路區(qū)域與晶胞陣列區(qū)域上的閘極及周邊電路區(qū)域上的擴散區(qū)域形成金屬硅化物，以降低晶胞陣列區(qū)域及周邊電路區(qū)域的字符線的電阻并避免晶胞陣列區(qū)域上的擴散區(qū)域發(fā)生漏電流的缺陷。本發(fā)明的方法還可減少周邊電路區(qū)域上的電阻。本發(fā)明的方法更可提高半導(dǎo)體元件的品質(zhì)并提高半導(dǎo)體元件的制程運作效率。
為更清楚理解本發(fā)明的目的、特點和優(yōu)點，下面將結(jié)合附圖對本發(fā)明的較佳實施例進行詳細(xì)說明。


圖1為運用傳統(tǒng)技術(shù)在金氧半導(dǎo)體晶體管上沉積一鈦金屬層的示意圖；圖2為運用傳統(tǒng)技術(shù)在閘極區(qū)域與源極/汲極區(qū)域上形成鈦硅化物的示意圖；圖3為本發(fā)明在晶片底材上形成第一氧化物層、氮化物層與第二氧化物層的示意圖；圖4為本發(fā)明移除周邊電路區(qū)域的第一氧化物層、氮化物層與第二氧化物層的示意圖；圖5為本發(fā)明形成一第三氧化物層于周邊電路區(qū)域的底材上的示意圖；圖6為本發(fā)明形成一硅層、一第四氧化物層與一第二氮化物層于第二氧化物層與第三氧化物層上的示意圖；
圖7為本發(fā)明在周邊電路區(qū)域形成數(shù)個第一閘極與數(shù)個第一擴散區(qū)，并在晶胞陣列區(qū)域形成數(shù)個第二閘極與數(shù)個第二擴散區(qū)。
圖8為本發(fā)明在晶胞陣列區(qū)域的第二氮化物層與第二氧化物層上形成一第一遮罩層并在數(shù)個第一擴散區(qū)內(nèi)形成輕摻雜汲極的示意圖；圖9為本發(fā)明移除第一遮罩層的示意圖；圖10為本發(fā)明形成一層第五氧化物層于第二氧化物層、第三氧化物層與第二氮化物層上的示意圖；圖11為本發(fā)明移除部分的第五氧化物層以使數(shù)個第一閘極與數(shù)個第二閘極的頂部露出第二氮化物層的示意圖；圖12為本發(fā)明移除第二氮化物層與第四氧化物層，使得數(shù)個第一閘極與數(shù)個第二閘極的頂部露出硅層的示意圖；圖13為本發(fā)明形成一第二遮罩層于晶胞陣列區(qū)域上的第五氧化物層與硅層上，并移除周邊電路區(qū)域上的部分的第五氧化物層，以在數(shù)個第一閘極的側(cè)壁上形成間隙壁，并使數(shù)個第一擴散區(qū)域露出第三氧化物層的示意圖；圖14為本發(fā)明形成一金屬層于晶胞陣列區(qū)域上的第五氧化物層、數(shù)個第一閘極、數(shù)個第一擴散區(qū)與數(shù)個第二閘極500上的示意圖；及圖15為本發(fā)明形成一金屬硅化合物層于數(shù)個第一閘極、數(shù)個第一擴散區(qū)與數(shù)個第二閘極上的示意圖。
具體實施例方式
本發(fā)明的通過一些較佳實施例詳細(xì)描述如下。然而，除了詳細(xì)描述外，本發(fā)明還可以廣泛地以其他的實施例施行，且本發(fā)明的范圍不受這些較佳實施例的限定，而是以權(quán)利要求書為準(zhǔn)。
邏輯電路主要是通過字符線(word line)與位元線(bit line)來連接邏輯電路上的半導(dǎo)體元件。字符線的目的為限定信號的位置，而位元線的目的則為判定信號的類型，因此字符線連接至半導(dǎo)體元件的閘極，而位元線連接至半導(dǎo)體元件上的源極/汲極。對于字符線而言，其需要有較高的傳輸速度傳輸數(shù)據(jù)，因此必須利用本發(fā)明的方法在字符線及半導(dǎo)體元件的閘極上形成一金屬硅化物，以降低字符線的電阻，提高字符線的傳輸速度。
邏輯電路上主要區(qū)分為兩大區(qū)域，其中的一區(qū)域為晶胞陣列區(qū)域，另一區(qū)域則為周邊電路區(qū)域。晶胞陣列區(qū)域的功能為儲存數(shù)據(jù)，將數(shù)據(jù)以電荷的模式儲存在晶胞陣列的儲存元件內(nèi)。而周邊電路區(qū)域的功能則為傳導(dǎo)及運算數(shù)據(jù)，通過周邊電路區(qū)域內(nèi)的元件，如加法器或是減法器等元件，對所需處理的數(shù)據(jù)進行處理，處理完后通過周邊電路傳導(dǎo)至其他區(qū)域。因此晶胞陣列區(qū)域的元件必須個別獨立以防止因短路的缺陷所造成數(shù)據(jù)的流失。而周邊電路區(qū)域的元件則必須相互連結(jié)，以加快數(shù)據(jù)的處理速度。所以必須運用本發(fā)明的方式，在周邊電路區(qū)域上的閘極與擴散區(qū)域上形成金屬硅化物，同時在晶胞陣列區(qū)域上的閘極形成金屬硅化物，并避免金屬硅化物形成于晶胞陣列區(qū)域上的擴散區(qū)域，以加快周邊電路區(qū)域的數(shù)據(jù)傳輸能力與數(shù)據(jù)運算能力，并防止晶胞陣列區(qū)域發(fā)生漏電流的現(xiàn)象而導(dǎo)致數(shù)據(jù)的流失。
參照圖3所示，首先提供一包括底材100的晶片并在底材100上形成一第一氧化物層120，接下來在此第一氧化物層120上形成一第一氮化物層140，最后在此第一氮化物層140上形成一第二氧化物層160。通常此第一氧化物層120的厚度約為70至90埃，第一氮化物層140的厚度約為60至80埃，而第二氧化物層160的厚度大約為60至80埃。在目前的制程中通常采用第一氧化物層120的厚度為80埃，第一氮化物層140的厚度為70埃，而第二氧化物層160的厚度則為70埃。但是隨著制程寬度日漸縮小，第一氧化物層120、第一氮化物層140與第二氧化物層160的厚度也必須隨著縮小，以符合制程上的需求。
參照圖4所示，接下來在晶片上限定晶胞陣列區(qū)域104與周邊電路區(qū)域102后，通過一微影(photolithography)及蝕刻(etching)的方式移除周邊電路區(qū)域102上的第一氧化物層120、第一氮化物層140與第二氧化物層160，使周邊電路區(qū)域102露出底材。參照圖5所示，在周邊電路區(qū)域102的底材上形成一第三氧化物層200，此第三氧化物層200的厚度約為40至60埃，在目前的制程中，第三氧化物層200的厚度通常為50埃。但是隨著制程寬度日漸縮小，第三氧化物層200的厚度也必須隨著縮小，以符合制程上的需求。通常第一氧化物層120、第二氧化物層160及第三氧化物層200的材料為二氧化硅(silicon dioxide)，而氮化物層140的材料通常為氮化硅(silicon nitride)。
在本實施例中，晶片上的晶胞陣列區(qū)域與周邊電路區(qū)域在底材上采用不同形式的介電層。在晶胞陣列區(qū)域上采用氧化物/氮化物/氧化物的三明治形態(tài)作為介電層，而在周邊電路區(qū)域則采用單一一層氧化物作為介電層。隨著制程需求的不同，在晶胞陣列區(qū)域與周邊電路區(qū)域在底材上也可采用相同形式的介電層以發(fā)揮半導(dǎo)體元件的效能。此介電層可為一氧化物層。
參照圖6所示，形成一硅層300于第二氧化物層160與第三氧化物層200之上，并施以一再氧化(reoxide)的制程以在硅層上形成一第四氧化物層220。此硅層300為一閘極層而此第四氧化物層220為一緩沖層。接下來在第四氧化物層220上形成一第二氮化物層240。此緩沖層的目的為提高硅層300與第二氮化物層240的結(jié)合能力，但可隨制程的不同需求而決定是否形成此一緩沖層。參照圖7所示，接下來在周邊電路區(qū)域102及晶胞陣列區(qū)域104上限定閘極的位置，并通過一微影及蝕刻的制程移除部分的硅層、部分的第四氧化物層220與部分的第二氮化物層240，以在周邊電路區(qū)域102上形成數(shù)個第一閘極400與數(shù)個第一擴散區(qū)450，并在晶胞陣列區(qū)域104上形成數(shù)個第二閘極500與數(shù)個第二擴散區(qū)550。此數(shù)個第一擴散區(qū)450位于數(shù)個第一閘極400的兩側(cè)，而此數(shù)個第二擴散區(qū)550位于數(shù)個第二閘極500的兩側(cè)。
參照圖8所示，形成一第一遮罩層600于晶胞陣列區(qū)域104的第二氧化物層160與第二氮化物層240上，并進行輕摻雜汲極(lightly doped drain；LDD)的制程，以在周邊電路區(qū)域102上的數(shù)個第一擴散區(qū)450內(nèi)形成一輕度摻雜的汲極區(qū)域320。此制程的目的為用以降低熱載子效應(yīng)(hot carrier effects)所造成的缺陷。參照圖9所示，接下來將第一遮罩層600移除以露出晶胞陣列區(qū)域104的第二氧化物層160與第二氮化物層240。
參照圖10所示，沉積一層第五氧化物層260于第二氧化物層160、第三氧化物層200與第二氮化物層240上。在沉積第五氧化物層260的制程中，可利用基板的差異性讓第五氧化層260在第二氮化物層240上形成速率較慢而在第二氧化物層160與第三氧化物層200上形成速率較快以達到不同的沉積厚度。
參照圖11所示，經(jīng)過一回蝕的步驟移除部分的第五氧化物層260以使數(shù)個第一閘極400與數(shù)個第二閘極500的頂部露出第二氮化物層240，并使第五氧化物層260的厚度低于硅層300的厚度。參照圖12所示，移除第二氮化物層240與第四氧化物層220，使得數(shù)個第一閘極400與數(shù)個第二閘極500的頂部露出硅層300。
參照圖13所示，形成一第二遮罩層650于晶胞陣列區(qū)域104上的第五氧化物層260與硅層300上，并用非等向性蝕刻移除周邊電路區(qū)域102上的部分的第五氧化物層260，以在數(shù)個第一閘極400的側(cè)壁上形成間隙壁700，并使數(shù)個第一擴散區(qū)域450露出第三氧化物層200。接下來植入制程所需的離子以在數(shù)個第一擴散區(qū)域上形成源極/汲極750的區(qū)域。
參照圖14所示，移除第二遮罩層650后，形成一金屬層800于晶胞陣列區(qū)域104上的第五氧化物層260、數(shù)個第一閘極400、數(shù)個第一擴散區(qū)450與數(shù)個第二閘極500上。在沉積金屬層800前，首先先使用濕式清潔法清除硅層300與基板上的氧化物，使得金屬硅化物較易形成。大部分使用化學(xué)氣相沉積法或是磁控直流電濺鍍法來沉積此金屬層800。接下來，將晶片送入反應(yīng)室中進行第一快速加熱制程，使金屬層800與接觸處的硅反應(yīng)，以形成金屬硅化物(silicide)層。第一快速加熱制程的溫度大約為500至700℃。此時的金屬硅化物的結(jié)構(gòu)主要是電阻值較高的C-49相的結(jié)構(gòu)。參照圖15所示，利用RCA清洗的方式來去除未參與反應(yīng)或反應(yīng)后所殘留的金屬層800，而將金屬硅化合物層850留在數(shù)個第一閘極400、數(shù)個第一擴散區(qū)450與數(shù)個第二閘極500上。最后再執(zhí)行第二快速加熱制程，將C-49相的金屬硅化物結(jié)構(gòu)轉(zhuǎn)換成電阻值較低的C-54相的結(jié)構(gòu)。第二快速加熱制程的溫度大約為750至850℃。此金屬層800的材質(zhì)可為鈦、鈷及白金等，通常使用鈦為此金屬層800的材質(zhì)。
鈦是現(xiàn)在自對準(zhǔn)金屬硅化物制程中最常使用的金屬材料。鈦是一種氧吸能力(oxygen gettering)不錯的金屬材料，在適當(dāng)?shù)臏囟认?，鈦極易與金氧半導(dǎo)體晶體管上的汲極/源極和閘極上的硅因交互擴散而形成一電阻率很低的鈦硅化合物(titanium silicide；TiSi2)。
因為第五氧化物層260不容易形成在第二氮化物層上240，因此在移除數(shù)個第一閘極400與數(shù)個第二閘極500上的第五氧化物層260時較為容易，可加速制程運作的速率。在數(shù)個第二擴散區(qū)域550上的第五氧化物層260，其厚度夠厚以阻擋在后續(xù)制作自對準(zhǔn)金屬硅化物層制程中，金屬層的離子穿透過此第五氧化物層而和底部的底材反應(yīng)形成金屬硅化物。此第五氧化物層260可防止金屬硅化物形成于數(shù)個第二擴散區(qū)域550內(nèi)，使數(shù)個第二閘極500發(fā)生互相連結(jié)的現(xiàn)象而產(chǎn)生漏電流的缺陷。
隨著制程需求的不同，通?？刹恍纬傻谒难趸飳?20與第二氮化物層240，以使制程步驟更為簡化。而當(dāng)制程步驟不形成第四氧化物層220與第二氮化物層240時，在沉積第五氧化物層260的制程中，可利用基板的差異性讓第五氧化層260在硅層300上形成速率較慢而在第二氧化物層160與第三氧化物層200上形成速率較快以達到不同的沉積厚度。
根據(jù)以上所述的實施例，本發(fā)明提供了一所述方法，利用一氧化物層作為遮罩層，順利在周邊電路區(qū)域與晶胞陣列區(qū)域上的閘極及周邊電路區(qū)域上的擴散區(qū)形成金屬硅化物，以降低晶胞陣列區(qū)域的字符線的電阻并避免晶胞陣列區(qū)域上的擴散區(qū)域發(fā)生漏電流的缺陷。本發(fā)明還可減少周邊電路區(qū)域上的電阻。本發(fā)明更可提高半導(dǎo)體元件的品質(zhì)并提高半導(dǎo)體元件的制程運作效率。
以上所述僅為本發(fā)明的較佳實施例而已，此實施例僅是用來說明而非用以限定本發(fā)明的申請專利范圍。在不脫離本發(fā)明的實質(zhì)內(nèi)容的范疇內(nèi)仍可予以變化而加以實施，此等變化應(yīng)仍屬本發(fā)明的范圍。因此，本發(fā)明的范疇是由以下的權(quán)利要求書的范圍所界定。
權(quán)利要求
1.一種在一局部區(qū)域形成一自對準(zhǔn)金屬硅化物的方法，其特征在于至少包括提供一晶片，所述晶片至少包括一底材，所述底材至少包括一第一區(qū)域與一第二區(qū)域；形成一第一氧化物層于所述底材上；形成一硅層于所述第一氧化物層上；形成一氮化物層于所述硅層上；移除部分的所述氮化物層與所述硅層以在所述第一區(qū)域上形成數(shù)個第一閘極與數(shù)個第一擴散區(qū)域并在所述晶片的一第二區(qū)域上形成數(shù)個第二閘極與數(shù)個第二擴散區(qū)域，其中所述數(shù)個第一擴散區(qū)域位于所述數(shù)個第一閘極的一側(cè)且所述數(shù)個第二擴散區(qū)域位于所述數(shù)個第二閘極的一側(cè)；形成一第二氧化物層于所述數(shù)個第一擴散區(qū)域、所述數(shù)個第一閘極、所述數(shù)個第二擴散區(qū)域與所述數(shù)個第二閘極之上；移除部分所述第二氧化物層以在所述數(shù)個第一閘極的一頂部與所述數(shù)個第二閘極的一頂部露出所述氮化物層；移除所述氮化物層以在所述數(shù)個第一閘極的所述頂部與所述數(shù)個第二閘極的所述頂部露出所述硅層；形成一遮罩層于所述第二區(qū)域上的所述數(shù)個第二閘極與所述第二氧化物層上；移除部分所述第二氧化物層以在所述數(shù)個第一閘極的一側(cè)壁上形成一間隙壁并在所述數(shù)個第一擴散區(qū)域上露出所述第一氧化物層；形成一源極/汲極區(qū)域于所述數(shù)個第一擴散區(qū)域；形成一金屬層于所述數(shù)個第一閘極、所述數(shù)個第一擴散區(qū)域、所述第二氧化物層與所述數(shù)個第二閘極上；進行一快速加熱制程以在所述數(shù)個第一閘極、所述數(shù)個第一擴散區(qū)域與所述數(shù)個第二閘極上形成一金屬硅化物層；及移除所述金屬層。
2.如權(quán)利要求1所述的方法，其特征在于，所述的金屬層的材料為鈦。
3.如權(quán)利要求1所述的方法，其特征在于，所述的第一區(qū)域為一周邊電路區(qū)域。
4.如權(quán)利要求1所述的方法，其特征在于，所述的第二區(qū)域為一晶胞陣列區(qū)域。
5.一種在一局部區(qū)域形成一自對準(zhǔn)金屬硅化物的方法，其特征在于，至少包括提供一晶片，所述晶片至少包括一底材；形成一第一氧化物層于所述底材上；形成一第一氮化物層于所述第一氧化物層上；形成一第二氧化物層于所述第一氮化物層；移除部分的所述第二氧化物層、第一氮化物層與第一氧化物層以在所述晶片的一第一區(qū)域露出所述底材；形成一第三氧化物層于所述第一區(qū)域的所述底材上；形成一硅層于所述第二氧化物層與所述第三氧化物層上；形成一第四氧化物層于所述硅層上；形成一第二氮化物層于所述第四氧化物層上；移除部分的所述第二氮化物層、所述第四氧化物層與所述硅層以在所述第一區(qū)域上形成數(shù)個第一閘極與數(shù)個第一擴散區(qū)域并在所述晶片的一第二區(qū)域上形成數(shù)個第二閘極與數(shù)個第二擴散區(qū)域，其中，所述數(shù)個第一擴散區(qū)域位于所述數(shù)個第一閘極的一側(cè)且所述數(shù)個第二擴散區(qū)域位于所述數(shù)個第二閘極的一側(cè)；形成一輕摻雜汲極于所述數(shù)個第一擴散區(qū)內(nèi)；形成一第五氧化物層于所述數(shù)個第一擴散區(qū)域、所述數(shù)個第一閘極、所述數(shù)個第二擴散區(qū)域與所述數(shù)個第二閘極之上；移除部分所述第五氧化物層以在所述數(shù)個第一閘極的一頂部與所述數(shù)個第二閘極的一頂部露出所述第二氮化物層；移除所述第二氮化物層與所述第四氧化物層以在所述數(shù)個第一閘極的所述頂部與所述數(shù)個第二閘極的所述頂部露出所述硅層；形成一遮罩層于所述第二區(qū)域上的所述數(shù)個第二閘極與所述第五氧化物層上；移除部分所述第五氧化物層以在所述數(shù)個第一閘極的一側(cè)壁上形成一間隙壁并在所述數(shù)個第一擴散區(qū)域上露出所述第三氧化物層；形成一源極/汲極區(qū)域于所述數(shù)個第一擴散區(qū)域；形成一金屬層于所述數(shù)個第一閘極、所述數(shù)個第一擴散區(qū)域、所述第五氧化物層與所述數(shù)個第二閘極上；進行一第一快速加熱制程以在所述數(shù)個第一閘極、所述數(shù)個第一擴散區(qū)域與所述數(shù)個第二閘極上形成一金屬硅化物層；及移除所述金屬層并進行一第二快速加熱制程。
6.如權(quán)利要求5所述的方法，其特征在于，所述的金屬層的材料為鈦。
7.如權(quán)利要求5所述的方法，其特征在于，所述的金屬層的材料為鈷。
8.如權(quán)利要求5所述的方法，其特征在于，所述的金屬層的材料為白金。
9.如權(quán)利要求5所述的方法，其特征在于，所述的第一區(qū)域為一周邊電路區(qū)域。
10.如權(quán)利要求5所述的方法，其特征在于，所述的第二區(qū)域為一晶胞陣列區(qū)域。
全文摘要
本發(fā)明有關(guān)一種形成自對準(zhǔn)金屬硅化物的方法，特別是有關(guān)于一種在部分區(qū)域形成自對準(zhǔn)金屬硅化物的方法。本發(fā)明利用一氧化物層作為遮罩層，以順利在邏輯電路上局部形成自對準(zhǔn)金屬硅化物。在晶胞陣列的區(qū)域上，只有在閘極上形成金屬硅化物，而在擴散區(qū)域則無金屬硅化物。而在周邊電路區(qū)域上，閘極與擴散區(qū)域均可形成金屬硅化物。本發(fā)明的方法可使半導(dǎo)體元件獲得較低的電阻，且較不會產(chǎn)生漏電流的缺陷。
文檔編號H01L21/70GK1404106SQ0113267
公開日2003年3月19日 申請日期2001年9月6日 優(yōu)先權(quán)日2001年9月6日
發(fā)明者賴二琨, 陳昕輝, 陳盈佐, 黃守偉, 黃宇萍 申請人:旺宏電子股份有限公司