專利名稱：自舉式－互補傳輸門電荷恢復(fù)低功耗電路結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明提供一種低功耗電路結(jié)構(gòu)，特別是指一種自舉式-互補傳輸門電荷恢復(fù)低功耗電路結(jié)構(gòu)。
P＝∑Ci·Vi2·fi1-4)絕熱電路技術(shù)的主要特點是它是電路級降低電路功耗的一種技術(shù)，它采用脈沖電壓源為電路供電，而傳統(tǒng)CMOS電路采用的是直流電壓源供電，由于采用的是脈沖電壓源供電，它可以將電源向電路充放電時消耗在負(fù)載電阻上的功耗顯著降低，如圖3所示。其計算公式為Ediss＝C·V2·(R·C/T) 1-5)當(dāng)T＞＞RC時則Ediss幾乎降為零；此外，它還可以將電路用過的電荷回放給電源存儲起來以備下次使用(理論上說可以全部回放給電源)，即非絕熱功耗為零。而傳統(tǒng)CMOS電路則是直接將這部分電荷泄放到地，這不僅引起電路功耗而且產(chǎn)生大量的熱。絕熱電路技術(shù)按其自身的特點一般分為Full-adiabatic circuit(全絕熱電路)和Semi-adiabaticcircuit(半絕熱電路)兩類。前者從理論上說可以達(dá)到零功耗，但電路中必需利用可逆邏輯來完成電路的功能，這種電路結(jié)構(gòu)復(fù)雜而且要用大量的脈沖電源，實現(xiàn)的難度十分的大；而后者相對于前者來說其電路的結(jié)構(gòu)較為簡單，沒有可逆邏輯的限制，電路用到的脈沖電源相對較少，應(yīng)用起來相對來說比較容易。但這種電路的電荷恢復(fù)效率有一理論極限，電路完成邏輯功能時必需消耗一定比例的能量，至少為Es＝(1/2)·Cg·Vt2，這部分功耗是非絕熱功耗。
由于半絕熱電路這種潛在的巨大實用價值，近年來國際上對半絕熱電路的研究十分活躍，有許多種不同形式的電路和脈沖電源在多種學(xué)術(shù)期刊上發(fā)表。但這些電路都存在許多缺陷，其中比較典型缺陷是電路的非絕熱功耗與電路的負(fù)載電容直接相關(guān)，功耗隨著負(fù)載電容的增大而增加，其電荷的恢復(fù)效率很難提高。圖4是由ECRL(有效電荷恢復(fù)邏輯)電路構(gòu)成的反向器，一種經(jīng)典的半絕熱電路，其中CL為負(fù)載電容，Vt為PMOS的閾值電壓，該電路的輸入和輸出都是互補的。其工作機理是這樣的一個周期的脈沖電壓CLK1被分為預(yù)充求值時段、保持時段、電荷恢復(fù)時段和等待時段四部分，它們分別對應(yīng)為T1、T2、T3和T4，如圖5所示。在整個T1時間段內(nèi)，輸入信號IN和INB一直保持穩(wěn)定，假設(shè)IN＝0、INB＝1，則輸出端OUT的電壓在T1內(nèi)從0逐漸升高到Vdd，對應(yīng)的其邏輯值從0逐漸變?yōu)?。輸出端OUTB則保持為0；在時間段T2內(nèi)，輸出端一直保持穩(wěn)定，它直接接到下一級反向器的輸入端，而這一級的電路此時正處于它的預(yù)充求值時間段內(nèi)；其具體情況可參見圖6，ECRL電路的一個簡單應(yīng)用即一個反向器鏈，它需要四相脈沖電壓源，如圖7所示。在T3時間段內(nèi)，CLK1的電壓從Vdd逐漸變?yōu)?，由于PMOS傳輸?shù)碗娖綍r存在閾值損失，所以輸出端OUT的電壓不能降為0。因此，輸出端OUT的電壓只能從Vdd逐漸變?yōu)閨VtP|。此時間段內(nèi)，負(fù)載電容上的大部分電荷都回放給脈沖電壓源存儲起來了。T4時間段是等待時間，電路的第一級的輸入信號可以在這一時間段內(nèi)準(zhǔn)備好。如果下一周期內(nèi)輸入信號IN＝1、INB＝0，則負(fù)載電容上的殘余電荷則全部泄放到地，其非絕熱功耗為Es＝(1/2)·CL·VtP21-6)我們可以看出負(fù)載電容CL越大，電路的非絕熱功耗越大。
本發(fā)明一種自舉式-互補傳輸門電荷恢復(fù)低功耗電路結(jié)構(gòu)，其中包括第一PMOS管，其源極和襯底接在第一脈沖電源上，門極和漏極分別接在A1結(jié)點和B1結(jié)點上；第PMOS管，其源極和襯底接在第一脈沖電源上，門極和漏極分別接在B1結(jié)點和A1結(jié)點上；第一NMOS管，其漏極接在B1結(jié)點上，源極接地，門極接輸入信號；第 NMOS管，其漏極接在B1結(jié)點上，源極接地，門極接另一輸入信號；第三NMOS管，其源極接在B1結(jié)點上，門極接在第一脈沖電源上，漏極接在B2結(jié)點上；第三PMOS管，其源極接在B1結(jié)點上，門極接在反相的第一脈沖電源上，漏極接在B2結(jié)點上，襯底接在直流電壓上，其值的大小至少為脈沖電源的幅值的1.5倍；第四NMOS管，其源極接在A1結(jié)點上，門極接在第一脈沖電源上，漏極接在A2結(jié)點上；第四PMOS管，其源極接在A1結(jié)點上，門極接在反相的第一脈沖電源上，漏極接在A2結(jié)點上，襯底接在直流電壓上，其值的大小至少為脈沖電源的幅值的1.5倍；第五NMOS管，其源極接在第二脈沖電源上，門極接在B2結(jié)點上，漏極接在輸出結(jié)點C上；第六NMOS管，其源極接在第二脈沖電源上，門極接在A2結(jié)點上，漏極接在輸出結(jié)點D上；以上所述的NMOS管的襯底均接地。
其中第一和第二個NMOS管可以用互補的邏輯運算單元和邏輯運算單元反取代，它們可以是任何復(fù)雜門，如多輸入的與非門、或門、同或門或者異或門等。
其中在第一NMOS管的源極和第五NMOS管的漏極之間有一電容；在第二NMOS管的漏極和第六NMOS管的源極之間有一電容。
具體實施例方式
請參閱圖8所示，本發(fā)明一種自舉式-互補傳輸門電荷恢復(fù)低功耗電路結(jié)構(gòu)，其中包括第一PMOS管P1，其源極和襯底接在第一脈沖電源CLK1上，門極和漏極分別接在A1結(jié)點和B1結(jié)點上；第二PMOS管P2，其源極和襯底接在第一脈沖電源CLK1上，門極和漏極分別接在B1結(jié)點和A1結(jié)點上；第一NMOS管N1，其漏極接在B1結(jié)點上，源極接地，門極接輸入信號IN；第二NMOS管N2，其漏極接在B1結(jié)點上，源極接地，門極接另一輸入信號INB；第三NMOS管N3，其源極接在B1結(jié)點上，門極接在第一脈沖電源CLK1上，漏極接在B2結(jié)點上；第三PMOS管P3，其源極接在B1結(jié)點上，門極接在反相的第一脈沖電源CLK1上，漏極接在B2結(jié)點上，襯底接在直流電壓上，其值的大小至少為脈沖電源的幅值的1.5倍；第四NMOS管N4，其源極接在A1結(jié)點上，門極接在第一脈沖電源CLK1上，漏極接在A2結(jié)點上；第四PMOS管P4，其源極接在A1結(jié)點上，門極接在反相的第一脈沖電源CLK1上，漏極接在A2結(jié)點上，襯底接在直流電壓上，其值的大小至少為脈沖電源的幅值的1.5倍；第五NMOS管N5，其源極接在第二脈沖電源CLK2上，門極接在B2結(jié)點上，漏極接在輸出結(jié)點C上；第六NMOS管N6，其源極接在第二脈沖電源CLK2上，門極接在A2結(jié)點上，漏極接在輸出結(jié)點D上；以上所述的NMOS管的襯底均接地。
其中第一和第二個NMOSN1、N2管可以用互補的邏輯運算單元和邏輯運算單元反取代(如

圖10中)，它們可以是任何復(fù)雜門，如多輸入的與非門、或門、同或門或者異或門等。
其中在第一NMOS管N1的源極和第五NMOS管N5的漏極之間有一電容CL；在第二NMOS管N2的漏極和第六NMOS管N6的源極之間有一電容CLB。
本發(fā)明的CPT-BCRL[(Complementary Pass-Transistor Bootstrapped-Charge-Recovery Logic)互補傳輸門-自舉式]半絕熱電路很好的解決了傳統(tǒng)電路的功耗隨負(fù)載電容Cl增大而增大的難題。CPT-BCRL的電路圖如圖8所示，圖9給出了它所用的脈沖電源波形。注意傳輸門中的P4和P3的襯底所接的電壓至少要大于1.5Vdd。其基本的思路是將電路的操作分為兩級，第一級負(fù)責(zé)邏輯值的運算，采用傳統(tǒng)的ECRL電路，在計算邏輯值的同時對浮動節(jié)點B2和A2進行充放電操作；在電路的第二級通過自舉操作的NMOS管對負(fù)載充放電，使充放電為一全絕熱過程。這樣可以將電路的半絕熱部分與負(fù)載隔離開來，使半絕熱過程僅涉及電容較小的負(fù)載驅(qū)動管，與負(fù)載不直接相關(guān)。對于較大的負(fù)載來說，由于自舉操作的NMOS管的柵電容遠(yuǎn)小于負(fù)載電容，電路的功耗因此可以大幅度的降低。圖9中節(jié)點B2，A2為自舉操作的節(jié)點，電路的輸入是與CLK1脈沖同相的互補脈沖信號。假設(shè)IN端輸入為高電平，INB端輸入為低電平，在時間段T1，CLK1脈沖電源對節(jié)點A1與節(jié)點A2充電，A1節(jié)點被拉高到Vdd，P1將保持截止。節(jié)點B1與節(jié)點B2由于N1、N3和P3導(dǎo)通保持在零電位。由于在A1和A2、B1和B2之間采用的是互補傳輸門，不會有閾值損失。因此A2的電位與A1的一樣都為Vdd。
在時間段T2，電路中的各節(jié)點的電位保持不變。在時間段T3，CLK1由高電平向低電平變化，在這一過程中，節(jié)點A1的電平跟隨CLK1的變化，由于N4和P4的接法相當(dāng)于一個反向的二極管，節(jié)點A2的電荷不會通過N4或P4流向電源中，電位保持在Vdd。節(jié)點B2電位不受影響，依舊保持在零電位。
在時間段T4--T6，N3和P3、N4和P4保持在截止?fàn)顟B(tài)，節(jié)點A2，B2處于浮動狀態(tài)。節(jié)點A2為浮動的高電平節(jié)點，當(dāng)CLK2電位逐漸升高時，由于A2節(jié)點與CLK2節(jié)點間寄生電容的作用，節(jié)點A2電位將由于自舉作用升高使N3始終保持在導(dǎo)通狀態(tài)，輸出的信號將是一個與CLK2形狀相同的脈沖。
由于在時間段T4到T6，N4始終導(dǎo)通，其作用相當(dāng)于一個電阻，通過N6對負(fù)載的充放電過程為全絕熱(Full-adiabatic)過程。整個電路的能量消耗的最低值為Ediss=12×(CA2+CA1)×|Vtp|2---1-7)]]>其中CA1和CA2分別為節(jié)點A1和A2處的電容。上面是一個用CPT-BCRL電路構(gòu)成的一個反向器的例子，同理，用CPT-BCRL電路構(gòu)成更為復(fù)雜的電路其功耗同樣也可以顯著降低。如圖10所示，它所用到的脈沖電壓波形如圖9所示。圖10中的“邏輯運算單元”可以是任何復(fù)雜門，其中“邏輯運算單元”和“邏輯運算單元反”是互補的。
權(quán)利要求
1.一種自舉式-互補傳輸門電荷恢復(fù)低功耗電路結(jié)構(gòu)，其特征在于，其中包括第一PMOS管，其源極和襯底接在第一脈沖電源上，門極和漏極分別接在A1結(jié)點和B1結(jié)點上；第二PMOS管，其源極和襯底接在第一脈沖電源上，門極和漏極分別接在B1結(jié)點和A1結(jié)點上；第一NMOS管，其漏極接在B1結(jié)點上，源極接地，門極接輸入信號；第二NMOS管，其漏極接在B1結(jié)點上，源極接地，門極接另一輸入信號；第三NMOS管，其源極接在B1結(jié)點上，門極接在第一脈沖電源上，漏極接在B2結(jié)點上；第三PMOS管，其源極接在B1結(jié)點上，門極接在反相的第一脈沖電源上，漏極接在B2結(jié)點上，襯底接在直流電壓上，其值的大小至少為脈沖電源的幅值的1.5倍；第四NMOS管，其源極接在A1結(jié)點上，門極接在第一脈沖電源上，漏極接在A2結(jié)點上；第四PMOS管，其源極接在A1結(jié)點上，門極接在反相的第一脈沖電源上，漏極接在A2結(jié)點上，襯底接在直流電壓上，其值的大小至少為脈沖電源的幅值的1.5倍；第五NMOS管，其源極接在第二脈沖電源上，門極接在B2結(jié)點上，漏極接在輸出結(jié)點C上；第六NMOS管，其源極接在第二脈沖電源上，門極接在A2結(jié)點上，漏極接在輸出結(jié)點D上；以上所述的NMOS管的襯底均接地。
2.根據(jù)權(quán)利要求1所述的自舉式-互補傳輸門電荷恢復(fù)低功耗電路結(jié)構(gòu)，其特征在于，其中第一和第二個NMOS管可以用互補的邏輯運算單元和邏輯運算單元反取代，它們可以是任何復(fù)雜門，如多輸入的與非門、或門、同或門或者異或門等。
3.根據(jù)權(quán)利要求1所述的自舉式-互補傳輸門電荷恢復(fù)低功耗電路結(jié)構(gòu)，其特征在于，其中在第一NMOS管的源極和第五NMOS管的漏極之間有一電容；在第二NMOS管的漏極和第六NMOS管的源極之間有一電容。
全文摘要
一種自舉式－互補傳輸門電荷恢復(fù)低功耗電路結(jié)構(gòu)，包括第一、第二PMOS管源極和襯底接脈沖電源，門極和漏極接A1結(jié)點和B1結(jié)點；第一、第二NMOS管漏極接B1結(jié)點，源極接地門極接輸入信號；第三NMOS管源極接B1結(jié)點，門極接脈沖電源，漏極接B2結(jié)點；第三PMOS管源極接B1結(jié)點，門極接反相脈沖電源，漏極接B2結(jié)點，襯底接直流電壓；第四NMOS管源極接A1結(jié)點，門極接脈沖電源，漏極接A2結(jié)點；第四PMOS管源極接A1結(jié)點，門極接反相脈沖電源，漏極接A2結(jié)點，襯底接直流電壓；第五NMOS管源極接脈沖電源，門極接B2結(jié)點，漏極接輸出結(jié)點C；第六NMOS管源極接脈沖電源，門極接A2結(jié)點，漏極接輸出結(jié)點D；所述的NMOS管的襯底均接地。
文檔編號H01L27/105GK1399407SQ01120680
公開日2003年2月26日 申請日期2001年7月26日 優(yōu)先權(quán)日2001年7月26日
發(fā)明者李曉民, 羅家俊, 仇玉林, 陳潮樞 申請人:中國科學(xué)院微電子中心