一種高速內(nèi)置閃存的測試板的制作方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及高速內(nèi)存測試技術(shù)領(lǐng)域,特別涉及一種高速內(nèi)置閃存的測試板。
【背景技術(shù)】
[0002]在針對高速內(nèi)置閃存的測試過程中,通信需要由測試機向待測試高速內(nèi)置閃存發(fā)送高頻信號。而由于測試機需要適用于多種不同芯片的測試,因此測試機的輸出端一般采用標配的排線,為此,必須設(shè)計一種能夠放置待測試的高速內(nèi)置閃存并且能夠使得該高速內(nèi)置閃存與測試機的輸出排線連接起來,以接收測試信號的測試板。
[0003]目前的測試板一般采用在PCB板上設(shè)置插槽和插座,插槽上的排針一端用于連接上位機的排線,另一端連接至插座,插座上安裝待測試的高速內(nèi)置閃存,從而將上位測試機的測試測試信號傳遞到待測試的高速內(nèi)置閃存。然而,在信號的傳遞過程中,特別是在排線與排針的連接處,由于傳輸?shù)氖歉哳l信號,因此在連接點處會泄露一些電磁信號,而由于排針是許多針腳密集排列在一起的,因此這些泄露出來的信號會互相干擾,導致信號失真嚴重,影響了測試質(zhì)量。
【實用新型內(nèi)容】
[0004]本實用新型的目的在于避免上述現(xiàn)有技術(shù)中的不足之處而提供一種能夠有效減少排線與排針連接處的信號干擾,提高信號的保真程度的高速內(nèi)置閃存的測試板。
[0005]本實用新型的目的通過以下技術(shù)方案實現(xiàn):
[0006]提供了一種高速內(nèi)置閃存的測試板,包括用于連接上位測試機的測試插槽,所述插槽中具有兩排平行的排針,其中一排排針是測試通道排針,所述測試通道排針的測試針腳一端連接上位測試機,另一端連接到測試板上的測試電路,另一排排針是抗干擾排針,所述抗干擾排針的抗干擾針腳的底端接電源地,所述抗干擾排針接收測試通道排針產(chǎn)生的電磁波并傳導至電源地。
[0007]其中,所述抗干擾排針中一個針腳接電源地,另外的針腳連接該接電源地的針腳。
[0008]其中,所述測試電路包括芯片容置座,所述芯片容置座的管腳與所述測試通道排針的測試針腳的底端連接。
[0009]其中,所述芯片容置座設(shè)置于測試版的中心,所述測試插槽分布于所述芯片容置座的四周。
[0010]其中,芯片容置座兩側(cè)的測試插槽的通道排針的針腳的排序方向一致,以使得所有從上位測試機連接至所述測試插槽的排線方向一致。
[0011 ] 其中,所述測試通道排針和抗干擾排針之間的距離小于測試通道排針中相鄰針腳之間的距離。
[0012]本實用新型的有益效果:本實用新型將一排排針變?yōu)閮膳排裴?,而且其中一排作為抗干擾排針,抗干擾排針的抗干擾針腳的底端接電源地,因此抗干擾排針能夠有效接收測試通道排針產(chǎn)生的電磁波并傳導至電源地,避免了測試通道排針不同針腳之間的信號干擾,提高信號的保真程度的高速內(nèi)置閃存的測試板。
【附圖說明】
[0013]利用附圖對本實用新型作進一步說明,但附圖中的實施例不構(gòu)成對本實用新型的任何限制,對于本領(lǐng)域的普通技術(shù)人員,在不付出創(chuàng)造性勞動的前提下,還可以根據(jù)以下附圖獲得其它的附圖。
[0014]圖1為本實用新型的測試插槽的結(jié)構(gòu)示意圖。
[0015]圖2為本實用新型一種高速內(nèi)置閃存的測試板的結(jié)構(gòu)示意圖。
[0016]在圖1至圖2中包括有:
[0017]1--測試插槽、11--測試通道排針、12--抗干擾排針、13--測試針腳、
14--抗干擾針腳、2--、芯片容置座。
【具體實施方式】
[0018]結(jié)合以下實施例對本實用新型作進一步描述。
[0019]本實用新型一種高速內(nèi)置閃存的測試板的【具體實施方式】,如圖1和圖2所示,包括用于連接上位測試機的測試插槽1,所述插槽中具有兩排平行的排針,其中一排排針是測試通道排針11,所述測試通道排針11的測試針腳13 —端連接上位測試機,另一端連接到測試板上的測試電路,所述測試電路包括芯片容置座,所述芯片容置座的管腳與所述測試通道排針11的測試針腳13的底端連接,另一排排針是抗干擾排針12,所述抗干擾排針12的抗干擾針腳14的底端接電源地,所述抗干擾排針12接收測試通道排針11產(chǎn)生的電磁波并傳導至電源地。
[0020]在高頻信號的傳送過程中,抗干擾排針12能夠有效接收測試通道排針11產(chǎn)生的電磁波并傳導至電源地,從而避免了測試通道排針11不同針腳之間的信號干擾,提高信號的保真程度的高速內(nèi)置閃存的測試板。
[0021]具體的,所述抗干擾排針12中一個針腳接電源地,另外的針腳連接該接電源地的針腳。以此方便的實現(xiàn)抗干擾排針12的接地連接。
[0022]進一步的,所述芯片容置座設(shè)置于測試版的中心,所述測試插槽I分布于所述芯片容置座的四周。以便于布線,同時避免測試插槽I與芯片容置座的密集排布導致干擾。
[0023]另外,芯片容置座兩側(cè)的測試插槽I的通道排針的針腳的排序方向一致,以使得所有從上位測試機連接至所述測試插槽I的排線方向一致。在現(xiàn)有技術(shù)中,為了布線的方便,一般將分布于芯片容置座兩側(cè)的測試插槽I的通道排針的針腳的排序方向是不一致的,例如,在現(xiàn)有技術(shù)中,假如芯片容置座左側(cè)的通道排針的針腳是從I腳至32腳由上往下排布,那么芯片容置座右側(cè)的通道排針的針腳是從I腳至32腳由下往上排布,這就造成了在將上位機的排線插設(shè)到排針時兩側(cè)的方向是不一致的,從而導致其中有一側(cè)的排線需要扭轉(zhuǎn)后才能插設(shè),而排線的扭轉(zhuǎn)則會導致信號發(fā)生失真。因此,本技術(shù)將這兩個測試插槽I的方向進行統(tǒng)一,有效避免了上述問題,確保了信號的高保真性。
[0024]其中,所述測試通道排針11和抗干擾排針12之間的距離小于測試通道排針11中相鄰針腳之間的距離。以進一步改善抗干擾排針12的抗干擾效果。
[0025]最后應當說明的是,以上實施例僅用以說明本實用新型的技術(shù)方案,而非對本實用新型保護范圍的限制,盡管參照較佳實施例對本實用新型作了詳細地說明,本領(lǐng)域的普通技術(shù)人員應當理解,可以對本實用新型的技術(shù)方案進行修改或者等同替換,而不脫離本實用新型技術(shù)方案的實質(zhì)和范圍。
【主權(quán)項】
1.一種高速內(nèi)置閃存的測試板,其特征在于:包括用于連接上位測試機的測試插槽,所述插槽中具有兩排平行的排針,其中一排排針是測試通道排針,所述測試通道排針的測試針腳一端連接上位測試機,另一端連接到測試板上的測試電路,另一排排針是抗干擾排針,所述抗干擾排針的抗干擾針腳的底端接電源地,所述抗干擾排針接收測試通道排針產(chǎn)生的電磁波并傳導至電源地。2.如權(quán)利要求1所述的一種高速內(nèi)置閃存的測試板,其特征在于:所述抗干擾排針中一個針腳接電源地,另外的針腳連接該接電源地的針腳。3.如權(quán)利要求1所述的一種高速內(nèi)置閃存的測試板,其特征在于:所述測試電路包括芯片容置座,所述芯片容置座的管腳與所述測試通道排針的測試針腳的底端連接。4.如權(quán)利要求3所述的一種高速內(nèi)置閃存的測試板,其特征在于:所述芯片容置座設(shè)置于測試版的中心,所述測試插槽分布于所述芯片容置座的四周。5.如權(quán)利要求4所述的一種高速內(nèi)置閃存的測試板,其特征在于:芯片容置座兩側(cè)的測試插槽的通道排針的針腳的排序方向一致,以使得所有從上位測試機連接至所述測試插槽的排線方向一致。6.如權(quán)利要求1所述的一種高速內(nèi)置閃存的測試板,其特征在于:所述測試通道排針和抗干擾排針之間的距離小于測試通道排針中相鄰針腳之間的距離。
【專利摘要】本實用新型涉及高速內(nèi)存測試技術(shù)領(lǐng)域,特別涉及一種高速內(nèi)置閃存的測試板,該測試板包括用于連接上位測試機的測試插槽,所述插槽中具有兩排平行的排針,其中一排排針是測試通道排針,所述測試通道排針的測試針腳一端連接上位測試機,另一端連接到測試板上的測試電路,另一排排針是抗干擾排針,所述抗干擾排針的抗干擾針腳的底端接電源地,所述抗干擾排針接收測試通道排針產(chǎn)生的電磁波并傳導至電源地,因此抗干擾排針能夠有效接收測試通道排針產(chǎn)生的電磁波并傳導至電源地,避免了測試通道排針不同針腳之間的信號干擾,提高信號的保真程度的高速內(nèi)置閃存的測試板。
【IPC分類】G11C29/48
【公開號】CN204884573
【申請?zhí)枴緾N201520371267
【發(fā)明人】孫文濤
【申請人】廣東利揚芯片測試股份有限公司
【公開日】2015年12月16日
【申請日】2015年6月2日