一種dram芯片的晶圓級(jí)測(cè)試結(jié)構(gòu)和測(cè)試方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種DRAM芯片的測(cè)試，具體為一種DRAM芯片的晶圓級(jí)測(cè)試結(jié)構(gòu)和測(cè)試方法。
【背景技術(shù)】
[0002]DRAM(Dynamic Random Access Memory，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)是最為常見(jiàn)的系統(tǒng)內(nèi)存。DRAM芯片中有多種內(nèi)部電壓，在DRAM晶圓級(jí)測(cè)試(CP)時(shí)，芯片內(nèi)部的電壓網(wǎng)絡(luò)都需要進(jìn)行量測(cè)和壓值精確調(diào)整，因此在芯片設(shè)計(jì)時(shí)就需要額外為內(nèi)部電壓測(cè)試預(yù)留測(cè)試焊盤(xPad)，以便探針接觸完成測(cè)試。這些測(cè)試焊盤不屬于標(biāo)準(zhǔn)封裝端口，在后端封裝時(shí)候并不會(huì)被連接，因此對(duì)于終端客戶而言是不可見(jiàn)和無(wú)用的。在測(cè)試焊盤設(shè)計(jì)時(shí)，考慮到它對(duì)于終端客戶不可見(jiàn)，都總是希望它從數(shù)量上盡量少，以減少芯片面積的消耗，減低芯片成本。
[0003]通常為了測(cè)量?jī)?nèi)部電壓壓值，現(xiàn)有技術(shù)中采用的就是設(shè)計(jì)測(cè)試焊盤與內(nèi)部電壓(internal_voltage)相連，這樣測(cè)試機(jī)臺(tái)(tester)通過(guò)探針卡(prober)就可以直接對(duì)內(nèi)部電壓進(jìn)行量測(cè)，如圖1所示。當(dāng)內(nèi)部電壓數(shù)量增加時(shí)，勢(shì)必要設(shè)計(jì)多個(gè)測(cè)試焊盤，現(xiàn)有技術(shù)中減少測(cè)試焊盤都是采用功能復(fù)用的方法，多個(gè)電壓值通過(guò)受測(cè)試模式(TM)控制的傳輸門(transfer gate)同時(shí)接到一個(gè)公共測(cè)試焊盤上，如圖2所示。采用復(fù)用測(cè)試焊盤的設(shè)計(jì)方法，雖然可以從數(shù)量上減少測(cè)試焊盤，但公用的測(cè)試焊盤仍然必須額外設(shè)計(jì)，并且不能同時(shí)對(duì)內(nèi)部電壓進(jìn)行量測(cè)，沒(méi)有真正解決芯片面積大，芯片成本高的問(wèn)題。
[0004]在實(shí)際DRAM芯片晶圓級(jí)測(cè)試時(shí)，芯片上的數(shù)據(jù)、地址(ADD)和控制信號(hào)(CMD)都需要跟測(cè)試機(jī)臺(tái)連接，以便控制芯片行為，做芯片功能驗(yàn)證。于此同時(shí)電源(supply)信號(hào)也需要連接，包括VDD、VDDq、VSS、VSSq ;并且基于DRAM電源完整性設(shè)計(jì)，芯片上大多預(yù)留了許多電源焊盤，這些焊盤在封裝時(shí)大多都會(huì)連接到主板上以實(shí)現(xiàn)對(duì)芯片的穩(wěn)定供電，但是在晶圓級(jí)測(cè)試時(shí)，這些電源焊盤并不會(huì)都跟測(cè)試機(jī)臺(tái)連接，因?yàn)榫A級(jí)測(cè)試對(duì)電源完整性要求遠(yuǎn)低于后端測(cè)試(FT)和客戶實(shí)際應(yīng)用。測(cè)試時(shí)的連接結(jié)構(gòu)如圖3所示。
[0005]由圖可知，芯片實(shí)際設(shè)計(jì)了 3個(gè)電源焊盤，而測(cè)試機(jī)臺(tái)實(shí)際只連接了一個(gè)，一方面是對(duì)電源完整性的較低要求，另外也是出于針卡成本考慮，針卡的價(jià)格往往與探針的數(shù)量正相關(guān)。并且由于要量測(cè)兩個(gè)內(nèi)部電壓，芯片上設(shè)計(jì)了兩個(gè)測(cè)試焊盤。這里可以看到一方面電源上空余了兩個(gè)焊盤，沒(méi)有被晶圓級(jí)測(cè)試使用到，另外一方面為了量測(cè)內(nèi)部電壓又額外設(shè)計(jì)了兩個(gè)焊盤。不僅在測(cè)試時(shí)需要測(cè)試專用的針卡，增加的成本，而且在使用時(shí)不會(huì)利用的測(cè)試焊盤又會(huì)占用芯片面積，也增加了成本。

【發(fā)明內(nèi)容】

[0006]針對(duì)現(xiàn)有技術(shù)中存在的問(wèn)題，本發(fā)明提供一種結(jié)構(gòu)巧妙，占用芯片面積小，成本低廉的DRAM芯片的晶圓級(jí)測(cè)試結(jié)構(gòu)和測(cè)試方法。
[0007]本發(fā)明是通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn):
[0008]本發(fā)明一種DRAM芯片的晶圓級(jí)測(cè)試結(jié)構(gòu)，包括分別連接在DRAM芯片內(nèi)部供電網(wǎng)絡(luò)上的第一電源焊盤和第二電源焊盤；第二電源焊盤與內(nèi)部供電網(wǎng)絡(luò)通過(guò)電源通路連通設(shè)置，第二電源焊盤與內(nèi)部電壓網(wǎng)絡(luò)通過(guò)電壓通路連通設(shè)置，電壓通路并聯(lián)設(shè)置在電源通路上；電壓通路和電源通路上分別通過(guò)輸入輸出端連接有第一傳輸門和第二傳輸門，第一傳輸門與第二傳輸門的控制端極性相反且接入同一控制信號(hào)。
[0009]優(yōu)選的，電壓通路上串聯(lián)設(shè)置有金屬熔絲。
[0010]優(yōu)選的，還包括提供地址信號(hào)的地址焊盤和提供控制信號(hào)的控制焊盤。
[0011]本發(fā)明一種DRAM芯片的晶圓級(jí)測(cè)試方法，包括:將內(nèi)部電壓網(wǎng)絡(luò)連接在非測(cè)試用的電源焊盤上，然后在非測(cè)試用的電源焊盤與內(nèi)部供電網(wǎng)絡(luò)與內(nèi)部電壓網(wǎng)絡(luò)的連接通路上分別設(shè)置第一傳輸門和第二傳輸門，第一傳輸門與第二傳輸門的控制端極性相反且接入同一控制信號(hào)；在晶圓級(jí)測(cè)試時(shí)將此電源焊盤作為測(cè)試焊盤使用；在電源焊盤與內(nèi)部電壓網(wǎng)絡(luò)的通路上設(shè)置金屬熔絲，并在晶圓級(jí)測(cè)試完成后將其燒斷。
[0012]優(yōu)選的，在DRAM芯片的晶圓級(jí)測(cè)試時(shí)，將熔絲燒斷與采用金屬熔絲設(shè)計(jì)的DRAM修復(fù)過(guò)程合并。
[0013]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益的技術(shù)效果:
[0014]本發(fā)明通過(guò)對(duì)現(xiàn)有技術(shù)中測(cè)試時(shí)不連接的多余電源焊盤進(jìn)行復(fù)用，分別連接內(nèi)部供電網(wǎng)絡(luò)和電壓網(wǎng)絡(luò)，在晶圓級(jí)測(cè)試時(shí)作為測(cè)試焊盤，實(shí)現(xiàn)對(duì)內(nèi)部電壓的量測(cè)，在終端客戶使用時(shí)作為電源焊盤，實(shí)現(xiàn)對(duì)內(nèi)部電源的供給，利用設(shè)置在不同通路，控制端極性相反且接入同一控制信號(hào)的傳輸門，實(shí)現(xiàn)內(nèi)部供電網(wǎng)絡(luò)和電壓網(wǎng)絡(luò)之間的切換，大幅的減少甚至無(wú)需設(shè)置測(cè)試焊盤，芯片面積大幅降低，利用率提高，減小芯片面積，降低生產(chǎn)成本。同時(shí)在DRAM測(cè)試時(shí)能夠?qū)崿F(xiàn)與使用時(shí)的針卡一致，無(wú)需再進(jìn)行額外針卡的設(shè)置，更好的降低了成本，提高了測(cè)試操作的便捷性。
[0015]進(jìn)一步的，為了在客戶端的使用安全，電源焊盤與內(nèi)部電壓網(wǎng)絡(luò)的通路上，還設(shè)置了金屬熔絲，這個(gè)金屬熔絲可以在晶圓級(jí)測(cè)試完成后燒斷，達(dá)到從物理上隔斷可能的供電網(wǎng)絡(luò)到內(nèi)部電壓網(wǎng)絡(luò)的漏電通路。
[0016]進(jìn)一步的，利用地址焊盤和控制焊盤的設(shè)置能夠滿足實(shí)際中DRAM芯片晶圓級(jí)測(cè)試時(shí)，對(duì)數(shù)據(jù)、地址和控制信號(hào)的需要，以便控制芯片行為，做芯片功能驗(yàn)證。
[0017]本發(fā)明所述的方法，利用受控傳輸門，電源焊盤在可以在內(nèi)部供電網(wǎng)絡(luò)與內(nèi)部電壓網(wǎng)絡(luò)間切換；為了在客戶端的使用安全，電源焊盤與內(nèi)部電壓網(wǎng)絡(luò)的通路上，還設(shè)置了金屬熔絲，這個(gè)金屬熔絲可以在晶圓級(jí)測(cè)試完成后燒斷，達(dá)到從物理上隔斷可能的供電網(wǎng)絡(luò)到內(nèi)部電壓網(wǎng)絡(luò)的漏電通路。
[0018]進(jìn)一步的，將熔絲燒斷的過(guò)程可以與采用金屬熔絲設(shè)計(jì)的DRAM修復(fù)過(guò)程合并，不會(huì)額外增加測(cè)試過(guò)程，操作簡(jiǎn)單，安全可靠。
【附圖說(shuō)明】
[0019]圖1為現(xiàn)有技術(shù)中內(nèi)部電壓測(cè)試時(shí)的結(jié)構(gòu)原理圖。
[0020]圖2為現(xiàn)有技術(shù)中需測(cè)試多個(gè)內(nèi)部電壓時(shí)的結(jié)構(gòu)原理圖。
[0021]圖3為現(xiàn)有技術(shù)中進(jìn)行晶圓級(jí)測(cè)試時(shí)的結(jié)構(gòu)原理圖。
[0022]圖4為本發(fā)明實(shí)例中所述結(jié)構(gòu)的連接示意圖。
【具體實(shí)施方式】
[0023]下面結(jié)合具體的實(shí)施例對(duì)本發(fā)明做進(jìn)一步的詳細(xì)說(shuō)明，所述是對(duì)本發(fā)明的解釋而不是限定。
[0024]本發(fā)明一種DRAM芯片的晶圓級(jí)測(cè)試結(jié)構(gòu)，如圖4所示，其包括分別連接在DRAM芯片內(nèi)部供電網(wǎng)絡(luò)上的第一電源焊盤和第二電源焊盤；第二電源焊盤與內(nèi)部供電網(wǎng)絡(luò)通過(guò)電源通路連通設(shè)置，第二電源焊盤與內(nèi)部電壓網(wǎng)絡(luò)通過(guò)電壓通路連通設(shè)置，電壓通路并聯(lián)設(shè)置在電源通路上；電壓通路和電源通路上分別通過(guò)輸入輸出端連接有第一傳輸門和第二傳輸門，第一傳輸門與第二傳輸門的控制端極性相反且接入同一控制信號(hào)。其中，在每個(gè)電壓通路上串聯(lián)設(shè)置有金屬熔絲。并且其還包括提供地址信號(hào)的地址焊盤和提供控制信號(hào)的控制焊盤。
[0025]本發(fā)明一種DRAM芯片的晶圓級(jí)測(cè)試方法，將內(nèi)部電壓網(wǎng)絡(luò)連接在非測(cè)試用的電源焊盤上，然后在非測(cè)試用的電源焊盤與內(nèi)部供電網(wǎng)絡(luò)與內(nèi)部電壓網(wǎng)絡(luò)的連接通路上分別設(shè)置第一傳輸門和第二傳輸門，第一傳輸門與第二傳輸門的控制端極性相反且接入同一控制信號(hào)；在晶圓級(jí)測(cè)試時(shí)將此電源焊盤作為測(cè)試焊盤使用；在電源焊盤與內(nèi)部電壓網(wǎng)絡(luò)的通路上設(shè)置金屬熔絲，并在晶圓級(jí)測(cè)試完成后將其燒斷。其中，在DRAM芯片的晶圓級(jí)測(cè)試時(shí)，將熔絲燒斷與采用金屬熔絲設(shè)計(jì)的DRAM修復(fù)過(guò)程合并。
[0026]具體的，芯片設(shè)計(jì)時(shí)，被復(fù)用的電源焊盤Supply應(yīng)該是選用不關(guān)鍵的焊盤，也就是在測(cè)試中不會(huì)用到的第二電源焊盤，從而不會(huì)影響晶圓級(jí)測(cè)試電源完整性；本優(yōu)選實(shí)施例中，在探針卡設(shè)計(jì)時(shí)，如圖4所示的結(jié)構(gòu)，對(duì)于測(cè)試焊盤xPad，只需連接焊盤電源Supply。測(cè)試中，芯片上電前，復(fù)用的第二電源焊盤與內(nèi)部電壓網(wǎng)絡(luò)連接的第一傳輸門關(guān)閉，而與內(nèi)部電源網(wǎng)絡(luò)連接的第二傳輸門導(dǎo)通，而由于內(nèi)部電源上電前為高阻態(tài)，所以復(fù)用的焊盤電源Supply端通過(guò)第二傳輸門的控制保持高阻，待芯片上電完成相應(yīng)的測(cè)試模式被激活，使得復(fù)用的第二焊盤與內(nèi)部電壓網(wǎng)絡(luò)連接的第一傳輸門導(dǎo)通，而與內(nèi)部電源網(wǎng)絡(luò)連接的第二傳輸門關(guān)閉，被復(fù)用的焊盤電源Supply就可以具有相應(yīng)的功能，保證內(nèi)部電壓網(wǎng)絡(luò)的接通，就能夠用作測(cè)試焊盤xPad 了。在芯片使用過(guò)程前，將金屬熔絲燒斷，電壓通路關(guān)斷，使得復(fù)用的第二焊盤與內(nèi)部電壓網(wǎng)絡(luò)連接的第一傳輸門關(guān)閉，而與內(nèi)部電源網(wǎng)絡(luò)連接的第二傳輸門導(dǎo)通，能夠保證電源通路的暢通和安全。
【主權(quán)項(xiàng)】
1.一種DRAM芯片的晶圓級(jí)測(cè)試結(jié)構(gòu)，其特征在于，包括分別連接在DRAM芯片內(nèi)部供電網(wǎng)絡(luò)上的第一電源焊盤和第二電源焊盤； 所述的第二電源焊盤與內(nèi)部供電網(wǎng)絡(luò)通過(guò)電源通路連通設(shè)置，第二電源焊盤與內(nèi)部電壓網(wǎng)絡(luò)通過(guò)電壓通路連通設(shè)置，電壓通路并聯(lián)設(shè)置在電源通路上； 所述的電壓通路和電源通路上分別通過(guò)輸入輸出端連接有第一傳輸門和第二傳輸門，第一傳輸門與第二傳輸門的控制端極性相反且接入同一控制信號(hào)。
2.根據(jù)權(quán)利要求1所述的一種DRAM芯片的晶圓級(jí)測(cè)試結(jié)構(gòu)，其特征在于，電壓通路上串聯(lián)設(shè)置有金屬熔絲。
3.根據(jù)權(quán)利要求1所述的一種DRAM芯片的晶圓級(jí)測(cè)試結(jié)構(gòu)，其特征在于，還包括提供地址信號(hào)的地址焊盤和提供控制信號(hào)的控制焊盤。
4.一種DRAM芯片的晶圓級(jí)測(cè)試方法，其特征在于，包括: 將內(nèi)部電壓網(wǎng)絡(luò)連接在非測(cè)試用的電源焊盤上，然后在非測(cè)試用的電源焊盤與內(nèi)部供電網(wǎng)絡(luò)與內(nèi)部電壓網(wǎng)絡(luò)的連接通路上分別設(shè)置第一傳輸門和第二傳輸門，第一傳輸門與第二傳輸門的控制端極性相反且接入同一控制信號(hào)；在晶圓級(jí)測(cè)試時(shí)將此電源焊盤作為測(cè)試焊盤使用； 在電源焊盤與內(nèi)部電壓網(wǎng)絡(luò)的通路上設(shè)置金屬熔絲，并在晶圓級(jí)測(cè)試完成后將其燒斷。
5.根據(jù)權(quán)利要求4所述的一種DRAM芯片的晶圓級(jí)測(cè)試方法，其特征在于，在DRAM芯片的晶圓級(jí)測(cè)試時(shí)，將熔絲燒斷與采用金屬熔絲設(shè)計(jì)的DRAM修復(fù)過(guò)程合并。
【專利摘要】本發(fā)明一種DRAM芯片的晶圓級(jí)測(cè)試結(jié)構(gòu)，包括分別連接在DRAM芯片內(nèi)部供電網(wǎng)絡(luò)上的第一電源焊盤和第二電源焊盤；第二電源焊盤分別與內(nèi)部供電網(wǎng)絡(luò)通過(guò)電源通路連通設(shè)置，與內(nèi)部電壓網(wǎng)絡(luò)通過(guò)電壓通路連通設(shè)置，電壓通路并聯(lián)設(shè)置在電源通路上；電壓通路和電源通路上分別通過(guò)輸入輸出端連接有第一傳輸門和第二傳輸門，第一傳輸門與第二傳輸門的控制端極性相反且接入同一控制信號(hào)。本發(fā)明所述測(cè)試方法是將內(nèi)部電壓網(wǎng)絡(luò)連接在非測(cè)試用的電源焊盤上，然后在非測(cè)試用的電源焊盤與內(nèi)部供電網(wǎng)絡(luò)與內(nèi)部電壓網(wǎng)絡(luò)的連接通路上分別設(shè)置傳輸門，兩個(gè)傳輸門的控制端極性相反且接入同一控制信號(hào)；在晶圓級(jí)測(cè)試時(shí)將此電源焊盤作為測(cè)試焊盤使用。
【IPC分類】G11C29-08, G11C29-56
【公開(kāi)號(hào)】CN104538060
【申請(qǐng)?zhí)枴緾N201410828842
【發(fā)明人】王正文
【申請(qǐng)人】山東華芯半導(dǎo)體有限公司
【公開(kāi)日】2015年4月22日
【申請(qǐng)日】2014年12月27日