包括加電復(fù)位電路的半導(dǎo)體器件及其操作方法
【專利摘要】一種半導(dǎo)體器件，包括：加電復(fù)位電路，被配置成接收電源電壓，以及產(chǎn)生隨著電源電壓的電壓電平而變化的加電復(fù)位信號；內(nèi)部電路，被配置成響應(yīng)于加電復(fù)位信號而被初始化和操作，以及基于內(nèi)部電路的操作模式而產(chǎn)生保持信號；以及復(fù)位保護(hù)電路，被配置成響應(yīng)于保持信號而將加電復(fù)位電路去激活，以及當(dāng)加電復(fù)位電路被去激活時，向內(nèi)部電路提供用于替換加電復(fù)位信號的替換信號。
【專利說明】包括加電復(fù)位電路的半導(dǎo)體器件及其操作方法
[0001] 相關(guān)申請的交叉引用
[0002] 本申請要求于2013年4月10日提交的申請?zhí)枮?0-2013-0039411的韓國專利申 請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。

【技術(shù)領(lǐng)域】
[0003] 本公開在一些方面涉及被供電的電子器件，更具體而言涉及包括加電復(fù)位電路的 半導(dǎo)體器件。

【背景技術(shù)】
[0004] 諸如存儲器件和系統(tǒng)LSI (大規(guī)模集成）器件這樣的具有許多功能的芯片包括初 始條件要被設(shè)定為用于正確操作的電路。例如，需要在芯片正常操作之前執(zhí)行初始化操作。 通常，響應(yīng)于從加電復(fù)位電路輸出的加電復(fù)位信號而執(zhí)行初始化操作。
[0005] 加電復(fù)位電路在芯片的接地電壓增加到預(yù)定的電壓電平時產(chǎn)生加電復(fù)位信號。通 過在芯片中使用加電復(fù)位信號，可以在芯片正常操作之前將諸如鎖存器、觸發(fā)器和寄存器 這樣的需要初始化的區(qū)域復(fù)位。然而，一些加電復(fù)位電路不夠電穩(wěn)定或者不耐電噪聲，耗能 多，或者顯著地受到諸如溫度的環(huán)境參數(shù)或諸如工藝變化的物理參數(shù)的影響。


【發(fā)明內(nèi)容】

[0006] 本發(fā)明的示例性實(shí)施例涉及具有低功耗的加電復(fù)位電路、包括所述加電復(fù)位電路 的半導(dǎo)體器件、以及操作所述半導(dǎo)體器件的方法。
[0007] 根據(jù)本發(fā)明的一些實(shí)施例的半導(dǎo)體器件包括：加電復(fù)位電路，所述加電復(fù)位電路 被配置成接收電源電壓，以及產(chǎn)生隨著電源電壓的電壓電平而變化的加電復(fù)位信號；內(nèi)部 電路，所述內(nèi)部電路被配置成響應(yīng)于加電復(fù)位信號而被初始化和操作，以及基于操作模式 而產(chǎn)生保持信號；以及復(fù)位保護(hù)電路，所述復(fù)位保護(hù)電路被配置成響應(yīng)于保持信號而將加 電復(fù)位電路去激活，以及當(dāng)加電復(fù)位電路被去激活時提供用于替換加電復(fù)位信號的替換信 號給內(nèi)部電路。
[0008] 根據(jù)本發(fā)明的一些實(shí)施例的操作半導(dǎo)體器件的方法包括以下步驟：產(chǎn)生隨著電源 電壓的電壓電平而改變的加電復(fù)位信號；提供加電復(fù)位信號給內(nèi)部電路；響應(yīng)于加電復(fù)位 信號來執(zhí)行內(nèi)部電路的初始化操作；在內(nèi)部電路被初始化之后基于內(nèi)部電路的操作模式來 產(chǎn)生保持信號；響應(yīng)于保持信號而將加電復(fù)位電路去激活；以及當(dāng)加電復(fù)位電路被去激活 時提供用于替換加電復(fù)位信號的替換信號給內(nèi)部電路。在一些實(shí)施例中，替換是針對高激 活信號而將加電信號驅(qū)動為低。
[0009] 根據(jù)本發(fā)明的一些實(shí)施例的半導(dǎo)體存儲器件包括：存儲器單元陣列；加電復(fù)位電 路，所述加電復(fù)位電路被配置成接收電源電壓，以及產(chǎn)生隨著電源電壓的電壓電平而變化 的加電復(fù)位信號；外圍電路，所述外圍電路被配置成響應(yīng)于加電復(fù)位信號而被初始化以驅(qū) 動存儲器單元陣列，以及基于外圍電路的操作模式而產(chǎn)生保持信號；以及復(fù)位保護(hù)電路，所 述復(fù)位保護(hù)電路被配置成響應(yīng)于保持信號而將加電復(fù)位電路去激活，以及當(dāng)加電復(fù)位電路 被去激活時提供用于替換加電復(fù)位信號的替換信號給外圍電路。

【專利附圖】

【附圖說明】
[0010] 通過實(shí)例來說明一個或更多個實(shí)施例，但并非帶有限制性，在附圖中，其中帶有相 同附圖標(biāo)記的元件在全部附圖中表示相似的元件。要強(qiáng)調(diào)的是，根據(jù)業(yè)界的標(biāo)準(zhǔn)實(shí)踐，各個 特征可能并非按比例繪制，而僅僅是用于圖示的目的。事實(shí)上，出于討論的清楚起見，附圖 中各個特征的尺寸可以任意增大或減小。
[0011] 圖1是根據(jù)本發(fā)明的一些實(shí)施例的半導(dǎo)體器件的框圖；
[0012] 圖2是圖1的加電復(fù)位電路和復(fù)位保護(hù)電路的電路圖；
[0013] 圖3是圖2的開關(guān)單元的詳細(xì)電路圖；
[0014] 圖4是說明操作圖1的半導(dǎo)體器件的方法的流程圖；
[0015] 圖5是說明根據(jù)本發(fā)明的一些實(shí)施例的操作半導(dǎo)體器件的方法的流程圖；
[0016] 圖6是說明操作圖1的半導(dǎo)體器件的方法的時序圖；
[0017] 圖7是說明當(dāng)保持信號被禁止時的加電復(fù)位信號P0R的信號圖；
[0018] 圖8是說明當(dāng)保持信號被使能時的替換信號RS的信號圖；
[0019] 圖9是根據(jù)本發(fā)明的一些實(shí)施例的具有存儲器單元陣列的半導(dǎo)體存儲器件的框 圖；
[0020] 圖10是說明根據(jù)本發(fā)明的一些實(shí)施例的操作圖9的半導(dǎo)體存儲器件的方法的時 序圖；
[0021] 圖11是說明根據(jù)本發(fā)明的一些實(shí)施例的操作圖9的半導(dǎo)體存儲器件的方法的時 序圖；
[0022] 圖12是根據(jù)本發(fā)明的一些實(shí)施例的存儲系統(tǒng)的框圖；
[0023] 圖13是根據(jù)本發(fā)明的一些實(shí)施例的圖12的控制器的框圖；以及
[0024] 圖14是根據(jù)本發(fā)明的一些實(shí)施例的包括參照圖12描述的存儲系統(tǒng)的計(jì)算系統(tǒng)的 框圖。

【具體實(shí)施方式】
[0025] 下文將參照附圖詳細(xì)描述本發(fā)明的各個實(shí)施例。提供附圖是為了使本領(lǐng)域普通技 術(shù)人員能夠根據(jù)本發(fā)明的示例性實(shí)施例來實(shí)現(xiàn)和使用本發(fā)明。
[0026] 將會理解，當(dāng)提及一個元件與另一個元件"連接"或"耦接"時，其可以與另一個元 件直接連接或耦接，或者可以存在中間元件。相反，當(dāng)提及一個元件與另一個元件"直接連 接"或"直接耦接"時，不存在中間元件。用來描述元件之間的關(guān)系的其它詞語應(yīng)當(dāng)采用相 似的方式來解釋（即，"在…之間"和"直接在…之間"，"相鄰"和"直接相鄰"等)。
[0027] 圖1是根據(jù)本發(fā)明的一些實(shí)施例的半導(dǎo)體器件100的框圖。
[0028] 參見圖1，半導(dǎo)體器件100包括加電復(fù)位電路110、復(fù)位保護(hù)電路120和內(nèi)部電路 130。
[0029] 與智能卡、存儲卡、微處理器芯片、片上系統(tǒng)（S0C)和集成電路相似，半導(dǎo)體器件 100是在所施加的電源電壓VCC下操作并且需要加電復(fù)位電路110的器件。
[0030] 加電復(fù)位電路110經(jīng)由復(fù)位保護(hù)電路120與內(nèi)部電路130耦接。加電復(fù)位電路 110被配置成從外部設(shè)備接收電源電壓VCC并且響應(yīng)于電源電壓的電壓電平而產(chǎn)生加電復(fù) 位信號P0R。在一些實(shí)施例中，當(dāng)電源電壓增加到預(yù)定的電平時，加電復(fù)位電路110使加電 復(fù)位信號P0R激活，并且當(dāng)電源電壓高于預(yù)定的電平時，將加電復(fù)位信號P0R保持在激活狀 態(tài)。
[0031] 復(fù)位保護(hù)電路120與加電復(fù)位電路110和內(nèi)部電路130耦接。復(fù)位保護(hù)電路120 響應(yīng)于來自內(nèi)部電路130的保持信號HS而操作。
[0032] 根據(jù)本發(fā)明的一些實(shí)施例，復(fù)位保護(hù)電路120被配置成響應(yīng)于保持信號HS而利用 激活信號AS和去激活信號DS中的一個來將加電復(fù)位電路110激活或去激活，如在本文中 描述的。
[0033] 當(dāng)保持信號HS被禁止時，復(fù)位保護(hù)電路120通過激活信號AS將加電復(fù)位電路110 激活。在一些實(shí)施例中，保持信號HS具有作為默認(rèn)值的禁止?fàn)顟B(tài)。當(dāng)保持信號HS被使能 時，復(fù)位保護(hù)電路120通過去激活信號DS將加電復(fù)位電路110去激活。
[0034] 當(dāng)加電復(fù)位電路110被去激活時，加電復(fù)位電路110不消耗任何電能。結(jié)果，半導(dǎo) 體器件100的功耗降低。然而，當(dāng)加電復(fù)位電路110被去激活時，從加電復(fù)位電路110輸出 的加電復(fù)位信號P0R不保持在使能狀態(tài)。例如，加電復(fù)位電路110中的輸出加電復(fù)位信號 P0R的節(jié)點(diǎn)（見圖2的n4)浮置在高阻抗、無電壓狀態(tài)。
[0035] 根據(jù)本發(fā)明的一些實(shí)施例，當(dāng)保持信號HS被禁止時，復(fù)位保護(hù)電路120將用于替 換加電復(fù)位信號P0R的替換信號傳送至內(nèi)部電路130。換言之，復(fù)位保護(hù)電路120響應(yīng)于保 持信號HS而將加電復(fù)位信號P0R (見圖7的A)和替換信號RS (見圖8的B)中的一個傳送 至內(nèi)部電路130。從復(fù)位保護(hù)電路120輸出的輸出信號0UTS是加電復(fù)位信號P0R和替換信 號中的一個。在一些實(shí)施例中，替換信號具有與加電復(fù)位信號P0R的使能狀態(tài)相同的邏輯 值。
[0036] 當(dāng)保持信號HS被禁止時，復(fù)位保護(hù)電路120將加電復(fù)位電路110激活，并且將加 電復(fù)位信號P0R傳送至內(nèi)部電路130。當(dāng)保持信號HS被使能時，復(fù)位保護(hù)電路120將加電 復(fù)位電路110去激活，并且將替換信號而不是加電復(fù)位信號P0R傳送至內(nèi)部電路130。
[0037] 內(nèi)部電路130被提供來自復(fù)位保護(hù)電路120的輸出信號0UTS。內(nèi)部電路130的初 始化操作響應(yīng)于輸出信號0UTS而受到控制。
[0038] 保持信號HS具有作為默認(rèn)值的禁止?fàn)顟B(tài)。因此，在初始化之后，當(dāng)內(nèi)部電路130 上電時，內(nèi)部電路130經(jīng)由復(fù)位保護(hù)電路120從加電復(fù)位電路110接收加電復(fù)位信號P0R。 加電復(fù)位信號P0R在電源電壓VCC增加到預(yù)定的電平時被使能。內(nèi)部電路130響應(yīng)于加電 復(fù)位信號P0R從禁止?fàn)顟B(tài)到使能狀態(tài)的轉(zhuǎn)變而執(zhí)行初始化操作。初始化操作是指這樣的操 作：在內(nèi)部電路130正常操作之前，將內(nèi)部電路130的諸如內(nèi)部鎖存器、觸發(fā)器和寄存器這 樣的需要初始化的區(qū)域復(fù)位。
[0039] 隨后，如果電源電壓不變得小于預(yù)定的電平，則加電復(fù)位信號P0R保持在使能狀 態(tài)，使得內(nèi)部電路130正常操作而不執(zhí)行任何進(jìn)一步的初始化操作。然而，當(dāng)加電復(fù)位信號 P0R由于加電復(fù)位信號P0R未能保持使能狀態(tài)而轉(zhuǎn)變?yōu)榻範(fàn)顟B(tài)、并且加電復(fù)位信號P0R隨 后再次轉(zhuǎn)變?yōu)槭鼓軤顟B(tài)時，內(nèi)部電路130會錯誤地執(zhí)行初始化操作。在這種情況下，內(nèi)部電 路130的可靠性將不能保證。
[0040] 根據(jù)本發(fā)明的一些實(shí)施例，當(dāng)提供加電復(fù)位信號P0R給內(nèi)部電路130且加電復(fù)位 電路110被去激活時，替換信號被提供至內(nèi)部電路130。在一些實(shí)施例中，替換信號具有與 加電復(fù)位信號P0R的使能狀態(tài)相同的邏輯值。因此，內(nèi)部電路130即使在加電復(fù)位電路110 被去激活時仍穩(wěn)定地接收相應(yīng)的信號。因此，內(nèi)部電路130將不會錯誤地執(zhí)行初始化操作。
[0041] 在一些實(shí)施例中，內(nèi)部電路130包括模式檢測器131。內(nèi)部電路130包括多個操作 模式。內(nèi)部電路130在初始化操作之后在正常模式或休眠模式(或省電模式）下操作，如在 本文中描述的。
[0042] 休眠模式是指如下的一種狀態(tài)：除了內(nèi)部電路130中的為了數(shù)據(jù)保持而需要供電 的區(qū)域之外，切斷內(nèi)部電路130的供電以便由此降低半導(dǎo)體器件100的功耗。換言之，當(dāng)內(nèi) 部電路130設(shè)定為休眠模式時，切斷內(nèi)部電路130中的不需要供電的區(qū)域的供電。
[0043] 正常模式是指內(nèi)部電路130不處于休眠模式的一種狀態(tài)。在正常模式下，內(nèi)部電 路130正常操作。
[0044] 正常模式包括激活模式和待機(jī)模式。在激活模式下，內(nèi)部電路130訪問外部設(shè)備 (未示出）或者由外部設(shè)備來訪問以執(zhí)行預(yù)定操作。另一方面，在正常模式下，將內(nèi)部電路 130不以激活模式操作的狀態(tài)定義為待機(jī)模式。
[0045] 模式檢測器131根據(jù)如上所述的內(nèi)部電路130的操作模式而產(chǎn)生保持信號HS。在 一些實(shí)施例中，在休眠模式下，內(nèi)部電路130將保持信號HS使能，并且控制復(fù)位保護(hù)電路 120以將加電復(fù)位電路110去激活。結(jié)果，加電復(fù)位電路110在休眠模式下不耗能。
[0046] 在一些實(shí)施例中，在待機(jī)模式以及休眠模式下，內(nèi)部電路130將保持信號HS使能。 結(jié)果，加電復(fù)位電路110在休眠模式和待機(jī)模式下不耗能。
[0047] 在一些實(shí)施例中，模式檢測器131檢測內(nèi)部電路130處于休眠模式下并且將HS信 號激活。復(fù)位保護(hù)電路120從內(nèi)部電路130中的模式檢測器131接收激活的HS信號，將去 激活信號DS發(fā)送給加電復(fù)位電路110,以及將替換信號RS發(fā)送至內(nèi)部電路130。
[0048] 根據(jù)本發(fā)明的一些實(shí)施例，加電復(fù)位電路110基于內(nèi)部電路130的操作模式而被 去激活。因此，半導(dǎo)體器件100的功耗降低。此外，即使當(dāng)加電復(fù)位電路110被去激活時， 內(nèi)部電路130也接收替換信號。因此，內(nèi)部電路130不會錯誤地執(zhí)行初始化操作。結(jié)果，改 善了半導(dǎo)體器件100的可靠性。
[0049] 圖2是圖1的加電復(fù)位電路110和復(fù)位保護(hù)電路120的電路圖。
[0050] 參見圖2,加電復(fù)位電路110包括第一至第六PM0S晶體管PM1至PM6、第一至第三 NM0S晶體管匪1至匪3、電阻器R、以及第一至第三反相器IV1、IV2和IV3。
[0051] 第一至第三PM0S晶體管PM1至PM3以及電阻器R串聯(lián)耦接在供電節(jié)點(diǎn)與復(fù)位保 護(hù)電路120中的第四NM0S晶體管NM4之間。當(dāng)?shù)谒腘M0S晶體管NM4導(dǎo)通時，經(jīng)由第一至 第三PM0S晶體管PM1至PM3、電阻器R以及第四NM0S晶體管NM4而形成電流路徑。第三 PM0S晶體管PM3與電阻器R之間的第一節(jié)點(diǎn)nl的電壓電平隨著電源電壓VCC的電壓電平 改變。
[0052] 第四PM0S晶體管PM4和第一 NM0S晶體管匪1形成第一反相器IV1。第一反相器 IV1利用電源電壓VCC來操作并且耦接在第一節(jié)點(diǎn)nl與第二節(jié)點(diǎn)n2之間。第二反相器IV2 耦接在第二節(jié)點(diǎn)n2與第三節(jié)點(diǎn)n3之間，而第三反相器IV3耦接在第三節(jié)點(diǎn)n3與第四節(jié)點(diǎn) π4之間。第二反相器IV2和第三反相器IV3中的每個都具有與第一反相器IV1大體相同的 配置。
[0053] 在一些實(shí)施例中，經(jīng)由第四節(jié)點(diǎn)n4輸出加電復(fù)位信號P0R。奇數(shù)個反相器，S卩，第 一至第三反相器IV1至IV3導(dǎo)致第四節(jié)點(diǎn)n4具有與第一節(jié)點(diǎn)nl的邏輯值相反的邏輯值。
[0054] 第五PM0S晶體管PM5和第六PM0S晶體管PM6串聯(lián)耦接在供電節(jié)點(diǎn)與第二節(jié)點(diǎn)n2 之間。第五PM0S晶體管PM5的柵極與第一節(jié)點(diǎn)nl耦接，第六PM0S晶體管PM6的柵極與第 三節(jié)點(diǎn)n3耦接。第五PM0S晶體管PM5和第六PM0S晶體管PM6形成第一穩(wěn)定單元111。
[0055] 第二NM0S晶體管匪2和第三NM0S晶體管匪3并聯(lián)耦接在第一反相器IV1與參考 節(jié)點(diǎn)之間。第二NM0S晶體管匪2的柵極與其漏極耦接。第三NM0S晶體管匪3的柵極與第 三節(jié)點(diǎn)n3耦接。第二NM0S晶體管匪2和第三NM0S晶體管匪3形成第二穩(wěn)定單元112。
[0056] 當(dāng)?shù)谝还?jié)點(diǎn)nl和第三節(jié)點(diǎn)n3的邏輯值為"低"時，第二節(jié)點(diǎn)n2通過第一穩(wěn)定單 元111而具有邏輯值"高"。當(dāng)?shù)谝还?jié)點(diǎn)nl和第三節(jié)點(diǎn)n3的邏輯值為"高"時，第二穩(wěn)定單 元112允許第二節(jié)點(diǎn)n2穩(wěn)定地具有邏輯值"低"。
[0057] 圖2示出包括第一穩(wěn)定單元111和第二穩(wěn)定單元112的加電復(fù)位電路110。然 而，這僅僅是說明性的，加電復(fù)位電路110也可以不包括第一穩(wěn)定單元111和第二穩(wěn)定單元 112。
[0058] 第一節(jié)點(diǎn)nl的電壓隨著電源電壓VCC的電壓電平而改變。奇數(shù)個反相器，S卩，第 一至第三反相器IV1至IV3設(shè)置在第一節(jié)點(diǎn)nl和第四節(jié)點(diǎn)n4之間。因此，加電復(fù)位信號 P0R具有與電源電壓VCC的邏輯值相反的邏輯值。
[0059] 復(fù)位保護(hù)電路120包括第四NM0S晶體管NM4、第四反相器IV4和開關(guān)單元121。
[0060] 第四NM0S晶體管NM4耦接在電阻器R與參考節(jié)點(diǎn)之間。第四NM0S晶體管NM4響 應(yīng)于圖1的保持信號HS的反相信號而導(dǎo)通或關(guān)斷，如在本文中所描述的。當(dāng)保持信號HS 被禁止為具有邏輯值"低"時，第四NM0S晶體管NM4導(dǎo)通。當(dāng)保持信號HS被禁止時，加電 復(fù)位電路110被激活。當(dāng)保持信號HS被使能為具有邏輯值"高"時，第四NM0S晶體管NM4 關(guān)斷。當(dāng)?shù)谒腘M0S晶體管NM4關(guān)斷時，流經(jīng)第一至第三PM0S晶體管PM1至PM3、電阻器R 和第四NM0S晶體管NM4的電流被阻斷，使得加電復(fù)位電路110被去激活。換言之，通過控 制保持信號HS而使加電復(fù)位電路110被激活或被去激活，如在本文中所描述的。
[0061] 開關(guān)單元121經(jīng)由第一端子a接收加電復(fù)位信號P0R以及經(jīng)由第二端子b接收 參考電壓(例如，接地電壓)。開關(guān)單元121響應(yīng)于保持信號HS而將第一端子a和輸出節(jié)點(diǎn) OUT彼此電連接，或者將第二端子b與輸出節(jié)點(diǎn)OUT電連接。當(dāng)?shù)谝欢俗觓和輸出節(jié)點(diǎn)OUT 彼此耦接時，加電復(fù)位信號P0R被輸出作為圖1的輸出信號OUTS。當(dāng)?shù)诙俗觔和輸出節(jié) 點(diǎn)OUT彼此耦接時，與參考電壓相對應(yīng)的替換信號被輸出作為輸出信號0UTS。替換信號具 有與加電復(fù)位信號P0R的使能狀態(tài)相對應(yīng)的邏輯值。在一些實(shí)施例中，替換信號具有邏輯 值"低"。
[0062] 圖3是圖2的開關(guān)單元121的詳細(xì)電路圖。
[0063] 參見圖3,開關(guān)單元121包括第一開關(guān)SW1和第二開關(guān)SW2以及第五反相器IV5。 第一開關(guān)SW1和第二開關(guān)SW2中的每個包括相互并聯(lián)耦接的PM0S晶體管和NM0S晶體管。
[0064] 第一開關(guān)SW1在保持信號HS的邏輯值為"低"時輸出經(jīng)由第一端子a接收的加電 復(fù)位信號P0R至輸出端子OUT。第二開關(guān)SW2在保持信號HS的邏輯值為"高"時輸出經(jīng)由 第二端子b接收的替換信號至輸出端子OUT。
[0065] 圖4是說明操作圖1的半導(dǎo)體器件100的方法的流程圖。
[0066] 參見圖4,在步驟S110,判斷內(nèi)部電路130的操作模式是否為休眠模式。當(dāng)內(nèi)部電 路130的操作模式為休眠模式時，執(zhí)行步驟S120。當(dāng)內(nèi)部電路130的操作模式不為休眠模 式時，執(zhí)行步驟S140。
[0067] 在步驟S120,將保持信號HS使能。在步驟S130,復(fù)位保護(hù)電路120響應(yīng)于使能的 保持信號HS而將加電復(fù)位電路110去激活，并且在加電復(fù)位電路被去激活時輸出替換信號 至內(nèi)部電路130。
[0068] 在步驟S140,將保持信號HS禁止。在步驟S150,當(dāng)保持信號HS被禁止時，加電復(fù) 位信號110被激活，且復(fù)位保護(hù)電路120輸出加電復(fù)位信號P0R至內(nèi)部電路130。
[0069] 在一些實(shí)施例中，保持信號HS具有作為默認(rèn)值的禁止?fàn)顟B(tài)。換言之，復(fù)位保護(hù)電 路120主要輸出加電復(fù)位信號P0R至內(nèi)部電路130。然而，當(dāng)保持信號HS被禁止時，復(fù)位保 護(hù)電路120將加電復(fù)位電路110去激活，并且輸出替換信號至內(nèi)部電路130。
[0070] 根據(jù)本發(fā)明的一些實(shí)施例，加電復(fù)位電路110基于操作模式而被去激活，并且替 換信號被提供至內(nèi)部電路130。因此，半導(dǎo)體器件100的功耗降低，并且保證了半導(dǎo)體器件 100的可靠性。
[0071] 圖5是說明根據(jù)本發(fā)明的一些實(shí)施例的操作半導(dǎo)體器件100的方法的流程圖。
[0072] 參見圖5,在步驟S211，當(dāng)內(nèi)部電路130的操作模式是休眠模式時，執(zhí)行步驟S220， 否則執(zhí)行步驟S212。
[0073] 在步驟S212,當(dāng)內(nèi)部電路130的操作模式是待機(jī)模式時，執(zhí)行步驟S220,否則執(zhí)行 步驟S240。換言之，當(dāng)內(nèi)部電路130處于休眠模式或待機(jī)模式時，執(zhí)行步驟S220,而當(dāng)內(nèi)部 電路130處于激活模式時，執(zhí)行步驟S240。
[0074] 步驟S220至S250將描述成與上述步驟S120至S150的方式大體相同。下文將省 略與之前描述的步驟相同內(nèi)容的描述。
[0075] 圖6是說明操作圖1的半導(dǎo)體器件100的方法的時序圖。圖7是說明在保持信號 HS被禁止時的加電復(fù)位信號P0R的信號圖。圖8是說明在保持信號HS被使能時的替換信 號RS的信號圖。
[0076] 參見圖6,在第一時刻tl，開始向半導(dǎo)體器件100供應(yīng)電源電壓VCC。由于圖2的 第一至第三反相器IV1至IV3也利用電源電壓VCC來操作，因此從第三反相器IV3輸出的 加電復(fù)位信號P0R隨著電源電壓VCC -起增加。
[0077] 保持信號HS具有作為默認(rèn)值的邏輯值"低"。開關(guān)單元121提供加電復(fù)位信號P0R 作為輸出信號0UTS (見圖7的A)。因此，輸出信號0UTS的電壓以與加電復(fù)位信號P0R大 體相同的方式變化。
[0078] 在第二時刻t2,電源電壓VCC達(dá)到預(yù)定的電壓電平Vtrip。例如，預(yù)定的電壓電平 Vtrip由第一至第三反相器IV1至IV3中的每個所包括的晶體管(例如，PM4和匪1)的閾值 電壓來確定。當(dāng)電源電壓VCC增加至預(yù)定的電壓電平Vtrip時，奇數(shù)個反相器（IV1至IV3) 導(dǎo)致加電復(fù)位信號P0R被使能為具有邏輯值"低"。由于響應(yīng)于具有邏輯值"低"的保持信 號HS而將加電復(fù)位信號P0R提供作為輸出信號0UTS (見圖7的A)，因此輸出信號0UTS也 以與加電復(fù)位信號P0R大體相同的方式變化。
[0079] 電源電壓VCC穩(wěn)定在比預(yù)定的電壓電平Vtrip高的電壓電平，并且加電復(fù)位信號 POR保持使能狀態(tài)。
[0080] 圖1的內(nèi)部電路130在第二時刻t2與第三時刻t3之間執(zhí)行初始化操作。
[0081] 在第三時刻t3,完成初始化操作。隨后，內(nèi)部電路130在正常模式下操作。
[0082] 在第四時刻t4,保持信號HS被使能為邏輯值"高"。在一些實(shí)施例中，在休眠模式 下，保持信號HS被使能。在一些實(shí)施例中，保持信號HS在休眠模式和待機(jī)模式下被使能。
[0083] 復(fù)位保護(hù)電路120響應(yīng)于保持信號HS而將加電復(fù)位電路110去激活。因此，從加 電復(fù)位電路110輸出的加電復(fù)位信號P0R具有未知狀態(tài)。
[0084] 復(fù)位保護(hù)電路120響應(yīng)于具有邏輯值"高"的高信號HS而輸出具有邏輯值"低"的 替換信號（圖8的B)。因此，輸出信號0UTS保持圖6所示的邏輯值"低"。
[0085] 圖9是根據(jù)本發(fā)明的一些實(shí)施例的半導(dǎo)體存儲器件200的框圖。
[0086] 參見圖9,半導(dǎo)體存儲器件200包括：存儲器單元陣列210、外圍電路220、加電復(fù) 位電路230和復(fù)位保護(hù)電路240。
[0087] 存儲器單元陣列210經(jīng)由字線WL與地址譯碼器221耦接并且經(jīng)由位線BL與讀取 和寫入電路222耦接。存儲器單元陣列210包括多個存儲塊(未示出）。所述多個存儲塊包 括多個存儲器單元。成行布置的存儲器單元與字線WL耦接。成列布置的存儲器單元與位 線BL耦接。所述多個存儲器單元中的每個操作為單電平單元（SLC)或多電平單元（MLC)。 在一些實(shí)施例中，所述多個存儲器單元是非易失性存儲器單元。
[0088] 地址譯碼器221經(jīng)由字線WL與存儲器單元陣列210耦接。地址譯碼器221被配 置成響應(yīng)于控制邏輯225的控制而操作。地址譯碼器221從外部設(shè)備接收地址ADDR。
[0089] 地址譯碼器221被配置成將地址ADDR之中的塊地址譯碼。地址譯碼器221響應(yīng) 于被譯碼的塊地址而選擇存儲器單元陣列210的多個存儲塊中的一個。
[0090] 地址譯碼器221被配置成將地址ADDR之中的行地址譯碼。地址譯碼器221響應(yīng) 于被譯碼的行地址而選擇與選中的存儲塊耦接的字線中的一個。
[0091] 地址譯碼器221包括塊譯碼器、行譯碼器以及地址緩沖器。
[0092] 讀取和寫入電路222經(jīng)由位線BL與存儲器單元陣列210耦接，以及經(jīng)由數(shù)據(jù)線DL 與數(shù)據(jù)輸入/輸出電路223耦接。讀取和寫入電路222響應(yīng)于控制邏輯225而操作。
[0093] 在編程操作中，讀取和寫入電路222從數(shù)據(jù)輸入/輸出電路223接收編程數(shù)據(jù)，并 且將編程數(shù)據(jù)傳送至位線BL。傳送的編程數(shù)據(jù)被編程到與選中的字線耦接的存儲器單元 中。
[0094] 在讀取操作中，讀取和寫入電路222經(jīng)由位線BL來讀取與選中的字線耦接的存儲 器單元的數(shù)據(jù)，并且經(jīng)由數(shù)據(jù)線DL而輸出讀取的數(shù)據(jù)至數(shù)據(jù)輸入/輸出電路223。
[0095] 在擦除操作中，讀取和寫入電路222將位線BL浮置在高阻抗、無電壓狀態(tài)。
[0096] 在一些實(shí)施例中，讀取和寫入電路222包括頁緩沖器和列選擇電路。
[0097] 數(shù)據(jù)輸入/輸出電路223經(jīng)由數(shù)據(jù)線DL與讀取和寫入電路222耦接。數(shù)據(jù)輸入 /輸出電路223響應(yīng)于控制邏輯225的控制而操作。
[0098] 數(shù)據(jù)輸入/輸出電路223經(jīng)由數(shù)據(jù)總線DATA BUS而與外部設(shè)備進(jìn)行數(shù)據(jù)通信。在 編程操作中，數(shù)據(jù)輸入/輸出電路223從外部設(shè)備接收編程數(shù)據(jù)并且將編程數(shù)據(jù)傳送至讀 取和寫入電路222。在讀取操作中，數(shù)據(jù)輸入/輸出電路223接收從讀取和寫入電路222讀 取的數(shù)據(jù)，并且輸出所述數(shù)據(jù)至外部設(shè)備。
[0099] 控制邏輯225從外部設(shè)備接收控制信號CTRL?？刂七壿?25被配置成響應(yīng)于控制 信號CTRL來控制半導(dǎo)體存儲器件200的操作。
[0100] 控制邏輯225響應(yīng)于來自復(fù)位保護(hù)電路240的輸出信號0UTS而執(zhí)行初始化操作。 例如，當(dāng)半導(dǎo)體存儲器件200上電時，響應(yīng)于輸出信號0UTS向使能狀態(tài)的轉(zhuǎn)變而執(zhí)行初始 化操作。在初始化操作期間，將外圍電路220的需要初始化的區(qū)域、諸如外圍電路220的內(nèi) 部鎖存器、觸發(fā)器以及寄存器復(fù)位。
[0101] 控制邏輯225還接收芯片使能信號CE。芯片使能信號CE從外部接收的，并且用來 選擇半導(dǎo)體存儲器件220 (見圖12)。
[0102] 控制邏輯225包括模式檢測器226。模式檢測器226基于芯片使能信號CE來確定 半導(dǎo)體存儲器件200的操作模式并且在所述操作模式下產(chǎn)生保持信號HS。
[0103] 當(dāng)芯片使能信號CE被使能時，半導(dǎo)體存儲器件200在激活模式下操作。換言之， 當(dāng)芯片使能信號CE被使能時，半導(dǎo)體存儲器件200執(zhí)行編程操作、讀取操作或擦除操作。
[0104] 當(dāng)芯片使能信號CE被禁止時，半導(dǎo)體存儲器件200在待機(jī)模式下操作。
[0105] 當(dāng)芯片使能信號CE被禁止了預(yù)定的時間段時，半導(dǎo)體存儲器件200在休眠模式下 操作。在一些實(shí)施例中，模式檢測器226起到計(jì)時器的作用。模式檢測器226檢查從芯片 使能信號CE轉(zhuǎn)變到禁止?fàn)顟B(tài)起經(jīng)過的時間，并且檢測經(jīng)過的時間達(dá)到預(yù)定時間。根據(jù)檢測 的結(jié)果，控制邏輯225控制外圍電路220以在休眠模式下操作。另外，根據(jù)檢測的結(jié)果，模 式檢測器226產(chǎn)生保持信號HS。
[0106] 在一些實(shí)施例中，在休眠模式下，控制邏輯225切斷除了需要數(shù)據(jù)保留的區(qū)域之 外的外圍電路220的供電。例如，切斷對讀取和寫入電路222以及數(shù)據(jù)輸入/輸出電路223 的鎖存器、寄存器和觸發(fā)器的供電，而保持對與控制邏輯225所包括的電熔絲（E-熔絲）相 對應(yīng)的鎖存器的供電。應(yīng)當(dāng)理解，在休眠模式下，外圍電路220中的各種配置的供電被切 斷。
[0107] 控制邏輯225通過基于操作模式發(fā)送模式控制信號（MC1-MC4)來控制電壓發(fā)生器 224、地址譯碼器221、讀取和寫入電路222、以及數(shù)據(jù)輸入/輸出電路223,如在本文中所描 述的。
[0108] 加電復(fù)位電路230經(jīng)由復(fù)位保護(hù)電路240與外圍電路220耦接。加電復(fù)位電路 230采用與以上參照圖1至圖3描述的加電復(fù)位電路110大體上相同的方式來配置。
[0109] 復(fù)位保護(hù)電路240與加電復(fù)位電路230和外圍電路220耦接。復(fù)位保護(hù)電路240 響應(yīng)于來自模式檢測器226的高信號HS而操作。
[0110] 當(dāng)保持信號HS被禁止時，加電復(fù)位電路230被激活，且加電復(fù)位信號P0R被傳送 到控制邏輯225作為輸出信號0UTS。當(dāng)保持信號HS被使能時，復(fù)位保護(hù)電路240將加電復(fù) 位電路230去激活，并且將替換信號作為輸出信號0UTS傳送至控制邏輯225。因此，外圍電 路220即使在加電復(fù)位電路230被去激活時仍穩(wěn)定地接收具有與加電復(fù)位信號P0R的使能 狀態(tài)相同的邏輯值的輸出信號0UTS。因此，即使當(dāng)加電復(fù)位電路230被去激活時，也不會錯 誤地執(zhí)行初始化操作。
[0111] 圖10是說明操作圖9的半導(dǎo)體存儲器件200的方法的時序圖。
[0112] 參見圖9和圖10,在第一時刻tl，開始將電源電壓VCC供應(yīng)給半導(dǎo)體器件200。保 持信號HS具有邏輯值"低"。加電復(fù)位信號P0R的電壓以與電源電壓VCC大體相同的方式 增加。復(fù)位保護(hù)電路240提供加電復(fù)位信號POR作為輸出信號OUTS。輸出信號OUTS的電 壓以與加電復(fù)位信號P0R大體相同的方式增加。
[0113] 在第二時刻t2,電源電壓VCC達(dá)到預(yù)定的電壓電平Vtrip。加電復(fù)位信號P0R被 使能為具有邏輯值"低"，且輸出信號0UTS也被使能為具有邏輯值"低"。
[0114] 在第二時刻t2與第三時刻t3之間執(zhí)行外圍電路220的初始化操作。控制邏輯 225控制外圍電路220以執(zhí)行初始化操作。
[0115] 在第三時刻t3,外圍電路220在完成初始化操作時在正常模式下操作。由于芯片 使能信號CE被禁止為具有邏輯值"低"，因此外圍電路220在待機(jī)模式下操作。
[0116] 在第四時刻t4,芯片使能信號CE被使能為具有邏輯值"高"。外圍電路220在激 活模式下操作。例如，外圍電路220執(zhí)行編程操作、讀取操作或擦除操作。
[0117] 在第五時刻t5,芯片使能信號CE被禁止為具有邏輯值"低"。外圍電路220在待 機(jī)模式下操作。
[0118] 在第六時刻t6,保持信號HS被使能為具有邏輯值"高"。當(dāng)從芯片使能信號CE被 禁止的第五時刻t5起經(jīng)過預(yù)定的時間dt時，外圍電路220設(shè)定為休眠模式，并且模式檢測 器226相應(yīng)地將保持信號HS使能。
[0119] 響應(yīng)于高信號HS，復(fù)位保護(hù)電路240將加電復(fù)位電路230去激活，并且輸出具有邏 輯值"低"的替換信號而不是加電復(fù)位信號P0R。輸出信號0UTS繼續(xù)保持邏輯值"低"。
[0120] 根據(jù)本發(fā)明的一些實(shí)施例，選擇性地將加電復(fù)位電路230去激活，并且在加電復(fù) 位電路230被去激活時提供替換信號。因此，在降低了半導(dǎo)體存儲器件200的功耗的同時， 保證了半導(dǎo)體存儲器件200的可靠性。
[0121] 根據(jù)參照圖10的描述，響應(yīng)于芯片使能信號CE來確定待機(jī)模式或激活模式。然 而，應(yīng)當(dāng)解釋成前面的描述是示例性的，而本發(fā)明的技術(shù)思想不限于此。例如，控制邏輯225 輸出指示半導(dǎo)體存儲器件200執(zhí)行編程操作、讀取操作和擦除操作中的一種的就緒/忙碌 信號至外部設(shè)備(例如，圖12的控制器)。當(dāng)芯片使能信號CE和就緒/忙碌信號中的至少 一個被使能時，定義激活模式。在芯片使能信號CE和就緒/忙碌信號都被使能時，定義待 機(jī)模式。
[0122] 圖11是說明根據(jù)本發(fā)明的一些實(shí)施例的操作圖9的半導(dǎo)體存儲器件200的方法 的時序圖。
[0123] 參見圖9和圖11，當(dāng)外圍電路220在待機(jī)模式以及休眠模式下操作時，保持信號 HS被使能。
[0124] 在第三時刻t3,芯片使能信號CE保持禁止?fàn)顟B(tài)為邏輯值"低"，使得外圍電路220 在待機(jī)模式下操作。在一些實(shí)施例，當(dāng)外圍電路220在待機(jī)模式下操作時，保持信號HS被 使能為具有邏輯值"高"。換言之，模式檢測器226響應(yīng)于芯片使能信號CE而將保持信號 HS使能為具有邏輯值"高"。響應(yīng)于保持信號HS，加電復(fù)位電路230被去激活，且替換信號 被輸出作為輸出信號0UTS，使得輸出信號0UTS保持邏輯值"低"。
[0125] 在第四時刻t4,芯片使能信號CE被使能為具有邏輯值"高"。外圍電路220設(shè)定 為激活模式。模式檢測器226響應(yīng)于芯片使能信號CE而將保持信號HS禁止為具有邏輯值 "低"。響應(yīng)于禁止的保持信號HS，加電復(fù)位電路230被使能，且提供加電復(fù)位信號P0R作為 輸出信號0UTS。
[0126] 在第五時刻t5,芯片使能信號CE被禁止為具有邏輯值"低"。外圍電路220設(shè)定 為待機(jī)模式。模式檢測器226響應(yīng)于芯片使能信號CE而將保持信號HS使能為具有邏輯值 "高"。因此，加電復(fù)位電路230被去激活，且替換信號被輸出作為輸出信號0UTS。
[0127] 隨后，即使當(dāng)外圍電路220設(shè)定為休眠模式時，保持信號HS也保持邏輯值"低"。
[0128] 圖12是根據(jù)本發(fā)明的一些實(shí)施例的存儲系統(tǒng)2000的框圖。圖13是根據(jù)本發(fā)明 的一些實(shí)施例的圖12的控制器2200的框圖。
[0129] 參見圖12,存儲系統(tǒng)2000包括半導(dǎo)體存儲器件2100和控制器2200。半導(dǎo)體存儲 器件2100包括多個半導(dǎo)體存儲器芯片。所述多個半導(dǎo)體存儲器芯片中的每個都采用與上 面參照圖9描述的半導(dǎo)體器件200大體相同的方式來配置和操作。在下文中，將省略半導(dǎo) 體存儲器件2100的與半導(dǎo)體器件200相同內(nèi)容的描述。
[0130] 所述多個半導(dǎo)體存儲器芯片分為多個組，如圖12所示。所述多個組分別經(jīng)由第一 至第k通道CH1至CHk而與控制器2200通信。換言之，所述多個組中的每個所包括的半導(dǎo) 體存儲器芯片經(jīng)由單個公共通道而與控制器2200通信。如圖9所示的控制信號CTRL、地址 ADDR和數(shù)據(jù)經(jīng)由第一至第k通道CH1至CHk中的每個來通信。
[0131] 在圖12中，描述了多個半導(dǎo)體存儲器芯片與單個通道耦接。然而，應(yīng)當(dāng)理解存儲 系統(tǒng)2000被修改成單個半導(dǎo)體存儲器芯片與單個通道耦接。
[0132] 控制器2200被配置成經(jīng)由第一至第k通道CH1至CHk來控制半導(dǎo)體存儲器件2100 的多個存儲器芯片。此外，控制器2200將第一至第k芯片使能信號CE1至CEk分別傳送至 所述多個組。控制器2200響應(yīng)于芯片使能信號CE而選擇每個組的半導(dǎo)體存儲器芯片中的 任何一個。
[0133] 參見圖13,控制器2200包括：存儲器接口 2210、主機(jī)接口 2220、錯誤檢查與校正 (ECC)電路2230、中央處理單元2240以及緩沖存儲器2250。
[0134] 存儲器接口 2210將從緩沖存儲器2250傳送的數(shù)據(jù)分散到第一至第k通道CH1至 CHk。存儲器接口 2210將從半導(dǎo)體存儲器件2100的半導(dǎo)體存儲器芯片讀取的數(shù)據(jù)傳送至緩 沖存儲器2250。存儲器接口 2210使用NAND快閃存儲器的接口方法。換言之，控制器2200 根據(jù)NAND快閃存儲器的接口方法來執(zhí)行編程、讀取和擦除操作。
[0135] 主機(jī)接口 2220包括主機(jī)與控制器2200之間的數(shù)據(jù)交換協(xié)議。在一些實(shí)施例中， 主機(jī)接口 2220被配置成經(jīng)由諸如通用串行總線（USB)協(xié)議、多媒體卡（MMC)協(xié)議、外圍部 件互連（PCI)協(xié)議、PCI-快速（PCI-E)協(xié)議、高級技術(shù)附件（ΑΤΑ)協(xié)議、串行-ΑΤΑ協(xié)議、并 行-ΑΤΑ協(xié)議、小型計(jì)算機(jī)小型接口（SCSI)協(xié)議、加強(qiáng)型小型硬盤接口（ESDI)協(xié)議、集成驅(qū) 動電子（IDE)協(xié)議以及私人協(xié)議的各種接口協(xié)議中的至少一種與主機(jī)通信。
[0136] ECC電路2230利用傳送至半導(dǎo)體存儲器件2100的數(shù)據(jù)來產(chǎn)生校驗(yàn)位。產(chǎn)生的校 驗(yàn)位儲存在半導(dǎo)體存儲器件2100的半導(dǎo)體存儲器芯片中的備用區(qū)中。ECC電路2230檢測 從半導(dǎo)體存儲器件2100的半導(dǎo)體存儲器芯片讀取的數(shù)據(jù)中的錯誤。如果檢測到的錯誤在 校正范圍之內(nèi)，則ECC電路2230校正檢測到的錯誤。
[0137] 中央處理單元2240分析并處理從主機(jī)輸入的信號。中央處理單元2240經(jīng)由主機(jī) 接口 2220或存儲器接口 2210來控制主機(jī)或者半導(dǎo)體存儲器件2100的半導(dǎo)體存儲器芯片。
[0138] 中央處理單元2240通過用于控制半導(dǎo)體存儲器件2100的固件來控制半導(dǎo)體存儲 器件2100。
[0139] 緩沖存儲器2250暫時地儲存從主機(jī)提供的編程數(shù)據(jù)或者從半導(dǎo)體存儲器件2100 讀取的數(shù)據(jù)。此外，緩沖存儲器2250將要儲存的元數(shù)據(jù)或高速緩存數(shù)據(jù)儲存在半導(dǎo)體存儲 器件2100中。當(dāng)發(fā)生突然斷電時，將儲存在緩沖存儲器2250中的元數(shù)據(jù)或高速緩存數(shù)據(jù)儲 存在半導(dǎo)體存儲器件2100中。緩沖存儲器2250包括動態(tài)RAM (DRAM)和靜態(tài)RAM (SRAM)。
[0140] 再次參見圖12,控制器2200和半導(dǎo)體存儲器件2100集成在單個存儲器件中。在 一個示例性實(shí)施例中，控制器2200和半導(dǎo)體存儲器件2100集成在單個半導(dǎo)體器件中以形 成存儲卡。例如，控制器2200和半導(dǎo)體存儲器件2100集成在單個半導(dǎo)體器件中以形成PC 卡(個人計(jì)算機(jī)存儲卡國際協(xié)會（PCMCIA))、緊湊式閃存（CF)卡、智能媒介卡（SM或SMC)、記 憶棒、多媒體卡（MMC、RS-MMC 或 MMCmicro )、SD 卡（SD、miniSD、microSD 或 SDHC)、或者通用 閃存（UFS)。
[0141] 控制器2200和半導(dǎo)體存儲器件2100集成在單個半導(dǎo)體存儲器件中以形成固態(tài)驅(qū) 動（SSD)。SSD包括配置成儲存半導(dǎo)體存儲器中的數(shù)據(jù)的儲存器件。當(dāng)存儲系統(tǒng)2000用作 SSD時，與存儲系統(tǒng)2000耦接的主機(jī)的操作速度顯著提高。
[0142] 在另一個實(shí)例中，存儲系統(tǒng)2000用作電子設(shè)備的各種部件之一，所述電子設(shè)備諸 如計(jì)算機(jī)、超級移動PC (UMPC)、工作站、上網(wǎng)本、個人數(shù)字助理（PDA)、便攜式計(jì)算機(jī)、平板 電腦、無線電話、移動電話、智能電話、電子書、便攜式多媒體播放器（PMP)、便攜式游戲機(jī)、 導(dǎo)航設(shè)備、黑匣子、數(shù)碼相機(jī)、三維（3D)電視、數(shù)字音頻記錄器、數(shù)字音頻播放器、數(shù)字圖像 記錄器、數(shù)字圖像播放器、數(shù)字視頻記錄器、數(shù)字視頻播放器、用于在無線環(huán)境中發(fā)送/接 收信息的設(shè)備、用于家庭網(wǎng)絡(luò)的各種電子設(shè)備中的一種、用于計(jì)算機(jī)網(wǎng)絡(luò)的各種電子設(shè)備 中的一種、用于遠(yuǎn)程信息處理網(wǎng)絡(luò)的各種電子設(shè)備中的一種、RFID設(shè)備、和/或用于計(jì)算系 統(tǒng)的各種設(shè)備中的一種等。
[0143] 在一個示例性實(shí)施例中，半導(dǎo)體存儲器件2100或存儲系統(tǒng)2000以各種方式來 封裝。例如，在一些實(shí)施例中，半導(dǎo)體存儲器件2100或存儲系統(tǒng)2000利用以下各種方法 來封裝，諸如：封裝上封裝（P〇P)、球柵陣列（BGA)、芯片級封裝（CSP)、塑料引線芯片載體 (PLCC)、塑料雙列直插式封裝（PDIP)、華夫包式管芯（a die in waffle pack)、晶片形式管 芯（a die in wafer form)、板上芯片（COB)、陶瓷雙列直插式封裝（CERDIP)、塑料公制四方 扁平封裝(MQFP)、薄型四方扁平封裝（TQFP)、小外型（S0IC)、緊縮小外型封裝（SS0P)、薄型 小外型（TS0P)、薄型四方扁平封裝（TQFP)、系統(tǒng)級封裝（SIP)、多芯片封裝(MCP)、晶片級制 造封裝（WFP)、和/或晶片級處理層疊封裝（WSP)等。
[0144] 圖14是根據(jù)本發(fā)明的一些實(shí)施例的包括上文參照圖12描述的存儲系統(tǒng)2000的 計(jì)算系統(tǒng)3000的框圖。
[0145] 參見圖14,計(jì)算系統(tǒng)3000包括中央處理單元（CPU) 3100、隨機(jī)存取存儲器（RAM) 3200、用戶接口 3300、電源3400、系統(tǒng)總線3500以及存儲系統(tǒng)2000。
[0146] 存儲系統(tǒng)2000與CPU3100、RAM3200、用戶接口 3300和電源3400電連接。經(jīng)由用 戶接口 3300提供的數(shù)據(jù)或者由CPU3100處理的數(shù)據(jù)被儲存在存儲系統(tǒng)2000中。
[0147] 圖14示出半導(dǎo)體存儲器件2100經(jīng)由控制器2200與系統(tǒng)總線3500耦接。然而，半 導(dǎo)體存儲器件2100與系統(tǒng)總線3500直接耦接?？刂破?200的功能由CPU3100和RAM3200 來執(zhí)行。
[0148] 根據(jù)本發(fā)明的一些實(shí)施例，基于內(nèi)部電路的操作模式來將加電復(fù)位電路去激活。 此外，提供了用于替換加電復(fù)位信號的替換信號。因此，半導(dǎo)體器件的功耗降低，并且保證 了半導(dǎo)體器件的可靠性。
[0149] 根據(jù)本發(fā)明的一些實(shí)施例，提供了具有低功耗的加電復(fù)位電路和具有所述加電復(fù) 位電路的半導(dǎo)體器件。
[0150] 通過以上實(shí)施例可以看出，本申請?zhí)峁┝艘韵碌募夹g(shù)方案。
[0151] 1. 一種半導(dǎo)體器件，包括：
[0152] 加電復(fù)位電路，所述加電復(fù)位電路被配置成：
[0153] 接收電源電壓，以及
[0154] 產(chǎn)生隨著所述電源電壓的電壓電平而變化的加電復(fù)位信號；
[0155] 內(nèi)部電路，所述內(nèi)部電路被配置成：
[0156] 響應(yīng)于所述加電復(fù)位信號而被初始化和操作，以及
[0157] 基于所述內(nèi)部電路的操作模式而產(chǎn)生保持信號；以及
[0158] 復(fù)位保護(hù)電路，所述復(fù)位保護(hù)電路被配置成：
[0159] 響應(yīng)于所述保持信號而將所述加電復(fù)位電路去激活，以及
[0160] 當(dāng)所述加電復(fù)位電路被去激活時，向所述內(nèi)部電路提供用于替換所述加電復(fù)位信 號的替換信號。
[0161] 2.如技術(shù)方案1所述的半導(dǎo)體器件，其中，所述加電復(fù)位電路被配置成：當(dāng)所述電 源電壓增加到預(yù)定電平時，將所述加電復(fù)位信號轉(zhuǎn)變?yōu)槭鼓軤顟B(tài)，以及
[0162] 其中，所述內(nèi)部電路被配置成響應(yīng)于所述加電復(fù)位信號轉(zhuǎn)變?yōu)樗鍪鼓軤顟B(tài)而被 初始化。
[0163] 3.如技術(shù)方案2所述的半導(dǎo)體器件，其中，所述加電復(fù)位電路被配置成：當(dāng)所述電 源電壓增加到比所述預(yù)定電平高的電平并且穩(wěn)定時，保持所述加電復(fù)位信號的使能狀態(tài)。
[0164] 4.如技術(shù)方案2所述的半導(dǎo)體器件，其中，所述復(fù)位保護(hù)電路被配置成：
[0165] 當(dāng)所述保持信號被使能時，阻止所述加電復(fù)位信號提供給所述內(nèi)部電路，以及
[0166] 當(dāng)所述加電復(fù)位信號被阻止時，輸出所述替換信號，所述替換信號具有與所述加 電復(fù)位信號的使能狀態(tài)相同的邏輯值。
[0167] 5.如技術(shù)方案1所述的半導(dǎo)體器件，其中，當(dāng)所述保持信號被禁止時，所述復(fù)位保 護(hù)電路將所述加電復(fù)位信號傳送給所述內(nèi)部電路，以及
[0168] 當(dāng)所述保持信號被使能時，所述復(fù)位保護(hù)電路將所述加電復(fù)位電路去激活，并且 提供所述替換信號給所述內(nèi)部電路。
[0169] 6.如技術(shù)方案5所述的半導(dǎo)體器件，其中，當(dāng)所述內(nèi)部電路在正常模式下操作時， 所述保持信號被禁止，以及
[0170] 當(dāng)所述內(nèi)部電路在休眠模式下操作時，所述保持信號被使能。
[0171] 7.如技術(shù)方案5所述的半導(dǎo)體器件，其中，當(dāng)所述內(nèi)部電路在激活模式下操作時， 所述保持信號被禁止，以及
[0172] 當(dāng)所述內(nèi)部電路在待機(jī)模式和休眠模式下操作時，所述保持信號被使能。
[0173] 8.如技術(shù)方案1所述的半導(dǎo)體器件，其中，所述復(fù)位保護(hù)電路包括：
[0174] 控制單元，所述控制單元被配置成響應(yīng)于所述保持信號而將所述加電復(fù)位電路去 激活；以及
[0175] 開關(guān)單元，所述開關(guān)單元被配置成響應(yīng)于所述保持信號而選擇性地輸出所述加電 復(fù)位信號和參考電壓中的一個至所述內(nèi)部電路。
[0176] 9.如技術(shù)方案8所述的半導(dǎo)體器件，其中，所述開關(guān)單元被配置成輸出所述參考 電壓作為所述替換信號。
[0177] 10.如技術(shù)方案9所述的半導(dǎo)體器件，其中，所述開關(guān)單元包括：
[0178] 第一晶體管，所述第一晶體管被配置成：當(dāng)所述保持信號被禁止時，將所述加電復(fù) 位信號輸出給所述內(nèi)部電路；以及
[0179] 第二晶體管，所述第二晶體管被配置成：當(dāng)所述保持信號被使能時，將所述參考電 壓作為所述替換信號輸出給所述內(nèi)部電路。
[0180] 11. 一種操作半導(dǎo)體器件的方法，所述方法包括以下步驟：
[0181] 產(chǎn)生隨著電源電壓的電壓電平而改變的加電復(fù)位信號；
[0182] 提供所述加電復(fù)位信號給內(nèi)部電路；
[0183] 響應(yīng)于所述加電復(fù)位信號而執(zhí)行所述內(nèi)部電路的初始化操作；
[0184] 在所述內(nèi)部電路被初始化之后，基于所述內(nèi)部電路的操作模式來產(chǎn)生保持信號；
[0185] 響應(yīng)于所述保持信號而將加電復(fù)位電路去激活；以及
[0186] 當(dāng)所述加電復(fù)位電路被去激活時，將用于替換所述加電復(fù)位信號的替換信號提供 給所述內(nèi)部電路。
[0187] 12.如技術(shù)方案11所述的方法，其中，當(dāng)所述電源電壓增加到預(yù)定電平時，將所述 加電復(fù)位信號轉(zhuǎn)變?yōu)槭鼓軤顟B(tài)，以及
[0188] 響應(yīng)于所述加電復(fù)位信號轉(zhuǎn)變?yōu)樗鍪鼓軤顟B(tài)來執(zhí)行所述內(nèi)部電路的初始化操 作。
[0189] 13.如技術(shù)方案12所述的方法，其中，所述替換信號具有與所述加電復(fù)位信號的 使能狀態(tài)相同的邏輯值。
[0190] 14.如技術(shù)方案11所述的方法，其中，提供所述替換信號的步驟包括以下步驟：
[0191] 當(dāng)所述保持信號被禁止時，提供所述加電復(fù)位信號給所述內(nèi)部電路，以及
[0192] 當(dāng)所述保持信號被使能時，提供所述替換信號給所述內(nèi)部電路。
[0193] 15.如技術(shù)方案14所述的方法，其中，當(dāng)所述內(nèi)部電路在正常模式下操作時，所述 保持信號被禁止，以及
[0194] 當(dāng)所述內(nèi)部電路在休眠模式下操作時，所述保持信號被使能。
[0195] 16.如技術(shù)方案14所述的方法，其中，當(dāng)所述內(nèi)部電路在激活模式下操作時，所述 保持信號被禁止，以及
[0196] 當(dāng)所述內(nèi)部電路在待機(jī)模式和休眠模式下操作時，所述保持信號被使能。
[0197] 17. -種半導(dǎo)體存儲器件，包括：
[0198] 存儲器單元陣列；
[0199] 加電復(fù)位電路，所述加電復(fù)位電路被配置成：
[0200] 接收電源電壓，以及
[0201] 產(chǎn)生隨著所述電源電壓的電壓電平而變化的加電復(fù)位信號；
[0202] 外圍電路，所述外圍電路被配置成：
[0203] 響應(yīng)于所述加電復(fù)位信號而被初始化以驅(qū)動所述存儲器單元陣列，以及
[0204] 基于所述外圍電路的操作模式而產(chǎn)生保持信號；以及
[0205] 復(fù)位保護(hù)電路，所述復(fù)位保護(hù)電路被配置成：
[0206] 響應(yīng)于所述保持信號而將所述加電復(fù)位電路去激活，以及
[0207] 當(dāng)所述加電復(fù)位電路被去激活時，向所述外圍電路提供用于替換所述加電復(fù)位信 號的替換信號。
[0208] 18.如技術(shù)方案17所述的半導(dǎo)體存儲器件，其中，所述加電復(fù)位電路被配置成：當(dāng) 所述電源電壓增加到預(yù)定電平時，將所述加電復(fù)位信號轉(zhuǎn)變?yōu)槭鼓軤顟B(tài)，以及
[0209] 其中，所述外圍電路被配置成響應(yīng)于所述加電復(fù)位信號轉(zhuǎn)變?yōu)樗鍪鼓軤顟B(tài)而被 初始化。
[0210] 19.如技術(shù)方案18所述的半導(dǎo)體存儲器件，其中，所述復(fù)位保護(hù)電路被配置成：
[0211] 當(dāng)所述保持信號被使能時，阻止所述加電復(fù)位信號提供給所述外圍電路，以及
[0212] 當(dāng)所述加電復(fù)位信號被阻止時，輸出所述替換信號，所述替換信號具有與所述加 電復(fù)位信號的使能狀態(tài)相同的邏輯值。
[0213] 20.如技術(shù)方案17所述的半導(dǎo)體存儲器件，其中，所述復(fù)位保護(hù)電路被配置成：
[0214] 當(dāng)所述保持信號被禁止時，將所述加電復(fù)位信號傳送給所述外圍電路，以及
[0215] 當(dāng)所述保持信號被使能時，將所述加電復(fù)位電路去激活，并且提供所述替換信號 給所述外圍電路。
[0216] 21.如技術(shù)方案17所述的半導(dǎo)體存儲器件，其中，所述外圍電路從外部接收芯片 使能信號，以及
[0217] 當(dāng)所述芯片使能信號保持禁止?fàn)顟B(tài)達(dá)預(yù)定時間時，所述外圍電路進(jìn)入休眠模式。
[0218] 22.如技術(shù)方案21所述的半導(dǎo)體存儲器件，其中，所述外圍電路被配置成：當(dāng)所述 外圍電路處于休眠模式時，將所述保持信號使能，以及
[0219] 其中，所述復(fù)位保護(hù)電路被配置成：當(dāng)所述保持信號被使能時，將所述加電復(fù)位電 路去激活，并且在所述加電復(fù)位電路被去激活時提供所述替換信號給所述外圍電路。
[0220] 23.如技術(shù)方案21所述的半導(dǎo)體存儲器件，其中，所述操作模式包括休眠模式和 正常模式，以及
[0221] 所述正常模式包括待機(jī)模式和激活模式。
[0222] 24.如技術(shù)方案17所述的半導(dǎo)體存儲器件，其中，所述操作模式包括休眠模式和 正常模式，并且所述正常模式包括待機(jī)模式和激活模式，以及
[0223] 其中，所述外圍電路被配置成：
[0224] 當(dāng)所述芯片使能信號被使能時，在待機(jī)模式下操作，以及
[0225] 當(dāng)所述芯片使能信號被禁止時，在激活模式下操作。
[0226] 25.如技術(shù)方案24所述的半導(dǎo)體存儲器件，其中，所述外圍電路被配置成：當(dāng)所述 外圍電路在待機(jī)模式下操作時，將所述保持信號使能，以及
[0227] 其中，所述復(fù)位保護(hù)電路被配置成：
[0228] 當(dāng)所述保持信號被使能時，將所述加電復(fù)位電路去激活，以及
[0229] 當(dāng)所述加電復(fù)位電路被去激活時，提供所述替換信號給所述外圍電路。
[0230] 26.如技術(shù)方案24所述的半導(dǎo)體存儲器件，其中，所述外圍電路還被配置成：在激 活模式下將所述保持信號禁止，以及
[0231] 其中，所述復(fù)位保護(hù)電路被配置成：
[0232] 當(dāng)所述保持信號被禁止時，將所述加電復(fù)位電路激活，以及
[0233] 當(dāng)所述加電復(fù)位電路被激活時，將所述加電復(fù)位信號傳送給所述外圍電路。
[0234] 27.如技術(shù)方案17所述的半導(dǎo)體存儲器件，其中，所述操作模式包括休眠模式和 正常模式，并且所述正常模式包括待機(jī)模式和激活模式，
[0235] 其中，所述外圍電路被配置成：在正常模式下將所述保持信號禁止，以及
[0236] 其中，所述復(fù)位保護(hù)電路被配置成：
[0237] 當(dāng)所述保持信號被禁止時，將所述加電復(fù)位電路激活，以及
[0238] 當(dāng)所述加電復(fù)位電路被激活時，將所述加電復(fù)位信號傳送給所述外圍電路。
【權(quán)利要求】
1. 一種半導(dǎo)體器件，包括： 加電復(fù)位電路，所述加電復(fù)位電路被配置成： 接收電源電壓，以及 產(chǎn)生隨著所述電源電壓的電壓電平而變化的加電復(fù)位信號； 內(nèi)部電路，所述內(nèi)部電路被配置成： 響應(yīng)于所述加電復(fù)位信號而被初始化和操作，以及 基于所述內(nèi)部電路的操作模式而產(chǎn)生保持信號；以及 復(fù)位保護(hù)電路，所述復(fù)位保護(hù)電路被配置成： 響應(yīng)于所述保持信號而將所述加電復(fù)位電路去激活，以及 當(dāng)所述加電復(fù)位電路被去激活時，向所述內(nèi)部電路提供用于替換所述加電復(fù)位信號的 替換信號。
2. 如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述加電復(fù)位電路被配置成：當(dāng)所述電源電 壓增加到預(yù)定電平時，將所述加電復(fù)位信號轉(zhuǎn)變?yōu)槭鼓軤顟B(tài)，以及 其中，所述內(nèi)部電路被配置成響應(yīng)于所述加電復(fù)位信號轉(zhuǎn)變?yōu)樗鍪鼓軤顟B(tài)而被初始 化。
3. 如權(quán)利要求2所述的半導(dǎo)體器件，其中，所述加電復(fù)位電路被配置成：當(dāng)所述電源電 壓增加到比所述預(yù)定電平高的電平并且穩(wěn)定時，保持所述加電復(fù)位信號的使能狀態(tài)。
4. 如權(quán)利要求2所述的半導(dǎo)體器件，其中，所述復(fù)位保護(hù)電路被配置成： 當(dāng)所述保持信號被使能時，阻止所述加電復(fù)位信號提供給所述內(nèi)部電路，以及 當(dāng)所述加電復(fù)位信號被阻止時，輸出所述替換信號，所述替換信號具有與所述加電復(fù) 位信號的使能狀態(tài)相同的邏輯值。
5. 如權(quán)利要求1所述的半導(dǎo)體器件，其中，當(dāng)所述保持信號被禁止時，所述復(fù)位保護(hù)電 路將所述加電復(fù)位信號傳送給所述內(nèi)部電路，以及 當(dāng)所述保持信號被使能時，所述復(fù)位保護(hù)電路將所述加電復(fù)位電路去激活，并且提供 所述替換信號給所述內(nèi)部電路。
6. 如權(quán)利要求5所述的半導(dǎo)體器件，其中，當(dāng)所述內(nèi)部電路在正常模式下操作時，所述 保持信號被禁止，以及 當(dāng)所述內(nèi)部電路在休眠模式下操作時，所述保持信號被使能。
7. 如權(quán)利要求5所述的半導(dǎo)體器件，其中，當(dāng)所述內(nèi)部電路在激活模式下操作時，所述 保持信號被禁止，以及 當(dāng)所述內(nèi)部電路在待機(jī)模式和休眠模式下操作時，所述保持信號被使能。
8. 如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述復(fù)位保護(hù)電路包括： 控制單元，所述控制單元被配置成響應(yīng)于所述保持信號而將所述加電復(fù)位電路去激 活；以及 開關(guān)單元，所述開關(guān)單元被配置成響應(yīng)于所述保持信號而選擇性地輸出所述加電復(fù)位 信號和參考電壓中的一個至所述內(nèi)部電路。
9. 如權(quán)利要求8所述的半導(dǎo)體器件，其中，所述開關(guān)單元被配置成輸出所述參考電壓 作為所述替換信號。
10. 如權(quán)利要求9所述的半導(dǎo)體器件，其中，所述開關(guān)單元包括： 第一晶體管，所述第一晶體管被配置成：當(dāng)所述保持信號被禁止時，將所述加電復(fù)位信 號輸出給所述內(nèi)部電路；以及 第二晶體管，所述第二晶體管被配置成：當(dāng)所述保持信號被使能時，將所述參考電壓作 為所述替換信號輸出給所述內(nèi)部電路。
【文檔編號】G11C16/06GK104103311SQ201310370051
【公開日】2014年10月15日 申請日期:2013年8月22日 優(yōu)先權(quán)日:2013年4月10日
【發(fā)明者】張棌圭 申請人:愛思開海力士有限公司