專利名稱：自適應(yīng)和自校準(zhǔn)的多級(jí)非易失性存儲(chǔ)器的制作方法
自適應(yīng)和自校準(zhǔn)的多級(jí)非易失性存儲(chǔ)器技術(shù)領(lǐng)域本公開涉及用于多級(jí)單元(MLC)非易失性存儲(chǔ)器(NVM)的自適應(yīng)和 自校準(zhǔn)的方法和結(jié)構(gòu)。
背景技術(shù)：
數(shù)據(jù)通過(guò)將電荷載流子從金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET) 的溝道注入電荷存儲(chǔ)層，調(diào)制在NVM中的MOSFET的閾值電壓Vth,被存 儲(chǔ)在NVM單元中。例如，關(guān)于MOSFET，在浮置斥冊(cè)極或FET溝道區(qū)域之上 的介電層中的電子的累積使得MOSFET展現(xiàn)相對(duì)高的Vth。而在浮置柵極或 FET溝道區(qū)域之上的介電層中的空穴的累積使得MOSFET展現(xiàn)相對(duì)低的Vth 。如圖l所示，用于源極至漏極電流Ids相對(duì)于在相同的漏極電壓偏置下施加的柵極電壓Vg的曲線，在較高閾值電壓下沿著施加的柵極電壓軸向右平移，并 且反之亦然。假定位數(shù)-log2 (可分辨的閾值電壓級(jí)的數(shù)量)。可以被讀出和分辨的閾值電 壓級(jí)越多，可以被存儲(chǔ)在單個(gè)NVM單元中的位數(shù)越多。在傳統(tǒng)的MLC NVM中，閾值電壓級(jí)讀出已經(jīng)通過(guò)比較來(lái)自存儲(chǔ)器單元 的電流(電壓)響應(yīng)與參考單元的電流(電壓)響應(yīng)進(jìn)行，在相同的柵極電 壓偏置下該參考單元的閾值電壓級(jí)被預(yù)調(diào)整(pre-trim)到參考響應(yīng)電流(電 壓)級(jí)。然而，由于從制造工藝遺留的跨導(dǎo)"gm"(其中g(shù)m=AIds/AVg)和 NVM單元的閾值電壓Vth的不均勻性，々支定具有如圖1所示的相同閾值電壓， 各驅(qū)動(dòng)電流-柵極電壓曲線對(duì)于不同的NVM單元在斜率(跨導(dǎo))和閾值電 壓(開始(onset)點(diǎn))上不同。在圖1中，對(duì)于每個(gè)指定的閾值電壓級(jí)，實(shí) 線表示具有中值跨導(dǎo)的單元的典型的單元驅(qū)動(dòng)電流相對(duì)于控制柵極電壓的曲 線，虛線表示具有與該指定的閾值電壓級(jí)相關(guān)聯(lián)的最大跨導(dǎo)的單元的這樣的 曲線，而點(diǎn)劃線表示具有與該指定的閾值電壓級(jí)相關(guān)聯(lián)的最小跨導(dǎo)的單元的 這樣的曲線。注意到，對(duì)于指定的閾值電壓級(jí)的每條線組(實(shí)線、點(diǎn)劃線和虛線)表示了 NVM單元的三種不同跨導(dǎo)。所示的四線組以四個(gè)不同的閾值 電壓級(jí)變化它們的閾值電壓(AVtM、 AVtw、 AVth2和AVth3)。具體地，在多個(gè)NVM單元中，由于光刻、氧化厚度或氧化阱密度造成的單元彼此之間 在縱橫比(寬度/長(zhǎng)度)上的變化，導(dǎo)致NVM單元跨導(dǎo)的變化，而溝道雜質(zhì) 或固定電荷的變化導(dǎo)致在編程之前的各NVM單元原始閾值電壓的變化。在 包括參考單元的NVM單元之間的變化，尤其在與如圖1所示施加的恒定的 柵極電壓的參考單元比較方案中，對(duì)能夠達(dá)到的可分辨閾值電壓級(jí)的數(shù)量施 加了限制。而且，因?yàn)榇鎯?chǔ)器單元比參考單元經(jīng)歷更多的寫入-擦除循環(huán)，所以在存 儲(chǔ)器單元中的跨導(dǎo)降級(jí)(在驅(qū)動(dòng)電流-柵極電壓曲線中的斜率更小)比在參考 單元中的跨導(dǎo)降級(jí)更嚴(yán)重。貫穿設(shè)備生命期，需要用于補(bǔ)償這樣的影響的其 它技術(shù)(如循環(huán)參考單元或重新調(diào)整讀出放大器的偏置)。使用給NVM單元的階躍(stepped)柵極電壓讀出NVM單元中的驅(qū)動(dòng)公司,2005 IEEE International Conference on Integrated Circuit and Technology ) 和NAND(與非)類型的NVM( T.S. June等人，Samsung Electronics,正EE J. of Solid-StateCircuit, Vol. 31,No.ll，pp. 1575, 1996年11月)。在這兩種技術(shù)中， 對(duì)預(yù)調(diào)整參考單元沒有要求。階躍柵極電壓在各指定的閾值電壓級(jí)之間選擇。 除了包括與編程處于指定的閾值電壓級(jí)的多個(gè)存儲(chǔ)器單元相關(guān)聯(lián)的整個(gè)閾值 電壓分布外，階躍電壓增量需要在編程處于指定級(jí)的單元的最小值(最大值) 可接受閾值電壓、和編程處于下一更低(更高)的指定級(jí)的單元的最大值(最 小值)可接受闞值電壓之間的保護(hù)帶電壓，使得在擦除-寫入循環(huán)和高溫烘焙 之后對(duì)于各級(jí)的編程的NVM單元的整個(gè)閾值電壓分布，必須仍然駐留在如 圖2所示的階躍柵極電壓(原始的實(shí)線和磨損的虛線)之間。在給NVM單 元的控制柵極足夠大的柵極電壓增量的情況下，接收讀出電路的響應(yīng)的組合 邏輯電路可以在施加所有三個(gè)階躍電壓之后確定NVM單元的閾值電壓級(jí)， 因此確定由存儲(chǔ)在存儲(chǔ)器單元上的電荷表示的二進(jìn)制信息。正如在如圖2所示的階躍的柵極電壓方案中看到的，MLC NVM的可分 辨級(jí)由編程的NVM閾值電壓的分布和各級(jí)之間的保護(hù)帶電壓限制。與每個(gè) 閾值電壓級(jí)的MLC NVM相關(guān)聯(lián)的閾值電壓分布的寬度取決于NVM單元的 特性和編程條件(速度、背景耦合和噪聲)的一致性。已經(jīng)報(bào)導(dǎo)，NAND類型的快閃存儲(chǔ)器的編程的閾值電壓的分布由單元編程速度、背景模式依賴性、
讀取驗(yàn)證偏置和相鄰的浮置柵極耦合而加寬(T.H.Cho等人，Samsung Electronics, IEEE J. of Solid-State Circuit, Vol. 36， No. 11， pp. 1700， 2001年11 月)。在擦除-寫入循環(huán)和高溫烘焙之后加寬的閾值電壓的分布(如由虛線曲 線在圖2所示)嚴(yán)重依賴于NVM單元的柵極電介質(zhì)厚度和質(zhì)量。這些參數(shù) 可以隨給定的存儲(chǔ)器中的各NVM單元以及從各存儲(chǔ)器間的各NVM單元變 化。因此圖2以實(shí)線顯示當(dāng)NVM單元相對(duì)新并且已經(jīng)被編程僅僅幾次時(shí)， 與四個(gè)不同的給定閾值電壓級(jí)相關(guān)聯(lián)的實(shí)際閾值電壓的分布，并且還以虛線
顯示在NVM單元已經(jīng)被使用一些時(shí)間并且被重新編程多次之后的相同分 布。虛線分布顯示隨著使用，NVM單元的閾值電壓向下移動(dòng)。為了確定與 給定NVM單元相關(guān)聯(lián)的特定閾值電壓，階躍柵極電壓被施加到所述單元的 控制柵極，并且驅(qū)動(dòng)電流Ids被測(cè)量。導(dǎo)致沒有U電流和有I&電流的兩個(gè)階 躍柵極電壓，允許讀出放大器與邏輯電路一起檢測(cè)NVM單元的實(shí)際閾值電 壓級(jí)、以及因此在該單元中存儲(chǔ)的二進(jìn)制信息。
為了確保NVM單元陣列中的一些單元的閾值電壓不隨老化具有這樣的 閾值電壓，該闊值電壓落入給定參考閾值電壓的階躍柵極電壓的較低值之下， 在所期望的存儲(chǔ)器陣列中的NVM單元的最低閾值電壓、和緊接在該給定參 考閾值電壓之下的階躍柵極電壓之間提供保護(hù)帶。在與給定閾值電壓級(jí)相關(guān) 聯(lián)的最高的期望閾值電壓、和緊接在該給定閾值電壓級(jí)之上的階躍柵極電壓 之間提供類似的保護(hù)帶，以便確保存儲(chǔ)器陣列中沒有NVM單元具有這樣的 實(shí)際鬮值電壓，該實(shí)際闊值電壓在所述單元正被編程到給定閾值電壓時(shí)超過(guò) 該下一個(gè)更高階躍柵極電壓。圖2顯示了與典型的NVM單元的陣列的階躍 柵極電壓相關(guān)的這些保護(hù)帶。

發(fā)明內(nèi)容
為了減輕由于各NVM單元之間的實(shí)際閾值電壓的非一致性的閾值電壓 級(jí)變化、并且增加NVM單元的可分辨的閱值電壓級(jí)的數(shù)量，公開了一種自 適應(yīng)和自校準(zhǔn)的方法和結(jié)構(gòu)，以管理和控制在NVM單元的陣列中各單元之 間的實(shí)際閾值電壓的變化。這些方法和結(jié)構(gòu)的一個(gè)特征是用施加給NVM單 元的級(jí)柵極電壓，將NVM單元自適應(yīng)地編程到中心在參考電流(電壓)的 固定響應(yīng)容限窗中。該固定響應(yīng)容限窗能夠通過(guò)讀出電路增益關(guān)系被轉(zhuǎn)換為閾值電壓容限窗。適當(dāng)?shù)剡x擇讀出電路增益并且選擇響應(yīng)窗能夠控制閾值電 壓容限窗到期望值。比閾值電壓容限窗更大的增量柵極電壓確保來(lái)自以增
量電壓施加兩個(gè)階躍電壓到NVM單元的控制柵極的響應(yīng)，將傳遞與參考電 流(電壓)比較的電流(電壓)轉(zhuǎn)變。存儲(chǔ)在NVM單元中的電壓級(jí)信息可 以從該轉(zhuǎn)變檢測(cè)并且被轉(zhuǎn)換為比特-字信息。
而且，還能夠選擇在各參考闞值電壓之間的柵極電壓增量以包括保護(hù)帶 電壓，從而彌補(bǔ)(cover)由于老化造成的NVM單元跨導(dǎo)降級(jí)和電荷滯留。 當(dāng)指定閾值電壓級(jí)的NVM單元的閾值電壓落入容限窗外到保護(hù)帶區(qū)域內(nèi)時(shí)， NVM單元能夠被重新校準(zhǔn)并且恢復(fù)回到原始的響應(yīng)容限窗。存儲(chǔ)在NVM單 元中的比特-字信息能夠免遭逐漸減弱(fading away )。


為了對(duì)本發(fā)明更好地理解和顯示如何實(shí)現(xiàn)本發(fā)明，現(xiàn)在將參照顯示了本 發(fā)明的優(yōu)選實(shí)施例的附圖，在附圖中
圖1顯示了 NVM單元在4個(gè)不同閾值電壓級(jí)的典型的驅(qū)動(dòng)電流相對(duì)于 控制柵極電壓的曲線，并且尤其顯示了在閾值電壓級(jí)變化厶VthQ、 AVthl、 AVth2和AVth3的情況下，與中值斜率(表示具有中值跨導(dǎo)的單元的實(shí)線曲 線)、較陡的斜率(表示具有最大值跨導(dǎo)的單元的點(diǎn)劃線曲線)和較不陡的斜 率(表示具有最小值跨導(dǎo)的單元的虛線曲線)相關(guān)聯(lián)的各曲線。在傳統(tǒng)的恒 定柵極電壓方案，如由垂直線表示的，第二和第三級(jí)的電流變化(在垂直線 和實(shí)線、點(diǎn)劃線和虛線之間截取)非常顯著，以與第一和第四級(jí)分開。
圖2顯示了在擦除和編程之后的大量NVM單元的典型閾值電壓分布。 實(shí)線和點(diǎn)劃線分別是初始的分布和在擦除-寫入循環(huán)和高溫烘焙之后的分布。 階躍電壓1 、 2和3被選擇以包括對(duì)于現(xiàn)有技術(shù)中的NVM降級(jí)和數(shù)據(jù)滯留的 保護(hù)帶電壓。每NVM單元2比特(4級(jí))的存儲(chǔ)的級(jí)的信息通過(guò)施加三個(gè)階 躍電壓、以通過(guò)組合邏輯電路探測(cè)NVM "通"或"斷"狀態(tài)獲得。
圖3顯示了示意性的用于MLC NVM中驗(yàn)證和讀取的總框圖。本領(lǐng)域公 知的用于本發(fā)明的適合的編程和擦除示意圖沒有示出。
圖4顯示了最簡(jiǎn)單的讀出電路(即利用如圖1所示的(實(shí)線、點(diǎn)劃線和 虛線)相同跨導(dǎo)變化具有恒定漏極偏置的NVM單元)的操作原理。在編程 到級(jí)"i，，期間，通過(guò)施加級(jí)片冊(cè)極電壓Li到NVM單元的控制柵極的NVM單元的響應(yīng)被驗(yàn)證在參考電流的上限和下限(Ire一AI和Iref- AI)內(nèi)。在獲得 NVM單元中存儲(chǔ)的級(jí)信息的同時(shí)，由電壓增量分開的階躍電壓Sj和Si+1 (級(jí) 柵極容限電壓ALj+保護(hù)帶電壓)被施加，以探測(cè)與參考電流Iref比較的電流 轉(zhuǎn)變。
圖5顯示了用.18 n m技術(shù)加工的NVM單元的并行輸入電壓/輸出電壓特 性的十六(16)級(jí)的測(cè)量數(shù)據(jù)。為了在響應(yīng)容限窗和級(jí)(level)容限窗之間 的方便轉(zhuǎn)換，讀出電路增益被設(shè)計(jì)為是-1。參考電壓被選擇在讀出電路的偏 置讀取電壓的4/5。輸入/輸出特性的十六(16)級(jí)與具有表示16個(gè)可能的二 進(jìn)制數(shù)的16個(gè)不同的可能的指定閾值電壓級(jí)的NVM單元的陣列相關(guān)聯(lián)。
圖6顯示了 "m行"x "n列"NOR類型的NVM陣列框圖。NOR快閃 存儲(chǔ)器單元對(duì)n個(gè)NVM單元行并行地(4xn比特)編程、驗(yàn)證和讀取。并 行操作允許快的讀/寫吞吐量。
圖7顯示了 "m行"x "n串"NAND類型的NVM陣列框圖。每個(gè)NAND 串包括m個(gè)NVM單元。NAND快閃存儲(chǔ)器單元對(duì)n個(gè)NAND串行并行地 (4xn比特)編程、驗(yàn)證和讀取。該并行操作已經(jīng)允許快的讀/寫吞吐量。
具體實(shí)施例方式
本公開描述了用來(lái)在單個(gè)NVM單元中實(shí)現(xiàn)多級(jí)和多位存儲(chǔ)的方法和結(jié) 構(gòu)。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，在該方法和結(jié)構(gòu)的上下文中在此描述的本發(fā) 明的各實(shí)施例僅僅是說(shuō)明性的，并且意圖不在于任何方式的限制。對(duì)從本公 開獲益的本領(lǐng)域技術(shù)人員將容易地聯(lián)想本公開的其他實(shí)施例。
圖3顯示了自適應(yīng)和自校準(zhǔn)的MLC NVM的一般示意圖。n級(jí)的級(jí)柵極
電壓由L。、 L,.....L^給出，每級(jí)用m比特的字用二進(jìn)制表示，其中m=log2
(n)。利用如圖3所示的結(jié)構(gòu)，當(dāng)NVM單元利用標(biāo)準(zhǔn)的公知編程技術(shù)被編 程為特定級(jí)"Li"時(shí)，級(jí)柵極電壓Li被施加到NVM單元的控制柵極，以便 驗(yàn)證電流(電壓)響應(yīng)處于Ire汁AAI (Vref+/-AV)內(nèi)。該驗(yàn)證通過(guò)將比較器
中的參考電壓順序切換到上限Ire汁AI (Vref+AV)和下限I,AI (VrerAV)
(或者反之亦然)執(zhí)行。編程序列包括用于將NVM單元閾值電壓快速移到 "第i"級(jí)附近的粗編程、和用于將NVM單元閾值電壓調(diào)整到響應(yīng)容限窗 Iref+/-AI ( Vref+/-AV)內(nèi)的兩個(gè)精細(xì)調(diào)諧編程(增加和減少)。因此如果正被 編程的NVM單元的實(shí)際閾值電壓與最低可接受閾值電壓相比太低時(shí)，該最低可接受電壓與指定閾值電壓級(jí)Li相關(guān)聯(lián)，則編程將附加的電荷放置在正被
編程的NVM單元的溝道區(qū)域之上的浮置柵極或相關(guān)電介質(zhì)上，直到該單元 的閾值電壓至少在最小可接受閾值電壓級(jí)之上。如果所述NVM單元的實(shí)際 閾值電壓太高，處于與指定的閾值電壓級(jí)Li相關(guān)聯(lián)的最大可接受閾值電壓之 上，則編程將正被編程的NVM單元的溝道區(qū)域之上的浮置柵極或相關(guān)電介 質(zhì)上的電荷移除，直到該單元的閾值電壓處于至少在與指定閾值電壓級(jí)Lj相 關(guān)聯(lián)的最大可接受閾值電壓之下。
柵極電壓的對(duì)應(yīng)容限窗AL由讀出電路增益關(guān)系A(chǔ)I^AI/At或AL=A V/Av給出，其中A!和Av分別是電流和電壓的讀出放大增益。圖4圖示了用 于最簡(jiǎn)單的讀出放大器(即具有固定的漏極偏置的NVM單元)的典型的NVM 單元驅(qū)動(dòng)電流相對(duì)于控制柵極電壓的曲線。讀出電路增益A,是NVM單元的 跨導(dǎo)。反映兩個(gè)指定閾值電壓L(和Li+,中的每個(gè)的期望(實(shí)線)、最高可接受
(虛線)和最低可接受(點(diǎn)劃線)的閾值電壓的驅(qū)動(dòng)電流相對(duì)于柵極電壓的 曲線對(duì)于相同單元彼此平行。因?yàn)樽赃m應(yīng)方案通過(guò)在正被編程的NVM單元 的浮置柵極或電介質(zhì)中放置或者移除各種電荷，在對(duì)應(yīng)的響應(yīng)電流AI的約束 下，將NVM單元閾值電壓拉到AL中，所以由于每個(gè)NVM單元的絕對(duì)閾值 電壓而造成的不一致性變得無(wú)關(guān)。在NVM單元的浮置柵極(電介質(zhì))上存 儲(chǔ)的電荷的絕對(duì)數(shù)量，通過(guò)要求測(cè)量的輸出響應(yīng)處于響應(yīng)容限窗內(nèi)的約束，
自適應(yīng)地變化。
其它的變化來(lái)自于讀出電路增益變化?！﹊定AA! ( AAV)是讀出電路增 益的變化，NVM單元和讀出電路的讀出電路增益可以按A產(chǎn)Aw十△ A (AV=AV0+AAV)寫入，其中AI0 (Avo)是NVM單元的陣列的讀出電路增 益的均值。對(duì)于圖4中的最簡(jiǎn)單的讀出電路的情形，增益變化主要由于NVM
單元跨導(dǎo)變化。因此，柵極電壓容限窗可以按AI^厶I/AK) ( l+O (厶A!/Ak))) 寫入，其中O ( AA!/Ak))是(AA!/Ak))的更高階。增益變化對(duì)柵極電壓容
限窗的影響在更高階(AA!/Ara)的范圍內(nèi)。例如，用于典型的MOSFET降 級(jí)標(biāo)準(zhǔn)的跨導(dǎo)降級(jí)(在圖4中的較小斜率)的10% ,僅僅在柵極電壓容限窗 的下限的10%之下移動(dòng)。
選擇階躍柵極電壓Si和Sw (圖3，塊311)，使得步長(zhǎng)(step)電壓增量 Sj+廣Si必須大于級(jí)"i"的柵極電壓容限窗AL (對(duì)應(yīng)于指定閾值電壓級(jí)LJ。 在從Sj到Sw的施加的階躍柵極電壓的條件下，來(lái)自讀出電路輸出的響應(yīng)確保傳遞與參考電流(電壓)相比的電流(電壓)轉(zhuǎn)變。比較器317的輸出將
在該轉(zhuǎn)變發(fā)生時(shí)改變其狀態(tài)。來(lái)自比較器317的輸出節(jié)點(diǎn)的輸出信號(hào)可以被 施加以便識(shí)別存儲(chǔ)在NVM單元中的電壓級(jí)。通過(guò)分配比特-字到該電壓級(jí)， 在NVM單元中存儲(chǔ)的比特-字可以被實(shí)現(xiàn)。
實(shí)際實(shí)踐中，階躍電壓的增加要求包括保護(hù)帶電壓，以便防止相對(duì)于各 閾值電壓級(jí)之間的邊界模糊。對(duì)NVM單元共同的其它現(xiàn)象，如由于隧道
(tunneling)或應(yīng)力感應(yīng)的漏電流(SLIC )而造成的存儲(chǔ)電荷損失，將在一 段存儲(chǔ)時(shí)間之后向下移動(dòng)各平行曲線。通過(guò)適合地選擇保護(hù)帶電壓和與每個(gè) NVM單元相關(guān)聯(lián)的閾值電壓的周期驗(yàn)證，包含由存儲(chǔ)的電荷表示的信息的 NVM單元可以被不斷地(例如，定期地或按照任何其它算法)重新校準(zhǔn)。因 此，比特-字信息可以免遭逐漸減弱。
正如在圖3的一般示意圖中所示，與NVM單元的電荷捕獲晶體管Ql或 浮置柵極晶體管相關(guān)聯(lián)的控制柵極電極330，分別通過(guò)開關(guān)312a和導(dǎo)通引線 313a、 313b和313c可連接到柵極級(jí)電壓的源310,并且通過(guò)開關(guān)312b和導(dǎo) 通引線313e、 313d和313c可連接到用于驗(yàn)證和讀取的階躍柵極級(jí)電壓的源 311。 NVM單元中的電荷捕獲晶體管Ql或浮置柵極晶體管的源極節(jié)點(diǎn)"s" 和漏極節(jié)點(diǎn)"d"被附接到讀出放大器315,該讀出放大器315用于響應(yīng)于施 加到控制柵極330的柵極電壓的每個(gè)級(jí)，讀出Ql經(jīng)過(guò)的電流。來(lái)自讀出放 大器315的輸出信號(hào)在引線316a上被饋送到比較器317的一個(gè)輸入節(jié)點(diǎn)中。 比較器317的其它輸入節(jié)點(diǎn)通過(guò)用于下限驗(yàn)證、上限驗(yàn)證和讀取而閉合開關(guān) 319a、 319b和139c (開關(guān)319a被示出為讀取操作閉合)之一，經(jīng)由引線316b 連接到三個(gè)參考電流(電壓)中的任何一個(gè)。
在編程期間，比較器317的輸出狀態(tài)被用于驗(yàn)證每個(gè)NVM單元，用于 調(diào)整該單元的閾值電壓，使得當(dāng)柵極電壓級(jí)Li被施加到晶體管Ql的控制柵 極330時(shí),該讀出電路的響應(yīng)處于下限W △ I( Vrer △ V )和上限Ire(+ △ I( Vref+ △ V)內(nèi)。對(duì)于下限驗(yàn)證，NVM單元Ql的控制柵極電極330通過(guò)開關(guān)312a 連接到柵極級(jí)電壓源310,并且比較器317的輸入引線316b通過(guò)開關(guān)319b 連接到下限參考電流(電壓)320a的源。比較器317的讀出可以被應(yīng)用以檢 測(cè)來(lái)自讀出放大器315的響應(yīng)電流(電壓)比下限參考電流(電壓)
(VrerAV)高還是低。對(duì)于上限驗(yàn)證，NVM單元Ql的控制柵極電極330 通過(guò)開關(guān)312a連接到柵極級(jí)電壓源310,并且比較器317的輸入引線316b通過(guò)開關(guān)319c連接到上限參考電流(電壓)320b的源。比較器317的讀出可 以被應(yīng)用，以檢測(cè)來(lái)自讀出放大器315的響應(yīng)電流(電壓)比上限參考電流
(電壓)Iref+AI (VreffAV)高還是低。
對(duì)于讀取級(jí)"i"的存儲(chǔ)的位信息，晶體管Ql的控制柵極330通過(guò)開關(guān) 312b連接到階躍柵極電壓源311,并且來(lái)自源318的參考電流(電壓)Iref< Vref) 通過(guò)閉合開關(guān)319a被施加到比較器317的輸入節(jié)點(diǎn)316b。當(dāng)階躍電壓從由階 躍柵極電壓源311提供的Si變化到Si+]時(shí)，讀出放大器315到比較器317的 引線316a的輸出電流(電壓)，將進(jìn)行從比在其它輸入引線316b的參考電流 (電壓)Iref ( Vref)更高到更低(更低到更高)的電流(電壓)轉(zhuǎn)變。比較器 317的輸出將由于該電流(電壓)轉(zhuǎn)變改變其狀態(tài)。該相同的比較器317的 輸出狀態(tài)被應(yīng)用，以識(shí)別存儲(chǔ)的級(jí)并且被轉(zhuǎn)換為存儲(chǔ)在NVM單元中的比特-字信息。
為了解釋關(guān)于MLC NVM的自適應(yīng)方法的效果，我們?cè)谑褂孟嗤膱D1 中的Ids-Vg曲線組(實(shí)線表示中值跨導(dǎo)、點(diǎn)劃線表示最大跨導(dǎo)而虛線表示最 小跨導(dǎo))以平行移動(dòng)這些曲線，來(lái)模仿用圖4中的本發(fā)明中公開的驗(yàn)證方法 的編程閾值電壓移動(dòng)。如將圖4與圖1相比較清楚看到的，柵極級(jí)電壓的變 化可以會(huì)聚于可控制窗。柵極級(jí)電壓的變化可以通過(guò)讀出放大增益和參考電 流(電壓)的設(shè)置點(diǎn)、以及上限參考和下限參考電流(電壓)控制。
為了解釋本發(fā)明的自適應(yīng)和自校準(zhǔn)的NVM的優(yōu)選實(shí)施例，具有反相器 類型配置的比特-字識(shí)別和驗(yàn)證方案(如2006年3月16日提交的、并且標(biāo)題 為 "Bit Symbol Recognition Method and Structure for Multiple Bit Storage in non-Volatile Memories"的未決美國(guó)專利申請(qǐng)序號(hào)No. 11/378074中所公開的) 被披露。該申請(qǐng)被轉(zhuǎn)讓給FlashSilicon (該專利申請(qǐng)的受讓人)，并且其整個(gè) 內(nèi)容通過(guò)引用在此并入。本申請(qǐng)的圖5顯示了用0.18Mm技術(shù)加工的NVM 單元的反相器讀出電路的輸入/輸出的特性的十六級(jí)的測(cè)量數(shù)據(jù)。
圖6顯示了實(shí)現(xiàn)MOSFET NOR型NVM陣列的自適應(yīng)和自校準(zhǔn)的MLC NVM的框示意圖。NOR型NVM陣列配置有以行Rm的n個(gè)單元(如行R 至Rm中的任何，其中"M"是表示扇區(qū)620中總行數(shù)的整數(shù)，而"m"是由 1 < m < M給定的整數(shù))。NVM單元的每列Cn (如列d至CN中的任何，其中 N是存儲(chǔ)器扇區(qū)620中的最大列數(shù)，而"n"是由Kn《N給定的整數(shù))與單 個(gè)位線一起，共享在塊613中標(biāo)明"讀出放大器&位線開關(guān)"的相同讀出放大器。三個(gè)參考電壓從參考電壓產(chǎn)生器607中的分壓器被提供到讀出電路。
壓Vre,、下限參考電壓V,AV和上限參考電壓Vref+AV。來(lái)自從字線地址寄
存器和預(yù)解碼器606接收字線地址的行解碼器615的輸出信號(hào)被施加，以通 過(guò)高壓開關(guān)603激活字線Rm (其對(duì)應(yīng)行R,至RM中的任何一個(gè))。高壓開關(guān) 603被用來(lái)連接選擇的字線Rm到數(shù)模轉(zhuǎn)換器(DAC) 604的輸出引線，該高 壓開關(guān)603由來(lái)自用于編程和讀取的電荷泵激(pumping)和調(diào)整器電路608 的高壓源Vddh偏置。
I/O和移動(dòng)寄存器塊610接收并存儲(chǔ)指令到指令寄存器605、接收并存儲(chǔ) 字線地址到地址寄存器塊606,并且輸入要存儲(chǔ)的數(shù)據(jù)，在總線630上運(yùn)出 來(lái)自數(shù)據(jù)緩沖器611的讀取數(shù)據(jù)。復(fù)合邏輯電路塊612從讀出電路和位線開 關(guān)613接收比較器的讀出，以及從4位狀態(tài)寄存器601接收"4位狀態(tài)"，以 激活選擇的用于編程、驗(yàn)證和讀取的位線。4位狀態(tài)寄存器601表示在編程 和讀取期間從(0,0,0,0)的最小狀態(tài)到(1,1,1,1)的最大狀態(tài)的狀態(tài)。4位狀 態(tài)寄存器601提供用于電壓指針602的中心狀態(tài)參考到DAC 604用于編程和 驗(yàn)證，并且提供4-位存儲(chǔ)數(shù)據(jù)到數(shù)據(jù)緩沖器611用于讀取。來(lái)自時(shí)鐘和計(jì)數(shù) 器609的信號(hào)被提供用于操作的同步并且用來(lái)觸發(fā)4位狀態(tài)寄存器。
擦除模式
在從I/O塊610接收擦除指令和塊地址之后，NOR陣列處于擦除模式。 對(duì)于該擦除模式，NOR陣列可以如本領(lǐng)域公知的在扇區(qū)或頁(yè)模式操作。在 NVM NOR陣列的扇區(qū)已經(jīng)被擦除之后，在扇區(qū)中的所有字線按頁(yè)驗(yàn)證序列 逐行被驗(yàn)證。該頁(yè)驗(yàn)證序列施加第 一柵極級(jí)電壓LQ到每個(gè)字線，而參考電壓 被切換到讀出放大器和位線開關(guān)塊613中的參考電壓(在圖3中的316b、319b 和318)。 NVM單元中用于選擇字線(N個(gè)NVM單元的頁(yè))的行接著以公知 方式被驗(yàn)證和擦除以在要求的閾值電壓之下。
編程模式
在從I/O塊610接收編程指令和字線地址之后，NOR陣列處于編程模式。 對(duì)于編程，使熱載流子注入(HCI)施加到NVM NOR單元的行。在編程操 作中，來(lái)自1/0塊610的位數(shù)據(jù)被并行加載到4xN數(shù)據(jù)緩沖器611。 4位狀 態(tài)寄存器從第一級(jí)(O，O,O，O)開始與編程步驟同步地遞增直到最后狀態(tài) (l,l,l，l)。在該陣列中的每個(gè)位線唯一地與緩沖塊611中的相應(yīng)4位數(shù)據(jù)緩沖器對(duì)齊。然后，各狀態(tài)位與對(duì)應(yīng)于NOR陣列中平行的每個(gè)位線的4位數(shù)據(jù) 緩沖器中的每個(gè)中的各位比較。如果對(duì)于位線在4位狀態(tài)寄存器的各位和4 位數(shù)據(jù)緩沖器的各位之間存在匹配，則相應(yīng)的位線被激活。同時(shí)，4位狀態(tài) 寄存器601通過(guò)4位-8位電壓指針602轉(zhuǎn)換為8位DAC輸入，以在DAC 輸出端上產(chǎn)生i=l，2，...，15的級(jí)電壓Li的相應(yīng)的柵極編程電壓Pi。用于該電壓 級(jí)的柵極編程電壓脈沖通過(guò)高壓開關(guān)603被發(fā)送到選擇的字線。在對(duì)于所述 "狀態(tài)"的選擇的字線中位匹配的NVM單元被編程到閾值電壓級(jí)的附近。 在對(duì)期望的閾值電壓級(jí)的粗編程之后，位匹配單元用下限驗(yàn)證序列驗(yàn)證。 也就是說(shuō)，參考電壓被切換到在讀出放大器和位線開關(guān)塊613中匹配的NVM 單元的相應(yīng)單元的下限閾值電壓(在圖3中的316b、319b和320a),并且DAC 604的輸出電壓被切換到級(jí)"i"的柵極級(jí)電壓Li。對(duì)于讀出放大器電路和位 線開關(guān)塊613中的相應(yīng)位線，來(lái)自比較器317 (圖3)的輸出信號(hào)被饋送到復(fù) 合邏輯電路612。邏輯電路612的輸出被應(yīng)用，以激活沒有滿足闊值電壓增 加編程序列中的下限條件的位匹配單元的位線(用于增加閾值電壓的精細(xì)調(diào) 諧)。
當(dāng)字線中的所有位匹配單元滿足下限條件時(shí)，通過(guò)對(duì)讀出放大器和位線 開關(guān)塊613中的匹配的NVM單元的相應(yīng)單元，切換參考電壓到上限參考電 壓(在圖3中的316b、 319c和320b),接著對(duì)位匹配單元激活上限驗(yàn)證序列。 選擇的位線被提供有柵極級(jí)電壓L"對(duì)于讀出放大器電路和位線開關(guān)塊613 中的相應(yīng)位線，來(lái)自比較器317的輸出信號(hào)被饋入復(fù)合邏輯電路612。通過(guò) 施加閾值電壓降低編程序列(用于降低閾值電壓的精細(xì)調(diào)諧)，來(lái)自邏輯電路 612的輸出信號(hào)被應(yīng)用，以激活不滿足上限條件的那些位匹配單元的位線。
當(dāng)在字線中的所有位匹配單元滿足上限條件時(shí)，用于選4奪的級(jí)的編程完 成，并且4位狀態(tài)寄存器601由時(shí)鐘和計(jì)數(shù)器塊609觸發(fā)到下一個(gè)級(jí)。
如上所述的編程步驟被重復(fù)直到最后狀態(tài)(l,l，l，l)完成。該最后狀態(tài) (最高閾值電壓)不要求上限驗(yàn)證。在完成該最后狀態(tài)編程之后，4xN數(shù)據(jù) 位被存儲(chǔ)在選擇的字線的N個(gè)NVM單元的行中。
讀取模式
在從I/O塊610接收讀取指令和地址之后，NOR陣列620處于讀取模式。 對(duì)于讀取模式，4位狀態(tài)寄存器601從(O，O，O，O )開始并且由讀取時(shí)鐘被遞增 驅(qū)動(dòng)到(l，l，l，O)。通過(guò)4位-8位電壓指針602到DAC 604的輸入，來(lái)自DAC 604的輸出信號(hào)提供從S,到S，5的柵極階躍電壓。在讀出放大器和位線 塊613中，對(duì)于所有相應(yīng)位線的比較器317的輸入引線316b被切換到參考電 壓Vref (在圖3中的316b、 319a和318)。最初在塊611中的數(shù)據(jù)緩沖器中的 所有數(shù)據(jù)被預(yù)設(shè)為(l，U,l)的狀態(tài)的"全1"。比較器317的輸出信號(hào)被饋 入復(fù)合邏輯電路612。當(dāng)對(duì)應(yīng)的比較器的輸出信號(hào)響應(yīng)于從Si到Sw的階躍 電壓而從其初始狀態(tài)變化到相反狀態(tài)時(shí)，邏輯電路612在傳輸門(gate)上切 換以將"狀態(tài)位"從4位狀態(tài)寄存器601傳遞到對(duì)應(yīng)位線的數(shù)據(jù)緩沖器611 中。在與給定位線相關(guān)聯(lián)的數(shù)據(jù)緩沖器611被填充之后，邏輯狀態(tài)反饋以鎖 定數(shù)據(jù)緩沖器，以防止在隨后的順序步驟中重寫數(shù)據(jù)緩沖器。當(dāng)施加的字線 電壓在選擇的字線上從階躍電壓Sw切換到最后階躍電壓S,s時(shí)，(1,1,1,0)以 與其它狀態(tài)寫入數(shù)據(jù)緩沖器的相同方式被寫入數(shù)據(jù)緩沖器，而(l，l，l，l)的 邏輯狀態(tài)由(l,l,l，l)的預(yù)設(shè)值寫入并且由下列條件確定塊613中對(duì)應(yīng)位 線的比較器317的輸出信號(hào)從不響應(yīng)于所有階躍電壓Sp ...S,5改變其初始狀 態(tài)。在對(duì)選擇的字線的N個(gè)NVM單元的整個(gè)行完成階躍電壓的15個(gè)循環(huán)之 后，數(shù)據(jù)緩沖器塊611用4xN位數(shù)據(jù)填充。選擇的字線的NVM單元的行的 并行讀取提供了快速的讀取吞吐量。 自校準(zhǔn)
在從I/O和移位寄存器塊610接收自校準(zhǔn)指令之后，該設(shè)備處于自校準(zhǔn) 模式。在自校準(zhǔn)操作中，選擇的字線的NVM單元的行中的數(shù)據(jù)被讀取，并 且以大部分與讀取操作相同的方式存儲(chǔ)在數(shù)據(jù)緩沖器611中。代替如讀取操 作中的發(fā)送數(shù)據(jù)到1/0和移位寄存器塊610,下限序列的驗(yàn)證被激活。4位狀 態(tài)寄存器601從(O，O,O，O)狀態(tài)開始并且遞增達(dá)到(l,l，l，l)狀態(tài)。來(lái)自DAC 604的輸出信號(hào)產(chǎn)生對(duì)應(yīng)于來(lái)自4位寄存器601的數(shù)字信號(hào)的狀態(tài)的級(jí)電壓 Li。當(dāng)在4位數(shù)據(jù)緩沖器/寄存器601中的數(shù)據(jù)、匹配表示連接到選擇的字線 的某些單元中存儲(chǔ)的數(shù)據(jù)的塊611中的緩沖器中的狀態(tài)位時(shí)，每個(gè)這樣的單 元的位線被激活用于下限驗(yàn)證。如果位匹配NVM單元的閾值電壓在下限閾 值電壓之下，則精細(xì)調(diào)諧增加闞值電壓序列被施加以移動(dòng)位匹配NVM單元 的閾值電壓，直到它們的閾值電壓滿足下限條件。該過(guò)程與編程序列中的下 限驗(yàn)證和精細(xì)調(diào)諧過(guò)程完全相同。在完成對(duì)所有級(jí)的重新校準(zhǔn)之后，在NVM 單元中的數(shù)據(jù)被恢復(fù)。
NAND型NVM陣列NVM的框示意圖。NAND型NVM陣列配置有N個(gè)NAND串。每個(gè)NAND 串包括串聯(lián)連接的M個(gè)NVM單元。因此陣列中的字線從行R,至RM,其中 "M"是表示扇區(qū)720中的NAND串的單元的總數(shù)的整數(shù)，而"m"是由1 《m《M給定的整數(shù)。NAND串形成從d到Cn的列，其中N是存儲(chǔ)器扇區(qū) 720中的NAND串的數(shù)量，而"n"是由1《n《N給定的整數(shù)。每個(gè)NAND 串表示位線，并且連接到讀出放大器電路和位線開關(guān)塊713內(nèi)的讀出電路單 元。三個(gè)參考電壓從參考電壓產(chǎn)生器707中的分壓器被提供到讀出電路。產(chǎn) 生器707中的分壓器產(chǎn)生直接從讀取電壓源VoDR得到的參考電壓Vref、下限
參考電壓VrerAV和上限參考電壓VreffAV。接收來(lái)自字線地址寄存器和預(yù)
解碼器706的字線地址的行解碼器715的輸出信號(hào)被應(yīng)用，以通過(guò)高壓開關(guān) 703激活字線Rm。高壓開關(guān)703被用來(lái)連接選擇的字線Rm到數(shù)模轉(zhuǎn)換器 (DAC ) 704的輸出引線，該高壓開關(guān)703由來(lái)自電荷泵激和調(diào)整器電路708 的高壓源VDDH偏置用于編程和讀取。未選擇的字線經(jīng)由高壓開關(guān)703從電荷 泵激和調(diào)整器電路708連接到傳遞(passing)柵極電壓Vpass。甚至在最高編 程閾值電壓的情況下，被施加到未選擇字線的傳遞柵極電壓Vp咖必須足夠高 以沿著NAND串完全導(dǎo)通各NVM單元。
I/O和移位寄存器塊710接收并存儲(chǔ)指令到指令寄存器705、接收并存儲(chǔ) 字線地址到地址寄存器塊706，并且輸入要存儲(chǔ)的位數(shù)據(jù)，并且從數(shù)據(jù)緩沖 器711運(yùn)出讀取位數(shù)據(jù)。復(fù)合邏輯電路塊712從讀出電路和位線開關(guān)713接 收來(lái)自比較器(如圖3中的比較器317)的讀出信號(hào)、以及表示在4位狀態(tài) 寄存器701中的"4位狀態(tài)"的數(shù)字信號(hào)，以激活選4奪的用于編程、驗(yàn)證和 讀取的位線。4位狀態(tài)寄存器701提供表示在編程和讀取期間從(O,O,O，O )的 最小狀態(tài)到(l，l，l，l)的最大狀態(tài)的"狀態(tài)"的信號(hào)。4位狀態(tài)寄存器701通 過(guò)電壓指針702提供中心狀態(tài)參考電壓到DAC 704用于編程和驗(yàn)證，并且提 供4-位信息到數(shù)據(jù)緩沖器711中的4-位數(shù)據(jù)緩沖器用于讀取。來(lái)自時(shí)鐘和計(jì) 數(shù)器709的同步信號(hào)被應(yīng)用于操作的同步并且觸發(fā)4位狀態(tài)寄存器。
擦除模式
在從I/O塊710接收擦除指令和塊地址之后，NAND陣列720處于擦除 模式。Fowler-Nordheim (FN)隧道被應(yīng)用以擦除NAND NVM陣列720。對(duì) 于該擦除操作，NAND陣列可以以如本領(lǐng)域公知的扇區(qū)或頁(yè)模式操作。在NVM NAND陣列的扇區(qū)已經(jīng)被擦除之后，在扇區(qū)中的所有字線按頁(yè)驗(yàn)證序 列逐行被驗(yàn)證。該頁(yè)驗(yàn)證序列施加第 一柵極級(jí)電壓LQ到每個(gè)字線，而參考電 壓被切換到讀出放大器和位線開關(guān)塊713中的參考電壓(在圖3中的316b、 319a和318)。然后，選擇的字線的NVM單元的行(N個(gè)NVM單元的頁(yè)) 被驗(yàn)證和擦除以在期望的閾值電壓之下。 編程
在從I/O塊710接收編程指令和字線地址之后，NAND陣列處于編程模 式。對(duì)于編程，F(xiàn)owler-Nordheim( FN )隧道被應(yīng)用到選擇的字線的NAND NVM 單元的行。在NAND串上的未選擇的字線提供有要電連接到NAND串中的 未選擇的NVM單元的傳遞柵極電壓Vpass。該溝道Fowler-Nordheim ( FN )編 程方法包括通過(guò)改變施加的柵極電壓，將大遞增閾值電壓序列和小遞增闊 值電壓序列施加到每個(gè)存儲(chǔ)器單元的控制柵極。大遞增閾值電壓序列和小遞 增閾值電壓序列用于分別使大閾值電壓移動(dòng)和小鬮值電壓移動(dòng)。
在編程操作中，來(lái)自1/O塊710的位數(shù)據(jù)被并行加載到數(shù)據(jù)塊711中的4 xN數(shù)據(jù)緩沖器711。 4位狀態(tài)寄存器701從第一級(jí)(0,0,0,1)開始與編程步 驟同步地遞增直到最后狀態(tài)(l，l,l,l )。在該陣列中的每個(gè)位線唯一地與塊711 的相應(yīng)的4位數(shù)據(jù)緩沖器對(duì)齊。來(lái)自寄存器701的各狀態(tài)位接著與逐一對(duì)應(yīng) 于NAND陣列中的每個(gè)位線的4位數(shù)據(jù)緩沖器中的各位比較。對(duì)于第一編程 步驟，其數(shù)據(jù)緩沖器處于(O,O,O，O)狀態(tài)的相應(yīng)位線連接到NAND串的兩側(cè) 的正電壓，以產(chǎn)生用于防止閾值電壓向上移動(dòng)的自禁止字段(field)。接著， 大步長(zhǎng)溝道Fowler-Nordheim (FN)隧道編程序列被施加到選擇的字線和基 底。該編程的結(jié)果是除了具有相應(yīng)緩存數(shù)據(jù)(0,0,0,0)的那些外的NVM單 元的閾值電壓被移動(dòng)到第一閾值電壓級(jí)附近。
在對(duì)第 一級(jí)的第 一粗編程之后，在選擇的字線中除了具有相應(yīng)緩存數(shù)據(jù) (O,O，O，O )的那些外的所有NVM單元用下限驗(yàn)證序列驗(yàn)證。在驗(yàn)證之后不能 滿足下限條件的那些NVM單元提供有小遞增閾值電壓序列，直到下限條件 被滿足。接著，對(duì)編程的NVM單元施加上限驗(yàn)證序列。在上限驗(yàn)證不能夠 滿足上限條件之后的NVM單元提供有閾值電壓降低編程序列，以向下精細(xì) 移動(dòng)閾值電壓，直到上限條件被滿足。除了具有其相應(yīng)緩存保持?jǐn)?shù)據(jù)(O,O，O，O) 的那些外的、連接到選擇的字線的所有NVM單元的閾值電壓，在完成第一 步編程和驗(yàn)證之后處于第 一 電壓級(jí)的窗內(nèi)。移動(dòng)閾值電壓到第二級(jí)，連接到具有相應(yīng)緩存數(shù)據(jù)(O,O，O,l )和(o,o,o，o) 的選擇的字線的NVM單元被提供自禁止字段，用于在第二級(jí)編程期間防止 它們的閾值電壓級(jí)向上移動(dòng)。在繼與第一級(jí)編程相同的步驟之后，大遞增閾 值電壓序列將不具有對(duì)應(yīng)緩存數(shù)據(jù)(0,0,0,1 )和(0,0,0,0)的選擇的字線中的 編程單元移動(dòng)到第二電壓級(jí)的附近。具有高于第二級(jí)的閾值電壓的編程的單 元以如為第 一級(jí)編程描述的相同方式，#皮—瞼證和精細(xì)編程到第二級(jí)的窗內(nèi)。 按照在其相應(yīng)數(shù)據(jù)緩沖器中的其4-位數(shù)據(jù)，對(duì)于所有閾值電壓級(jí)和對(duì)于具有 其相應(yīng)閾值電壓級(jí)的單元，重復(fù)該過(guò)程。對(duì)于最高閾值電壓級(jí)，上限驗(yàn)證不 要求。在編程到最高閾值電壓級(jí)之后，在選擇的字線(即行)中的N個(gè)NVM 單元已經(jīng)按照在其相應(yīng)數(shù)據(jù)緩沖器中的4-位信息，被編程到其閾值電壓級(jí)。
讀取模式
在從I/O塊710接收讀取指令和地址之后，NAND陣列處于讀取模式。 對(duì)于讀取操作，4位狀態(tài)寄存器701以表示(0,0,0,0)的信號(hào)開始，并且與讀 取時(shí)鐘同步地產(chǎn)生遞增到(l，l,l，O)的信號(hào)。通過(guò)4位-8位電壓指針702, 來(lái)自DAC704的輸出信號(hào)提供從S,到S,5的柵極階躍電壓。在讀出放大器和 位線塊713中，所有相應(yīng)位線的到比較器(如圖3的比較器317)的輸入信 號(hào)被切換到參考電壓(如圖3所示，使用引線316b和318、和開關(guān)319a)。 最初將與位線相關(guān)聯(lián)的所有數(shù)據(jù)緩沖器預(yù)設(shè)為代表(l，l,l,l )的狀態(tài)的"全1"。
連接到位線的比較器317的輸出信號(hào)被饋入復(fù)合邏輯電路712。當(dāng)對(duì)應(yīng)的比 較器的輸出信號(hào)響應(yīng)于從Si到Siw的階躍電壓而從其初始狀態(tài)變化到相對(duì)狀 態(tài)時(shí)，邏輯電路712在傳輸門上切換以將"狀態(tài)位，，從4位狀態(tài)寄存器701 傳遞到對(duì)應(yīng)位線的數(shù)據(jù)緩沖器711中。在與位線相應(yīng)的每個(gè)數(shù)據(jù)緩沖器711 被填充之后，邏輯狀態(tài)反饋以鎖定每個(gè)填充的數(shù)據(jù)緩沖器711,以防止在隨 后的順序步驟重寫數(shù)據(jù)緩沖器。當(dāng)施加的字線電壓在選擇的字線上從階躍電 壓S!4切換到最后階躍電壓S,5時(shí)，(l，l，l,O)(以與對(duì)其它狀態(tài)的通常方式) 被寫入到連接到字線的剩余的未填充的數(shù)據(jù)緩沖器，而(l,l,l，l)的邏輯狀 態(tài)是預(yù)設(shè)值并且由下列條件確定對(duì)應(yīng)位線的比較器317的輸出信號(hào)從不響 應(yīng)于所有階躍電壓S，， ...S,s改變其初始狀態(tài)。在對(duì)選擇的字線的N個(gè)NVM 單元的整個(gè)行完成階躍電壓的15個(gè)循環(huán)之后，數(shù)據(jù)緩沖器塊填充有4xN位 數(shù)據(jù)。選擇的字線的NVM單元的行的并行讀取提供了快速的讀取吞吐量。 自校準(zhǔn)在從I/O和移位寄存器塊710接收自校準(zhǔn)指令之后，該設(shè)備處于自校準(zhǔn)
模式。在自校準(zhǔn)操作中，選擇的字線的NVM單元的行中的數(shù)據(jù)被讀取，并 且以與讀取操作中相同的方式存儲(chǔ)在數(shù)據(jù)緩沖器中。代替如讀取操作中的發(fā) 送數(shù)據(jù)到I/O和移位寄存器塊710,下限序列的驗(yàn)證被激活。4位狀態(tài)寄存器 701從(0,0,0,1 )狀態(tài)開始并且遞增達(dá)到(l,l，l,l )狀態(tài)。當(dāng)在選擇的字線中 的相應(yīng)單元的4位數(shù)據(jù)寄存器701匹配狀態(tài)位時(shí)，對(duì)下限驗(yàn)證激活所述位線。 選擇的位線被施加有來(lái)自DAC 704的輸出端的柵極級(jí)電壓Li，用于下限驗(yàn)證。 如果位匹配NVM單元的閾值電壓在下限閾值電壓之下，則精細(xì)調(diào)諧增加閾 值電壓序列被應(yīng)用，以移動(dòng)位匹配NVM單元的閾值電壓到閾值電壓窗內(nèi)。 該過(guò)程與編程序列中的下限驗(yàn)證完全相同。在完成對(duì)所有級(jí)的重新校準(zhǔn)之后， 在NVM單元中的數(shù)據(jù)被恢復(fù)。
盡管已經(jīng)描述了本發(fā)明的好幾個(gè)實(shí)施例，但是根據(jù)本公開，本發(fā)明的其 它實(shí)施例對(duì)于本領(lǐng)域技術(shù)人員將是顯而易見的。盡管本發(fā)明使用的非易失性 存儲(chǔ)器單元已經(jīng)被描述為使用浮置柵極晶體管來(lái)存儲(chǔ)被存儲(chǔ)在存儲(chǔ)器中的信 息，但是其它類型的非易失性存儲(chǔ)器(如在電介質(zhì)(如氧化硅、氮化硅和氧 化硅電介質(zhì)結(jié)構(gòu))上存儲(chǔ)電荷的存儲(chǔ)器)也可以被使用。
作為本發(fā)明的特征，在各闞值級(jí)之間的保護(hù)帶確保隨著存儲(chǔ)器單元老化， 盡管隨著時(shí)間閾值電壓移動(dòng)，但是該存儲(chǔ)器單元的闊值電壓仍描述存儲(chǔ)在存 儲(chǔ)器中的適合的二進(jìn)制字。這確保存儲(chǔ)器在長(zhǎng)的生命期滿足其規(guī)范。當(dāng)本發(fā) 明的系統(tǒng)在特定存儲(chǔ)器單元上運(yùn)行時(shí)，該特定存儲(chǔ)器單元已經(jīng)被循環(huán)很多次 使得該存儲(chǔ)器單元的閾值電壓已經(jīng)移動(dòng)，本發(fā)明的系統(tǒng)能夠檢測(cè)到該閾值電 壓的移動(dòng)，然后調(diào)整存儲(chǔ)在MOSFET溝道之上的浮置柵極上或電介質(zhì)上的電 荷量，以使存儲(chǔ)器單元的操作回到已經(jīng)為存儲(chǔ)在NVM單元上的數(shù)據(jù)的特定 值指派的窗內(nèi)。本發(fā)明基本上重新校準(zhǔn)所述存儲(chǔ)器單元，以使存儲(chǔ)器單元回 到電壓和電流的希望的操作范圍內(nèi)。出于此目的，本發(fā)明有時(shí)被分別稱作為
"自校準(zhǔn)"方法和結(jié)構(gòu)或使用"自校準(zhǔn)，，方法和結(jié)構(gòu)。按照本發(fā)明，在正常 條件下的存儲(chǔ)器單元的實(shí)際性能可以被調(diào)整，以使存儲(chǔ)器單元回到期望的規(guī) 范。因此，通過(guò)本發(fā)明的方法和結(jié)構(gòu)，使得通常因不符合規(guī)范而將被拒絕的 存儲(chǔ)器現(xiàn)在能夠回到規(guī)范。本發(fā)明確保在溝道區(qū)域之上的浮置柵極上或電介 質(zhì)上放置的電荷總是正確的量，以使閾值響應(yīng)回到期望的范圍內(nèi)。
本發(fā)明增加的優(yōu)點(diǎn)是可以用更高的精度控制對(duì)給定的閾值電壓能夠可接受地獲得的電流的范圍，由此比先前可能更大量的可檢測(cè)的電壓可以被存 儲(chǔ)在NVM單元。通過(guò)減少其間能夠識(shí)別給定的二進(jìn)制字的電流的范圍，更 多的二進(jìn)制字能夠被存儲(chǔ)在給定的非易失性存儲(chǔ)器單元上。因此，通過(guò)能夠
在NVM單元上添加或移除電荷、以對(duì)處于該閾值電壓的期望范圍內(nèi)的給定 的閾值電壓實(shí)現(xiàn)指定的輸出電流，能夠被存儲(chǔ)在給定的非易失性存儲(chǔ)器單元 上的數(shù)據(jù)級(jí)的數(shù)量能夠被增加。這增加了能夠被存儲(chǔ)在包含多個(gè)這種存儲(chǔ)器 單元的非易失性存儲(chǔ)器中的數(shù)據(jù)級(jí)的數(shù)量。
本發(fā)明的另一個(gè)優(yōu)點(diǎn)是通常將不符合規(guī)范的存儲(chǔ)器單元能夠被編程從而 使它們?cè)谠撘?guī)范內(nèi)。這減少了與非易失性存儲(chǔ)器相關(guān)聯(lián)的產(chǎn)量損失。按照本 發(fā)明的方法和結(jié)構(gòu)，能夠被編程來(lái)使輸出電流在給定的閾值電壓的期望范圍 內(nèi)的每個(gè)非易失性存儲(chǔ)器能夠被恢復(fù)到操作條件。因此，在本發(fā)明的一個(gè)實(shí) 施例中，在這樣的單元的陣列中的每個(gè)非易失性存儲(chǔ)器單元利用標(biāo)準(zhǔn)算法編 程。然而，在每個(gè)單元已經(jīng)被編程之后，編程所述單元的指定閾值電壓的輸 出電流被測(cè)量，并且已經(jīng)放置在浮置柵極上或電介質(zhì)中的電荷量被增加或減 少，以使輸出電流在指定閾值電壓的期望范圍內(nèi)。這意味著如果單元具有薄 的氧化物、因此具有比對(duì)被放置在所述結(jié)構(gòu)上的給定電荷量通常將期望的更 多的電流，則在浮置柵極上的電荷量能夠被增加由此減少所述電流。另一方 面，如果所述輸出電流對(duì)于給定電荷太低，則電荷量能夠被減少?gòu)亩黾悠?望電壓的輸出電流。因此，包含這些單元的存儲(chǔ)器陣列能夠被補(bǔ)救并且將不 會(huì)因?yàn)楸憩F(xiàn)不符合規(guī)范而被丟棄。這導(dǎo)致更高的產(chǎn)量和更低的成本。該結(jié)構(gòu) 因此是自適應(yīng)和自校準(zhǔn)的，因?yàn)榧词乖搯卧谕ǔＧ樾蜗聦⒉环弦?guī)范，每 個(gè)單元也能夠被適配于按照規(guī)范執(zhí)行。
按照本發(fā)明的單元的重新編程是快速的。花費(fèi)大約一毫秒對(duì)單元重新編 程以使該單元的閾值級(jí)處于期望范圍內(nèi)。至多，將花費(fèi)10毫秒編程4K存儲(chǔ) 器單元。這意味著4兆單元存儲(chǔ)器能夠在大約百分之一秒(0.01秒)內(nèi)被編 程。這是快速的。二十兆比特或兩兆字節(jié)存儲(chǔ)器4皮估計(jì)為可在一秒或小于一 秒內(nèi)^皮編禾呈。
總而言之，公開了非易失性存儲(chǔ)器的自適應(yīng)和自校準(zhǔn)的方法和結(jié)構(gòu)。該 自適應(yīng)和自校準(zhǔn)的方法和結(jié)構(gòu)能夠在NOR型和NAND型的快閃存儲(chǔ)器內(nèi)實(shí) 現(xiàn)。該自適應(yīng)和自校準(zhǔn)的方法和結(jié)構(gòu)顯著增加多級(jí)單元非易失性存儲(chǔ)器的容 量和可靠性。
權(quán)利要求
1.一種調(diào)整非易失性存儲(chǔ)器單元的閾值電壓的方法，該非易失性存儲(chǔ)器單元具有浮置柵極或電介質(zhì)、和控制柵極，該浮置柵極或電介質(zhì)用于電荷的接收和存儲(chǔ)以改變?cè)搯卧拈撝惦妷?，并且該控制柵極用于電壓的接收，以當(dāng)該控制柵極上的電壓等于或超過(guò)該單元的選擇的閾值電壓時(shí)導(dǎo)通該單元，該方法包括將與選擇的閾值電壓相對(duì)應(yīng)的選擇的電荷放置在所述浮置柵極或電介質(zhì)上；在電荷已經(jīng)放置在所述浮置柵極或電介質(zhì)上、并且與所述選擇的閾值電壓相對(duì)應(yīng)的電壓已經(jīng)被施加到所述控制柵極之后，測(cè)量來(lái)自該存儲(chǔ)器單元的電流，該電荷被認(rèn)為響應(yīng)于施加到所述控制柵極的選擇的閾值電壓，允許單元導(dǎo)通；比較測(cè)量的電流與下述電流，當(dāng)與期望的閾值電壓相對(duì)應(yīng)的電壓被施加到所述非易失性存儲(chǔ)器單元的控制柵極時(shí)，該電流應(yīng)該流動(dòng)；以及如果測(cè)量的電流在下述電流的范圍外，當(dāng)指定的閾值電壓被施加到所述控制柵極時(shí)，該電流應(yīng)該從存儲(chǔ)器單元流動(dòng)，則調(diào)整在浮置柵極或電介質(zhì)上的電荷，以將所述電流置于正施加到所述控制柵極的選擇的閾值電壓的期望范圍內(nèi)。
2. 如權(quán)利要求1所述的方法，其中所述浮置柵極上的電荷的調(diào)整包括 在所述浮置柵極上放置附加的電荷，以使來(lái)自所述非易失性存儲(chǔ)器單元的輸出電流在與選擇的閾值電壓相關(guān)聯(lián)的容限帶內(nèi)。
3. 如權(quán)利要求1所述的方法，其中所述浮置柵極上的電荷的重新調(diào)整包括減少在所述浮置柵極上的電荷，以使來(lái)自所述非易失性存儲(chǔ)器單元的輸 出電流在與選擇的閾值電壓相關(guān)聯(lián)的容限帶內(nèi)。
4. 一種用于調(diào)整非易失性存儲(chǔ)器單元的閾值電壓的結(jié)構(gòu)，該非易失性存 儲(chǔ)器單元具有浮置柵極或電介質(zhì)、和控制柵極，該浮置柵極或電介質(zhì)用于電 荷的接收和存儲(chǔ)以改變單元的閾值電壓，該控制柵極用于電壓的接收，以當(dāng) 該控制柵極上的電壓等于或超過(guò)該單元的選擇的閾值電壓時(shí)導(dǎo)通該單元，該 結(jié)構(gòu)包括用于將與選擇的閾值電壓相對(duì)應(yīng)的選擇的電荷放置在所述浮置柵極或電 介質(zhì)上的裝置；用于在電荷已經(jīng)放置在所述浮置柵極或電介質(zhì)上、并且與所述選擇的閾 值電壓相對(duì)應(yīng)的電壓已經(jīng)被施加到所述控制柵極之后、測(cè)量來(lái)自該存儲(chǔ)器單 元的電流的裝置，該電荷被認(rèn)為響應(yīng)于施加到所述控制柵極的選擇的閾值電壓，允許單元導(dǎo)通；用于比較測(cè)量的電流與下述電流的裝置，當(dāng)與期望的閾值電壓相對(duì)應(yīng)的 電壓被施加到所述非易失性存儲(chǔ)器單元的控制柵極時(shí)，該電流應(yīng)該流動(dòng)；以 及用于如果測(cè)量的電流在下述電流的范圍外、則調(diào)整在浮置柵極或電介質(zhì) 上的電荷，以使所述電流置于正被施加到所述控制柵極的選擇的閾值電壓的 期望范圍內(nèi)的裝置，當(dāng)指定的閾值電壓被施加到所述控制柵極時(shí)，所述電流 應(yīng)該^人存4諸器單元流動(dòng)。
5. 如權(quán)利要求4所述的結(jié)構(gòu)，其中用于調(diào)整所述浮置柵極上的電荷的裝 置包括用于在所述浮置柵極或電介質(zhì)上放置附加的電荷、以使來(lái)自所述非易失 性存儲(chǔ)器單元的輸出電流在與選擇的閾值電壓相關(guān)聯(lián)的容限帶內(nèi)的裝置。
6. 如權(quán)利要求4所述的結(jié)構(gòu)，其中用于調(diào)整所述浮置柵極上的電荷的裝 置包括用于減少在所述浮置柵極或電介質(zhì)上的電荷、以使來(lái)自所述非易失性存 儲(chǔ)器單元的輸出電流在與選擇的閾值電壓相關(guān)聯(lián)的容限帶內(nèi)的裝置。
7. —種結(jié)構(gòu)，包括非易失性存儲(chǔ)器單元的陣列，每個(gè)非易失性存儲(chǔ)器單元具有浮置柵極或 電介質(zhì)、和控制柵極，該浮置柵極或電介質(zhì)用于電荷的接收和存儲(chǔ)以控制該 單元的閾值電壓，并且該控制柵極用于電壓的接收，以當(dāng)該控制柵極上的電 壓等于或超過(guò)該單元的選擇的閾值電壓時(shí)導(dǎo)通該單元；用于在與所述陣列中的每個(gè)存儲(chǔ)器單元相關(guān)聯(lián)的所述浮置柵極或電介質(zhì)上放置選擇的數(shù)量的電荷中的任一的裝置，每個(gè)電荷與選擇的閾值電壓相對(duì) 應(yīng)；用于在電荷已經(jīng)放置在所述浮置柵極或電介質(zhì)上、并且與所述選擇的閾 值電壓相對(duì)應(yīng)的電壓已經(jīng)被施加到所迷控制柵極之后、測(cè)量來(lái)自每個(gè)存儲(chǔ)器單元的電流的裝置，該電荷被認(rèn)為響應(yīng)于施加到所述控制柵極的所述選擇的閾值電壓，允許單元導(dǎo)通；用于比較測(cè)量的電流與下述電流的裝置，當(dāng)與所述期望的閾值電壓相對(duì)應(yīng)的電壓被施加到每個(gè)非易失性存儲(chǔ)器單元的控制柵極時(shí)，該電流應(yīng)該流動(dòng)； 以及用于如果測(cè)量的電流在下述電流的范圍外、則調(diào)整在每個(gè)存儲(chǔ)器單元的 浮置柵極或電介質(zhì)上的電荷，以使所述電流置于正被施加到所述控制柵極的 選擇的閾值電壓的期望范圍內(nèi)的裝置，當(dāng)指定的閾值電壓被施加到所述控制 柵極時(shí)，該電流應(yīng)該從存儲(chǔ)器單元流動(dòng)。
8. 如權(quán)利要求7所述的結(jié)構(gòu)，其中用于調(diào)整所述浮置柵極上的電荷的裝 置包括用于在所述浮置柵極或電介質(zhì)上放置附加的電荷、以使來(lái)自所述非易失 性存儲(chǔ)器單元的輸出電流在與選擇的閾值電壓相關(guān)聯(lián)的容限帶內(nèi)的裝置。
9. 如權(quán)利要求7所述的結(jié)構(gòu)，其中用于調(diào)整所述浮置柵極上的電荷的裝 置包括用于減少在所述浮置柵極或電介質(zhì)上的電荷、以使來(lái)自所述非易失性存 儲(chǔ)器單元的輸出電流在與選擇的閾值電壓相關(guān)聯(lián)的容限帶內(nèi)的裝置。
10. 如權(quán)利要求7所述的結(jié)構(gòu)，還包括用于如果所述一個(gè)或多個(gè)非易失性存儲(chǔ)器單元的閾值電壓降低到最小期 望值以下、則在所述陣列中的一個(gè)或多個(gè)非易失性存儲(chǔ)器單元的所述浮置柵 極或電介質(zhì)上添加電荷的裝置。
11. 一種結(jié)構(gòu)，包括以M行和N列排列的非易失性存儲(chǔ)器單元的陣列，所述陣列中的每個(gè)單 元能夠存儲(chǔ)多個(gè)不同電荷中的任何一個(gè)；電壓源，用于按順序?qū)⒍鄠€(gè)選擇的電壓施加到行m,其中m是由1《m 《M給定的整數(shù)，由此在與所述行連接的非易失性存儲(chǔ)器單元的選擇的一個(gè) 上存儲(chǔ)不同幅度的電荷；邏輯電路，用于防止在施加低的電壓到行m期間已經(jīng)存儲(chǔ)期望的電荷的 那些非易失性存儲(chǔ)器單元、在較高電壓被施加到行m時(shí)使這樣存儲(chǔ)的電荷被 改變；以及電路，用于如果出于任何原因在這些一個(gè)或多個(gè)存儲(chǔ)器單元上的電荷被減少時(shí)，在與行m相關(guān)聯(lián)的一個(gè)或多個(gè)存儲(chǔ)器單元上恢復(fù)期望的電荷。 12.如權(quán)利要求11所述的結(jié)構(gòu)，還包括一種裝置，用于使所述電壓源最初施加第一幅度的電壓增量到行m，并 且一旦在一個(gè)或多個(gè)選擇的非易失性存儲(chǔ)器單元中存儲(chǔ)的電荷達(dá)到某個(gè)幅 度，就施加第二幅度的電壓增量到行m,直到在一個(gè)或多個(gè)選擇的非易失性 存儲(chǔ)器單元上獲得期望的電荷，所述第二幅度小于所述第一幅度。
全文摘要
一種調(diào)整非易失性存儲(chǔ)器單元的閾值電壓的方法，包括將與選擇的閾值電壓相應(yīng)的選擇的電荷放置在浮置柵極或電介質(zhì)上；在電荷已經(jīng)放置在浮置柵極或電介質(zhì)上、并且與選擇的閾值電壓相應(yīng)的電壓已經(jīng)被施加到控制柵極之后，測(cè)量來(lái)自該存儲(chǔ)器單元的電流，該電荷被認(rèn)為響應(yīng)于施加到控制柵極的選擇的閾值電壓，允許單元導(dǎo)通；比較測(cè)量的電流與下述電流，當(dāng)與期望的閾值電壓相對(duì)應(yīng)的電壓被施加到非易失性存儲(chǔ)器單元的控制柵極時(shí)，該電流應(yīng)該流動(dòng)；以及如果測(cè)量的電流在下述電流的范圍外，當(dāng)指定閾值電壓被施加到控制柵極時(shí)，該電流應(yīng)該從存儲(chǔ)器單元流動(dòng)，則調(diào)整在浮置柵極或電介質(zhì)上的電荷，以將電流置于正施加到控制柵極的選擇的閾值電壓的期望范圍內(nèi)。
文檔編號(hào)G11C16/30GK101290802SQ20081008844
公開日2008年10月22日 申請(qǐng)日期2008年3月31日 優(yōu)先權(quán)日2007年3月29日
發(fā)明者力 王 申請(qǐng)人:弗拉什西利康股份有限公司