專利名稱：具有改進(jìn)的部分頁編程能力的非易失性存儲器和控制的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及例如電可擦可編程只讀存儲器(EEPROM)和快閃EEPROM的非易失性半導(dǎo)體存儲器，且特定來說涉及具有改進(jìn)的部分頁編程能力的非易失性半導(dǎo)體存儲器。
背景技術(shù)：
能夠進(jìn)行電荷的非易失性存儲的固態(tài)存儲器，尤其是封裝成較小的形狀因數(shù)(formfactor)卡的EEPROM和快閃EEPROM的形式的固態(tài)存儲器，目前已經(jīng)變成多種移動和手持設(shè)備、特別是信息家電和消費型電子產(chǎn)品中選擇的存儲器。嵌入式與具有可拆卸卡的形式的快閃存儲器由于其小尺寸、低功耗、高速和高可靠性特征而理想地適用于移動和手持環(huán)境中。
EEPROM利用在場效晶體管結(jié)構(gòu)中位于一半導(dǎo)體襯底中源極區(qū)與漏極區(qū)之間的溝道區(qū)上的浮動(未連接)導(dǎo)電柵。然后在所述浮動?xùn)派咸峁┮豢刂茤?。晶體管的閾值電壓特性由浮動?xùn)派媳Ａ舻碾姾闪靠刂?。也就是說，對于浮動?xùn)派系慕o定電平的電荷，具有在晶體管“開啟”之前必須施加到控制柵的對應(yīng)電壓(閾值)以允許其源極區(qū)與漏極區(qū)之間的導(dǎo)通。
浮動?xùn)趴杀３忠浑姾煞秶?，因此可被編程為閾值電壓窗?nèi)的任意閾值電壓電平。閾值電壓窗的尺寸由器件的最小和最大閾值電平劃定界限，所述最小和最大閾值電壓又對應(yīng)于可編程到浮動?xùn)派系碾姾傻姆秶?。閾值窗一般取決于存儲器器件的特性、操作條件和記錄而定。窗內(nèi)的每一獨特的、可分辨的閾值電壓電平范圍原則上可用于指定單元的明確的存儲器狀態(tài)。
通常通過兩種機制中的一種將用作存儲單元的晶體管編程為“已編程”的狀態(tài)。在“熱電子注入”中，施加到漏極的高電壓加速了通過襯底溝道區(qū)的電子。同時，施加到控制柵的高電壓將熱電子牽拉穿過一薄的柵極電介質(zhì)而到達(dá)浮動?xùn)派?。在“隧穿注?tunneling injection)”中，相對于襯底將一高電壓施加到控制柵。這樣，電子從襯底被牽拉到插入的浮動?xùn)拧?br> 存儲器件可通過許多機制來擦除。對于EEPROM，通過相對于控制柵將一高電壓施加到襯底以誘導(dǎo)浮動?xùn)胖械碾娮铀泶┮槐⊙趸锒竭_(dá)襯底溝道區(qū)(即，F(xiàn)owler-Nordheim隧穿)，存儲單元可電擦除。通常，EEPROM可逐字節(jié)地擦除。對于快閃EEPROM，存儲器可同時電擦除所有區(qū)塊或每次電擦除一個或一個以上區(qū)塊，其中一個區(qū)塊可由512個字節(jié)或更多存儲器組成。
非易失性存儲器單元的實例存儲器件通常包括一個或一個以上可安裝在卡上的存儲器芯片。每一存儲器芯片包括由外圍電路(例如解碼器以及擦除、寫入和讀取電路)支持的存儲器單元的陣列。更復(fù)雜的存儲器件還帶有執(zhí)行智能和較高級的存儲器操作和接口連接的控制器。目前使用的有許多商業(yè)上成功的非易失性固態(tài)存儲器器件。這些存儲器器件可使用不同類型的存儲器單元，每一類型都具有一個或一個以上存儲元件。
圖1A至圖1E示意性說明非易失性存儲器單元的不同實例。
圖1A示意性說明具有用于存儲電荷的浮動?xùn)诺腅EPROM單元形式的非易失性存儲器。電可擦可編程只讀存儲器(EEPROM)具有類似于EPROM的結(jié)構(gòu)，但額外提供一種機制，用于在不需要曝露至UV輻射的情況下在施加適當(dāng)電壓下從其浮動?xùn)烹娸d入和移除電荷。在美國專利第5,595,924號中給出制造這些存儲器的這些單元和方法的實例。
圖1B示意性說明具有一選擇柵和一控制或?qū)б龞诺目扉WEEPROM單元。存儲器單元10具有一位于源極14與漏極16擴散部分之間的“分溝道(split-channel)”12。由串聯(lián)的兩個晶體管T1和T2有效地形成一單元。T1用作存儲器晶體管，其具有浮動?xùn)?0和控制柵30。浮動?xùn)拍軌虼鎯蛇x量的電荷?？闪鬟^溝道的T1部分的電流量取決于控制柵30上的電壓和駐存在介入浮動?xùn)?0上的電荷量。T2用作具有選擇柵40的選擇晶體管。當(dāng)T2由選擇柵40處的電壓開啟時，其允許溝道的T1部分中的電流在源極與漏極之間通過。選擇晶體管提供沿著源極-漏極溝道的獨立于控制柵處的電壓的切換。一個優(yōu)點是其可用于關(guān)斷那些由于其浮動?xùn)盘幍碾姾珊谋M(正)而在零控制柵電壓下仍然導(dǎo)通的單元。另一優(yōu)點是其允許源極側(cè)注入編程更容易實施。
分溝道存儲器單元的一個簡單的實施例是選擇柵與控制柵連接到相同的字線，如圖1B中虛線示意性指示。這是通過將一電荷存儲元件(浮動?xùn)?定位在溝道的一個部分上并將一控制柵結(jié)構(gòu)(字線的一部分)定位在另一溝道部分上以及所述電荷存儲元件上來完成。這有效地形成具有串聯(lián)的兩個晶體管的單元，其中具有電荷存儲元件上的電荷量與字線上的電壓的組合的一個晶體管(存儲器晶體管)控制可流過其溝道的部分的電流量，且單獨具有字線的另一晶體管(選擇晶體管)用作其柵極。在美國專利第5,070,032號、第5,095,344號、第5,315,541號、第5,343,063號和第5,661,053號中給出這些單元的實例、它們在存儲器系統(tǒng)中的使用和它們的制造方法。
圖1B中展示的分溝道單元的更精細(xì)的實施例是選擇柵與控制柵是獨立的且沒有由其之間的虛線連接的情況。一種實施方案是將在一單元陣列中的一列控制柵連接到垂直于字線而行進(jìn)的控制(或?qū)б?線。其作用是在讀取或編程選定單元時使字線不必同時執(zhí)行兩種功能。這兩種功能是(1)用作選擇晶體管的柵極，因此需要適當(dāng)?shù)碾妷簛黹_啟和關(guān)斷選擇晶體管；和(2)通過耦合在字線與電荷存儲元件之間的電場(電容性)將電荷存儲元件的電壓驅(qū)動到所需電平。常難以用單個電壓以最佳方式執(zhí)行這兩種功能。通過控制柵與選擇柵的單獨控制，字線僅需要執(zhí)行功能(1)，而添加的控制線執(zhí)行功能(2)。這種能力允許設(shè)計較高性能的編程，其中編程電壓適合目標(biāo)數(shù)據(jù)。例如在美國專利第5,313,421號和第6,222,762號中描述在快閃EEPROM陣列中使用獨立的控制(或?qū)б?柵。
圖1C示意性說明具有雙浮動?xùn)藕酮毩⒌倪x擇與控制柵的另一快閃EEPROM單元。除了有效地具有串聯(lián)的三個晶體管之外，存儲器單元10類似于圖1B的存儲器單元。在這種類型的單元中，兩個存儲元件(即，T1-左和T1-右的存儲元件)包括在源極與漏極擴散部分之間的單元的溝道上，其之間具有選擇晶體管T1。存儲器晶體管分別具有浮動?xùn)?0與20′，和控制柵30與30′。選擇晶體管T2由選擇柵40控制。在任意時間，僅存取所述成對存儲晶體管中的一個以用于讀取或?qū)懭?。?dāng)存取存儲單元T1-左時，T2與T1-右開啟以允許溝道的T1-左的部分中的電流在源極與漏極之間通過。類似地，當(dāng)存取存儲單元T1-右時，T2和T1-左開啟。通過使選擇柵多晶硅的一部分緊密接近浮動?xùn)挪⒁粚嵸|(zhì)上為正的電壓(例如20V)施加到選擇柵以使得存儲在浮動?xùn)艃?nèi)的電子可隧穿到選擇柵多晶硅來實現(xiàn)擦除。
圖1D示意性說明組織成NAND單元的一串存儲器單元。NAND單元50由一系列由其源極和漏極菊鏈(daisy-chain)的存儲器晶體管M1、M2、...、Mn(n＝4，8，16或更大)組成。一對選擇晶體管S1、S2控制所述存儲晶體管鏈通過NAND單元的源極端子54和漏極端子56與外部的連接。在一存儲器陣列中，當(dāng)源極選擇晶體管S1開啟時，源極端子耦合到一源極線。類似地，當(dāng)漏極選擇晶體管S2開啟時，NAND單元的漏極端子耦合到存儲器陣列的位線。鏈中的每一存儲器晶體管具有一電荷存儲元件以存儲給定量的電荷以便表示希望的存儲器狀態(tài)。每一存儲晶體管的控制柵提供對讀取和寫入操作的控制。選擇晶體管S1、S2中的每一者的控制柵提供分別通過NAND單元的源極端子54和漏極端子56對NAND單元的控制存取。
當(dāng)編程期間讀取和校驗一NAND單元內(nèi)的已定址的存儲器晶體管時，向其控制柵供應(yīng)適當(dāng)電壓。同時，通過在其控制柵上施加足夠電壓而使NAND單元50中的剩余的未定址的存儲器晶體管完全開啟。這樣，從個別存儲器晶體管的源極到NAND單元的源極端子54有效地建立了導(dǎo)通路徑，同樣對于個別存儲晶體管的漏極到單元的漏極端子56也是如此。在美國專利第5,570,315號、第5,903,495號、第6,046,935號中描述具有這些NAND單元結(jié)構(gòu)的存儲器器件。
圖1E示意性說明具有用于存儲電荷的介電層的非易失性存儲器。代替上述的導(dǎo)通浮動?xùn)旁殡妼拥姆指魠^(qū)域用作電荷存儲元件。在2000年11月Eitan等人在IEEEElectron Device Letters第21卷第11號第543-545頁的“NROMA Novel Localized Trapping，2-Bit Nonvolatile Memory Cell”中描述了利用介電存儲元件的這些存儲器器件。ONO介電層延伸越過源極與漏極擴散部分之間的溝道。用于一個數(shù)據(jù)位的電荷停留在鄰近漏極的介電層中，且用于另一數(shù)據(jù)位的電荷停留在鄰近源極的介電層中。舉例來說，美國專利第5,768,192號和第6,011,725號揭示了具有夾在兩個二氧化硅層之間的捕集電介質(zhì)(trapping dielectric)的非易失性存儲器單元。通過單獨讀取所述電介質(zhì)內(nèi)的空間上分離的電荷存儲區(qū)來實施多狀態(tài)數(shù)據(jù)存儲。
存儲器陣列存儲器陣列通常含有配置成行與列且可通過字線和位線定址的二維存儲器單元陣列。所述陣列可根據(jù)NOR型或NAND型架構(gòu)而形成。
NOR陣列圖2說明NOR存儲器單元陣列的實例。已用圖1B或圖1C中所說明類型的單元來實施具有NOR型架構(gòu)的存儲器器件。每一行存儲器單元通過其源極和漏極以菊鏈方式連接。有時將這種設(shè)計稱為虛擬接地(virtual ground)設(shè)計。每一存儲器單元10具有源極14、漏極16、控制柵30和選擇柵40。一行中的單元的選擇柵連接到字線42。一列中的單元的源極和漏極分別連接到選定的位線34和36。在存儲單元的控制柵和選擇柵獨立受控的某些實施例中，導(dǎo)引線36還連接一列中的單元的控制柵。
許多快閃EEPROM器件是用存儲器單元來實施，其中每一存儲器單元由其連接在一起的控制柵與選擇柵形成。在這種情況下，不需要導(dǎo)引線，且一字線僅連接單元的沿每一行的所有控制柵和選擇柵。在美國專利第5,172,338號和第5,418,752號中揭示這些設(shè)計的實例。在這些設(shè)計中，字線本質(zhì)上執(zhí)行兩種功能行選擇和將控制柵電壓供應(yīng)到行中的所有單元以用于讀取或編程。
NAND陣列圖3說明例如圖1D中所示的NAND存儲器單元陣列的實例。沿著每一列NAND單元，一位線耦合到每一NAND單元的漏極端子56。沿著每一行NAND單元，一源極線可連接其所有源極端子54。沿著一行的NAND單元的控制柵也連接到一系列的對應(yīng)字線。通過經(jīng)由連接的字線對其控制柵使用適當(dāng)電壓開啟成對的選擇晶體管(見圖1D)可定址一整行NAND單元。當(dāng)讀取一NAND單元的鏈內(nèi)的存儲器晶體管時，所述鏈中的剩余存儲器晶體管經(jīng)由其關(guān)聯(lián)的字線而硬開啟，使得流過所述鏈的電流本質(zhì)上取決于正讀取的單元中存儲的電荷的電平。在美國專利第5,570,315號、第5,774,397號和第6,046,935號中可找到NAND架構(gòu)陣列的實例及其作為存儲器系統(tǒng)的部分的操作。
區(qū)塊擦除電荷存儲的存儲器器件的編程僅可導(dǎo)致對其電荷存儲元件添加更多電荷。因此，在編程操作之前，必須移除(或擦除)電荷存儲元件中的現(xiàn)有電荷。提供擦除電路(未圖示)以擦除存儲器單元中的一個或一個以上區(qū)塊。在對整個單元陣列或陣列的單元的重要群組一起電擦除(即，在一快閃中)時，將例如EEPROM的非易失性存儲器稱為“快閃”EEPROM。一旦被擦除，那么可對單元的群組重新編程?？梢黄鸩脸膯卧航M可由一個或一個以上可定址擦除單元組成。擦除單元或區(qū)塊通常存儲一頁或一頁以上的數(shù)據(jù)，所述頁是編程和讀取的單位，盡管在單一操作中可編程或讀取多于一頁。每一頁通常存儲一個或一個以上扇區(qū)的數(shù)據(jù)，所述扇區(qū)的尺寸由主機系統(tǒng)界定。一實例是遵循以磁盤驅(qū)動器建立的標(biāo)準(zhǔn)的具有512個字節(jié)用戶數(shù)據(jù)的扇區(qū)，加上一定數(shù)目字節(jié)的關(guān)于用戶數(shù)據(jù)和/或其存儲的區(qū)塊的耗用信息。
讀取/寫入電路在一般的雙態(tài)EEPROM單元中，建立至少一個斷點電平以將導(dǎo)通窗劃分為兩個區(qū)域。通常使用“電流”感測或“電壓”感測來確定單元相對于斷點的狀態(tài)。使用電流感測時，通過施加預(yù)定的固定電壓到其柵極、源極和漏極來讀取單元，并將所得電流與一絕對值比較或與從一類似單元獲得的值比較，所述類似單元的閾值已有意地設(shè)置成兩個極端狀態(tài)之間的一中間值。如果電流讀取值高于斷點電平的值，就將所述單元確定為處于一個邏輯狀態(tài)(例如“零”狀態(tài))。另一方面，如果電流小于斷點電平的值，就將所述單元確定為處于另一邏輯狀態(tài)(例如“一”狀態(tài))。因此，這種雙態(tài)單元存儲一位的數(shù)字信息。常提供可外部編程的參考電流源作為存儲器系統(tǒng)的一部分，以產(chǎn)生斷點電平電流。
為增加存儲器容量，隨著半導(dǎo)體技術(shù)狀態(tài)的發(fā)展，將快閃EEPROM器件制造為具有越來越高的密度。增加存儲容量的另一方法是使每一存儲器單元存儲多于兩種狀態(tài)。
對于多狀態(tài)或多電平EEPROM存儲器單元，通過多于一個斷點將導(dǎo)通窗劃分為多于兩個區(qū)域，使得每一單元能夠存儲多于一位的數(shù)據(jù)。因此一給定的EEPROM陣列可存儲的信息隨著每一單元可存儲的狀態(tài)的數(shù)目的增加而增加。在美國專利第5,172,338號中已描述具有多狀態(tài)或多電平存儲器單元的EEPROM或快閃EEPROM。
在實踐中，通常通過感測當(dāng)將一讀取電平施加到控制柵時越過單元的源極和漏極電極的導(dǎo)通電流來讀取單元的存儲狀態(tài)。因此，對于單元的浮動?xùn)派系拿恳唤o定電荷，可檢測對應(yīng)的相對于固定基準(zhǔn)控制柵電壓的導(dǎo)通電流。類似地，可編程到浮動?xùn)派系碾姾傻姆秶缍ㄒ粚?yīng)的閾值電壓窗或?qū)?yīng)的導(dǎo)通電流窗。
或者，代替檢測已劃分的電流窗中的導(dǎo)通電流(電流感測)，可在控制柵處設(shè)置被測給定存儲器狀態(tài)的閾值電壓，并檢測導(dǎo)通電流是否低于或高于一閾值電流(電壓感測)。在一個實施方案中，通過檢查導(dǎo)通電流通過位線的電容放電的速率來完成導(dǎo)通電流相對于一閾值電流的檢測，如果單元被編程(相對于柵極電壓的一較高閾值)，那么放電電流將很小，使得位線的相對大的電容將不會顯著放電，且讀出放大器將返回“0”狀態(tài)。
美國專利第4,357,685號揭示對雙態(tài)EPROM編程的方法，其中當(dāng)一單元被編程為一給定狀態(tài)時，每次將增加電荷添加到浮動?xùn)艜r其經(jīng)受連續(xù)的編程電壓脈沖。在脈沖之間，讀回或校驗所述單元以確定其相對于斷點電平的源極-漏極電流。當(dāng)電流狀態(tài)經(jīng)校驗為達(dá)到所需狀態(tài)時，編程停止。所使用的編程脈沖列可具有增加的周期或振幅。
現(xiàn)有技術(shù)的編程電路僅施加編程脈沖以從擦除或接地狀態(tài)逐步通過閾值窗，直到達(dá)到目標(biāo)狀態(tài)。實踐中，考慮足夠的分辨率，每一經(jīng)劃分或劃出界限的區(qū)域?qū)⑿枰獧M穿至少約五個編程步驟。性能對于雙態(tài)存儲器單元是可接受的。然而，對于多狀態(tài)單元，所需步驟的數(shù)目隨著劃分的數(shù)目的增加而增加，因此編程精度或解析度必須增加。舉例來說，16態(tài)的單元可能平均需要至少40個編程脈沖來編程為目標(biāo)狀態(tài)。
存儲器陣列100可通過讀取/寫入電路經(jīng)由行解碼器和列解碼器來存取。如圖2和圖3所示，存儲器陣列100中的存儲器單元的存儲器晶體管可經(jīng)由一組選定的字線和位線來定址。行解碼器選擇一個或一個以上字線且列解碼器選擇一個或一個以上位線，以便將適當(dāng)電壓施加到已定址的存儲器晶體管的各自柵極。提供讀取/寫入電路以讀取或?qū)懭?編程)已定址的存儲器晶體管的存儲器狀態(tài)。讀取/寫入電路包括許多讀取/寫入模塊，所述模塊可經(jīng)由位線連接到陣列中的存儲器元件。
在讀取或校驗期間，讀出放大器確定流過經(jīng)由選定的位線而連接的已定址存儲器晶體管的漏極的電流。所述電流取決于存儲在所述存儲器晶體管中的電荷及其控制柵電壓。舉例來說，在一多狀態(tài)EEPROM單元中，可將其浮動?xùn)懦潆娭寥舾刹煌娖街械囊徽?。對?電平單元，其可用于存儲兩位數(shù)據(jù)。讀出放大器檢測到的電平由一電平至位(level-to-bits)轉(zhuǎn)換邏輯轉(zhuǎn)換成一組將存儲在數(shù)據(jù)鎖存器中的數(shù)據(jù)位。
影響讀取/寫入性能和精度的因素為改進(jìn)讀取和編程性能，一陣列中的多個電荷存儲元件或存儲器晶體管是并行讀取或編程的。因此，存儲器元件的邏輯“頁”是共同讀取或編程的。在現(xiàn)有的存儲器架構(gòu)中，一行通常含有若干交錯的頁。一頁的所有存儲器元件將共同讀取或編程。列解碼器將選擇性地將交錯頁的每一者連接到對應(yīng)數(shù)目的讀取/寫入模塊。舉例來說，在一種實施方案中，將存儲器陣列設(shè)計為具有532字節(jié)(512字節(jié)加上20字節(jié)的耗用)的頁尺寸。如果每一列含有一漏極位線且每行存在兩個交錯頁，那么這總計為8512列，其中每一頁關(guān)聯(lián)于4256列。將存在可連接的4256個感測模塊以并行地讀取或?qū)懭胨械呐紨?shù)位線或奇數(shù)位線。這樣，從存儲器元件的頁讀取4256位(即532字節(jié))的并行數(shù)據(jù)的頁或?qū)⑵渚幊痰酱鎯ζ髟捻撝?。形成讀取/寫入電路的讀取/寫入模塊可以各種架構(gòu)配置。
在Raul-Adrian Cernea在2002年9月24日申請的序列號為10/254,483的題為“HighlyCompact Non-Volatile Memory and Method Thereof”的美國專利申請案中描述了高度緊湊型和高性能非易失性存儲器和控制方法，所述申請案以全文引用的方式并入本文。
圖4A和圖4B說明對上述類型的陣列中的4狀態(tài)NAND存儲器單元編程的特定現(xiàn)有技術(shù)。這兩幅圖和隨附的編程過程的描述是來自美國專利第6,522,580號，所述專利以全文引用的方式并入本文。
圖4A和圖4B展示上述類型的陣列中的4狀態(tài)NAND存儲器單元的閾值電壓分布，其中所述陣列中的單元的浮動?xùn)糯鎯晌粩?shù)據(jù)，即每一單元中有四個數(shù)據(jù)狀態(tài)。曲線E表示陣列內(nèi)單元的處于擦除狀態(tài)(“11”數(shù)據(jù)狀態(tài))的閾值電平VT的分布，其為負(fù)的閾值電壓電平。在對單元編程之前將單元設(shè)置成不同于上述擦除狀態(tài)的狀態(tài)作為單元的初始狀態(tài)的情況下，如本申請案中使用的曲線E也表示這些狀態(tài)，更一般來說，本文將包括擦除狀態(tài)的所有這些狀態(tài)稱為“重置狀態(tài)”。分別存儲“10”和“00”用戶數(shù)據(jù)的存儲元件的閾值電壓分布A和B展示為分別處于0伏特與1伏特之間以及1伏特與2伏特之間。曲線C展示已編程為“01”數(shù)據(jù)狀態(tài)的存儲器單元的分布，其為大于2伏特且小于4.5伏特讀取通過電壓的最高閾值電壓電平。本文可交替地使用術(shù)語“用戶數(shù)據(jù)”和“主機數(shù)據(jù)”。
存儲在單一存儲器單元中的兩位中的每一者是來自不同的邏輯頁，且可在不同時間編程。所述兩位中的每一者承載彼此不同的邏輯頁地址。存儲在單一存儲單元中的兩位形成有序的一組或一對二進(jìn)制值的變量(較重要位和較不重要位)。當(dāng)輸入下頁地址時，存取用戶或主機數(shù)據(jù)“11”、“10”、“00”和“01”中的較不重要位。當(dāng)輸入上頁地址時，存取用戶或主機數(shù)據(jù)中的較重要位。當(dāng)存儲的數(shù)據(jù)包括多于兩位時，所述有序集合的存儲值可包括多于兩個變量。邏輯頁指定不同于和存儲器陣列中存儲器單元的物理配置有關(guān)的偶數(shù)和奇數(shù)或交錯頁的指定。邏輯頁的指定也可擴展到閾值窗被分為更精細(xì)劃分的情況，以允許多于4個狀態(tài)存儲在單元中以使得每單元表示多于兩個數(shù)據(jù)位，從而使用多于兩個頁，在此情況下可僅以數(shù)字方式提到所述頁，例如第一、第二、第三頁等等。
如以上所述，在編程操作之前，將存儲器單元(本文也稱為電荷存儲元件)的一個或一個以上區(qū)塊一起電擦除為擦除狀態(tài)“11”。然后使用數(shù)據(jù)緩沖器中的用戶或主機數(shù)據(jù)來設(shè)置電荷存儲元件的電荷存儲電平或閾值電平。在第一遍編程中，根據(jù)來自數(shù)據(jù)緩沖器中的下邏輯頁的位來設(shè)置單元的閾值電平。如果所述位是“1”，那么不會完成任何事，因為所述單元由于已較早擦除而處于擦除狀態(tài)。然而，如果所述位是“0”，那么所述單元的電平就增加到第一編程狀態(tài)A。此結(jié)束遍第一編程。
在第二遍編程中，根據(jù)數(shù)據(jù)緩沖器中正存儲的來自上邏輯頁的位來設(shè)置單元的閾值電平。如果為“1”，那么不會進(jìn)行編程，因為單元依照下頁的位的編程而處于狀態(tài)E或A中的一者，兩種狀態(tài)都承載是“1”的上頁的位。然而如果上頁的位為“0”，那么單元就會第二次編程。如果第一遍編程導(dǎo)致單元保持在擦除狀態(tài)E，那么就將所述單元從所述狀態(tài)編程為最高狀態(tài)C，如圖4B中的上箭頭所示。然而，如果單元由于第一遍編程而已編程為狀態(tài)A，那么在第二遍編程中將所述單元從所述狀態(tài)進(jìn)一步編程為狀態(tài)B，如圖4B中的下箭頭所示。第二遍編程的結(jié)果是在不需要改變對下頁的位的第一遍編程的結(jié)果的情況下將單元編程為指定存儲來自上頁的“0”的狀態(tài)。
第二編程通過期間，在上頁的位為“0”時，應(yīng)根據(jù)圖4B中的上箭頭和下箭頭將單元從擦除狀態(tài)E編程為最高狀態(tài)C，或從狀態(tài)A編程為狀態(tài)B。為確定是否應(yīng)根據(jù)上箭頭或下箭頭進(jìn)行編程，必須首先確定單元是處于狀態(tài)E還是狀態(tài)A。在某些器件中，這是通過已知為內(nèi)部讀取或內(nèi)部數(shù)據(jù)載入的過程來執(zhí)行的，其中對在第一遍編程期間已編程的單元進(jìn)行讀取以確定其閾值電平是對應(yīng)于狀態(tài)E還是狀態(tài)A。
在Jian Chen和Yupin Fong的美國專利第5,867,429號中描述了上述類型的存儲器陣列中單元的相鄰浮動?xùn)胖g的場效耦合，所述專利以全文引用的方式并入本文。這種耦合的程度必定會隨著存儲器單元陣列的尺寸由于集成電路制造技術(shù)的改進(jìn)而減小時增加。問題最顯著地發(fā)生在不同時間編程的兩組相鄰單元之間。對一組單元進(jìn)行編程以將對應(yīng)于一組數(shù)據(jù)的一電平的電荷添加到浮動?xùn)拧Ｔ谟玫诙M數(shù)據(jù)編程第二組單元之后，因為與第一組浮動?xùn)篷詈系牡诙M浮動?xùn)派系碾姾傻男?yīng)，所以從第一組單元的浮動?xùn)抛x取的電荷電平常表現(xiàn)為不同于所編程的電平。這種情況已知為Yupin效應(yīng)。
在將隨后編程的第二組單元的浮動?xùn)啪幊虨楸鹊谝唤M單元的浮動?xùn)诺拈撝惦娖礁叩枚嗟拈撝惦娖綍r，上述Yupin效應(yīng)尤其顯著。從圖4B觀察到，在將第二組單元的浮動?xùn)艔牟脸隣顟B(tài)E編程為最高狀態(tài)C時，因為閾值電壓的改變相對較大，所以Yupin效應(yīng)最顯著。一種減小Yupin效應(yīng)的方法是編程隨后的字線之后將狀態(tài)編程為其最終值。在Raul-Adrian Cernea等人在2002年9月6日申請的題為“Techniques for Reducing Effects ofCoupling Between Storage Elements of Adjacent Rows of Memory Cells”的美國專利申請案第10/237,426號中描述了這種方法，所述申請案以全文引用的方式并入本文。此申請案引入了每一頁中的指示所述頁的編程狀態(tài)(中間或最終)的“旗標(biāo)”單元的概念。
減小Yupin效應(yīng)的另一方法是通過使用如Shibata等人的美國專利第6,657,891號中提出的對圖4A和圖4B中陳述的編碼方案的替代性編碼方案，所述專利以全文引用的方式并入本文。在圖5A到圖5C中展示Shibata等人提出的編碼方案。在圖5A到圖5C中，設(shè)想可存在可由存儲器單元的閾值電壓電平表示的多于兩個邏輯頁的數(shù)據(jù)，出于這個原因，在圖5A到圖5C中將上述下邏輯頁稱為第一頁，且將上述上邏輯頁稱為第二頁。如前文所述，如果將寫入存儲單元的第一頁數(shù)據(jù)為“1”，就不執(zhí)行編程，且單元保持在擦除狀態(tài)E。如果第一頁數(shù)據(jù)為“0”，那么就執(zhí)行編程，使得存儲器單元的閾值電壓上升到圖5A中所示的分布或狀態(tài)B′中的一者。這和圖4A中的過程相反，其中第一頁數(shù)據(jù)的“0”值將使單元被編程為狀態(tài)A。如圖5B中所示，在第二頁數(shù)據(jù)用于編程單元之前，將數(shù)據(jù)寫入鄰近已編程為狀態(tài)B′的存儲器單元的存儲器單元。在由于隨后編程的相鄰單元的浮動?xùn)派系碾姾梢餣upin效應(yīng)后，如圖5B中所示，閾值電壓分布B′與圖5A中的閾值電壓分布相比變得更寬或更大。請注意，即使圖5A的初始分布B′較寬，其值卻一直低于圖4A/B或圖5C的最終分布B。
當(dāng)寫入第二頁數(shù)據(jù)時，起初處于擦除狀態(tài)E的單元被編程為狀態(tài)A，且起初處于狀態(tài)B′的單元被編程為狀態(tài)C。這種編碼方案具有減小在不同時間編程的相鄰單元的電荷電平之間的電位差的作用，且因此也具有減小相鄰浮動?xùn)胖g的場效耦合從而減小Yupin效應(yīng)的作用。
雖然以上參看圖5A和圖5C描述的編碼方案由于其減小了相鄰浮動?xùn)艃?nèi)的場效耦合而可比較有利，但是，當(dāng)沒有足夠的用戶數(shù)據(jù)來填充頁時，使用這種編碼方案可能將用戶數(shù)據(jù)編程為錯誤的狀態(tài)，如下文所解釋。
某些非易失性存儲器陣列每頁可具有2048個字節(jié)。這意味著在一讀取或?qū)懭氩僮髦袑?048個字節(jié)作為單個單位進(jìn)行讀取或編程。非易失性存儲器系統(tǒng)的系統(tǒng)編程仍可將少于2048個字節(jié)(例如512個字節(jié))處理為一個單位。因此，第一和第二(例如，下和上)頁的每一者可含有許多扇區(qū)，例如四個扇區(qū)。換句話說，當(dāng)一主機傳送用戶數(shù)據(jù)到存儲器陣列時，在數(shù)據(jù)傳送的末尾可能沒有足夠的用戶數(shù)據(jù)來對頁中的所有存儲單元完全編程。因此，如果每一頁具有2048個字節(jié)，那么可能僅有足夠的數(shù)據(jù)填充第一頁和第二頁的一個、兩個或三個扇區(qū)，但不能填充第二頁的所有四個扇區(qū)。在存儲器陣列中的一行存儲器單元含有上述類型的交錯頁(其中偶數(shù)頁含有由偶數(shù)位線控制的行中的所有存儲器單元，且奇數(shù)頁含有由奇數(shù)位線控制的行中的所有存儲器單元)時，和在存儲器陣列中的一行存儲器單元含有一單個頁時，就會發(fā)生這種情況。因此，如果將每一行的2048個存儲器單元劃分為兩個交錯頁(例如奇數(shù)和偶數(shù)頁)，使得每一頁含有1024個字節(jié)，那么可能僅有充足的或足夠的數(shù)據(jù)來填充偶數(shù)或奇數(shù)第一頁，和偶數(shù)或奇數(shù)第二頁的扇區(qū)的一者但不是兩者。通過圖4A和圖4B中說明的所述類型的編碼方案，這不會產(chǎn)生問題。然而，在使用例如上述的圖5A、圖5B和圖5C中所示的不同的編碼方案時，這可變?yōu)橄挛恼f明的問題。
在圖6A和圖6B的實例中說明這個問題。在此實例中，存儲器陣列中的一行含有16,384個存儲單元以用于存儲組成一頁的2048個字節(jié)數(shù)據(jù)。將數(shù)據(jù)傳送到存儲器陣列或從存儲器陣列傳送數(shù)據(jù)的計算機主機系統(tǒng)在每一者具有512個字節(jié)的四個區(qū)塊中如此實施。因此，如圖6A中說明，將陣列中的存儲器單元的行劃分或分組成四個扇區(qū)或群組112、114、116和118，每一群組中的每一單元存儲數(shù)據(jù)的第一(下)頁和第二(上)頁。如下文中所使用，可互換地使用術(shù)語“扇區(qū)”和“群組”。如圖6A所示，存在足夠的主機數(shù)據(jù)填充第一頁或下頁，使得四個第一頁或下頁扇區(qū)標(biāo)記為“L”以如此指示。在待編程的用戶或主機數(shù)據(jù)的區(qū)塊的末尾，可能僅有足夠的數(shù)據(jù)用于編程下頁或第一頁的四個扇區(qū)，和圖6A中標(biāo)記為“U”以如此指示的群組112中單元的第二頁或上頁的僅第一扇區(qū)，使得不留下任何數(shù)據(jù)以用于編程圖6A的扇區(qū)或群組114、116和118中單元的上頁或第二頁，其中這些是沒有標(biāo)記“U”來如此指示的留下的空白。
在用戶數(shù)據(jù)用于編程不同群組中的存儲器單元之前，首先將數(shù)據(jù)載入對應(yīng)的數(shù)據(jù)緩沖器或鎖存器中(見圖7、圖8A和圖8B)。存儲在數(shù)據(jù)鎖存器中的用戶數(shù)據(jù)然后用于編程存儲器單元。圖6B是說明用于存儲第一頁和第二頁的四個數(shù)據(jù)區(qū)塊112′、114′、116′和118′的數(shù)據(jù)鎖存器的功能的功能方框圖，所述四個數(shù)據(jù)區(qū)塊用于編程圖6A的存儲器單元的四個對應(yīng)扇區(qū)或群組112、114、116和118。在區(qū)塊擦除之后且在用戶或主機數(shù)據(jù)載入數(shù)據(jù)鎖存器以用于編程四個群組中的單元之前，所有的數(shù)據(jù)鎖存器初始載入“1”。在以上實例中，用戶數(shù)據(jù)僅足夠用于編程存儲器單元的四個群組的下頁或第一頁和僅群組112中單元的上頁。因此，如圖6B所說明，用于存儲數(shù)據(jù)區(qū)塊114′、116′和118′的數(shù)據(jù)鎖存器的上頁或第二頁已全部載入“1”并持續(xù)含有“1”。如圖6B所示，舉例來說，視載入三個數(shù)據(jù)區(qū)塊114′、116′和118′中的下頁或第一頁內(nèi)的用戶數(shù)據(jù)而定，在三個扇區(qū)中的數(shù)據(jù)鎖存器中的數(shù)據(jù)具有值“11”時，某些存儲器單元(例如用數(shù)據(jù)130′、132′、134′、136′和138′編程的存儲器單元)不會被編程。然而，在三個區(qū)塊114′、116′和118′中的數(shù)據(jù)具有值“10”(例如數(shù)據(jù)122′、124′、126′和128′)時，扇區(qū)或群組114、116和118中的對應(yīng)的存儲器單元將被編程，直到閾值電壓或存儲電平對應(yīng)于根據(jù)編碼方案的狀態(tài)“10”。
然后當(dāng)隨后載入另一區(qū)塊的用戶或主機數(shù)據(jù)以替換存儲區(qū)塊114′、116′和118′的數(shù)據(jù)鎖存器中的缺省值“1”時，這些數(shù)據(jù)通常不會全部為值“1”，而是將含有一些為“0”的值。因此，對于群組114、116和118中的已編程為狀態(tài)“10”的某些存儲器單元(例如具有數(shù)據(jù)122′-128′的單元)，如果隨后區(qū)塊的用戶或主機數(shù)據(jù)將“0”而不是“1”作為第二頁或上頁數(shù)據(jù)載入這些存儲器單元的相應(yīng)數(shù)據(jù)鎖存器中，那么這些單元可能需要替代地編程為狀態(tài)“00”。從圖5C觀察到，狀態(tài)“10”存儲電平為最高電平C。因為現(xiàn)有的編程技術(shù)不允許個別存儲器單元的存儲電平的閾值電壓減小，除了區(qū)塊擦除操作之外，所以如果使用圖5A到圖5C的編碼方案，那么將這些存儲器單元從狀態(tài)“10”重新編程為狀態(tài)“00”將是不可行的，此導(dǎo)致將單元編程為錯誤的狀態(tài)。本文將此稱為使用圖5A到圖5C的編碼方案時的部分頁編程問題。

發(fā)明內(nèi)容
發(fā)明者認(rèn)識到，即使在第一遍編程中將某些存儲單元編程為比常規(guī)編碼方案下的狀態(tài)更高的狀態(tài)(例如狀態(tài)B)以減小Yupin效應(yīng)，在非易失性半導(dǎo)體存儲器系統(tǒng)經(jīng)設(shè)計以防止在沒有足夠的主機數(shù)據(jù)時存儲器單元或電荷存儲元件在第二遍編程期間被編程為錯誤狀態(tài)(例如最高狀態(tài))時，以上的部分頁編程問題仍可完全避免。舉例來說，這些較高狀態(tài)(由于第一遍編程)中的元件可以一方式在第二遍編程期間編程，使得使其處在電荷電平仍低于一更高的錯誤狀態(tài)(例如最高狀態(tài))的狀態(tài)中。以此方式，由于上述部分頁編程問題，因此將妨礙根據(jù)隨后的主機或用戶數(shù)據(jù)對存儲器單元進(jìn)行的編程。
在一個實施例中，可通過將適當(dāng)數(shù)據(jù)載入數(shù)據(jù)鎖存器以用于對第一遍編程之后但在第二遍編程之前沒有足夠的上頁或第二頁數(shù)據(jù)的單元進(jìn)行編程來完成以上結(jié)果，從而在第二編程期間被編程時，編程電壓不會耦合到處于較高狀態(tài)(由于第一遍編程)的元件或單元。在另一實施例中，這可通過稍微地改變圖5C中所說明的編碼方案以使得不會發(fā)生部分頁編程問題而實現(xiàn)。
根據(jù)本發(fā)明的另一方面，用于存儲旗標(biāo)數(shù)據(jù)的旗標(biāo)單元可用于指示主機或用戶數(shù)據(jù)的邊界，例如主機或用戶數(shù)據(jù)的末尾，使得部分編程問題不會導(dǎo)致錯誤結(jié)果。在一個實施例中，元件分組為復(fù)數(shù)個扇區(qū)或群組，每一群組包括至少一個對應(yīng)的旗標(biāo)電荷存儲單元以用于存儲旗標(biāo)數(shù)據(jù)，其中所述旗標(biāo)數(shù)據(jù)指示在沒有足夠的主機數(shù)據(jù)時所述群組的元件是否已在第二遍編程中編程。所述復(fù)數(shù)個群組的至少兩者由一共用字線控制。當(dāng)在第二遍編程期間存在足夠的主機數(shù)據(jù)對所述至少兩個群組中的至少一者但不是全部進(jìn)行編程時，旗標(biāo)數(shù)據(jù)被存儲在所述至少兩個群組中的旗標(biāo)電荷存儲單元中的至少一者中，或者存儲在所述旗標(biāo)單元中的旗標(biāo)數(shù)據(jù)經(jīng)改變以指示主機數(shù)據(jù)的邊界。


圖1A到圖1E示意性說明非易失性存儲器單元的不同實例。
圖2說明NOR存儲器單元陣列的實例。
圖3說明例如圖1D中所示的NAND存儲器單元陣列的實例。
圖4A和圖4B是說明對圖3的存儲器單元陣列進(jìn)行編程的現(xiàn)有技術(shù)的電壓閾值電平分布。
圖5A到圖5C是說明對圖3的存儲器單元陣列進(jìn)行編程的另一現(xiàn)有技術(shù)的電壓閾值電平分布。
圖6A是有用于說明部分頁編程問題的一行存儲器單元的示意圖。
圖6B是有用于說明部分頁編程問題的用于對圖6A中的存儲器單元進(jìn)行編程的四個數(shù)據(jù)區(qū)塊的概念圖。
圖7是劃分為一核心部分和一共用部分以說明本發(fā)明的一個實施例的個別讀取/寫入模塊的示意性方框圖。
圖8A示意性說明有用于說明本發(fā)明的一個實施例的具有經(jīng)劃分的讀取/寫入堆疊的庫的緊湊型存儲器器件。
圖8B說明圖7所示的緊湊型存儲器器件的另一配置。
圖9是圖7的讀取/寫入模塊的組件的示意性方框圖，其更詳細(xì)地展示其操作以說明本發(fā)明的一個實施例。
圖10A和圖10B是說明本發(fā)明的一個實施例的電壓閾值電平分布和用于讀取存儲器單元的電壓閾值電平的技術(shù)的圖解說明。
圖11A和圖11B是陳述第一和第二(下和上)頁的讀取的表格，其有用于說明圖10A和圖10B中所說明的電壓閾值電平的讀取方法。
圖12是說明本發(fā)明的替代實施例的一編碼方案的電壓閾值電平分布和相關(guān)值的圖解說明。
出于簡明和描述目的，在本申請案中相同的組件由相同的數(shù)字來標(biāo)記。
具體實施例方式
實例非易失性存儲器系統(tǒng)圖7是根據(jù)本發(fā)明優(yōu)選實施例的劃分為核心部分210和共用部分220的個別讀取/寫入模塊200的示意性方框圖。核心部分210包括讀出放大器212，其確定連接的位線211中的導(dǎo)通電流是否高于或低于一預(yù)定閾值電平。如以上所述，連接的位線211實現(xiàn)對一陣列中已定址的存儲器單元的漏極的存取。
在一個實施例中，核心部分210還包括位線鎖存器214。所述位線鎖存器用于在連接的位線211上設(shè)置一電壓條件。在一種實施方案中，鎖存在位線鎖存器中的預(yù)定狀態(tài)將導(dǎo)致連接的位線211被牽拉到指定編程禁止的狀態(tài)(例如Vdd)。如以下所述，這種特征用于編程禁止。
共用部分220包括處理器222、一組數(shù)據(jù)鎖存器224和耦合在所述組數(shù)據(jù)鎖存器224與數(shù)據(jù)總線231之間的I/O接口226。處理器222執(zhí)行計算。舉例來說，其一個功能是確定感測的存儲器單元的存儲狀態(tài)并將預(yù)定數(shù)據(jù)存入所述組數(shù)據(jù)鎖存器中。如背景部分所解釋，存儲器單元可保持一電荷范圍，且因此可編程為閾值電壓窗內(nèi)的任何閾值電壓電平(即，剛好使單元開啟至預(yù)定導(dǎo)通電流的控制柵電壓)。所述組的數(shù)據(jù)鎖存器224用于存儲由處理器從讀出放大器在讀取操作期間讀出的電流而確定的數(shù)據(jù)位。其還用于存儲在編程操作期間來自一主機(未圖示)的從數(shù)據(jù)總線231輸入的用戶數(shù)據(jù)位。輸入的數(shù)據(jù)位表示將被編程入存儲器的寫入數(shù)據(jù)。I/O接口226在所述組的數(shù)據(jù)鎖存器224與數(shù)據(jù)總線231之間提供一接口。
在讀取或感測期間，操作處于一狀態(tài)機(未圖示)的控制下，所述狀態(tài)機主要控制對已定址單元供應(yīng)不同的控制柵電壓，引導(dǎo)處理器適當(dāng)載入各種數(shù)據(jù)鎖存器，和激勵讀出放大器。隨著其逐步通過對應(yīng)于存儲器所支持的各種存儲器狀態(tài)的各種預(yù)定控制柵電壓，讀出放大器212將跳變到這些電壓中的一者處。在所述點處，處理器222通過考慮讀出放大器的跳變事件和與經(jīng)由輸入線223而從狀態(tài)機施加的控制柵電壓相關(guān)的信息來確定所得的存儲器狀態(tài)。其隨后計算存儲器狀態(tài)的二進(jìn)制編碼并將所得的數(shù)據(jù)位存入所述組的數(shù)據(jù)鎖存器224中。狀態(tài)機與模塊200中的所有電路區(qū)塊通信。
SA/位線鎖存器214也可用于雙重用途，其可用作用于鎖存讀出放大器212的輸出的鎖存器，也可用作結(jié)合圖7而描述的位線鎖存器。因此，其可由讀出放大器來設(shè)置或由處理器來設(shè)置。在一優(yōu)選實施方案中，來自SA/位線鎖存器214的信號由一驅(qū)動器(未圖示)驅(qū)動以設(shè)置選定位線211的電壓。
參看圖7，在編程或校驗期間，將待編程的數(shù)據(jù)從數(shù)據(jù)總線231輸入所述組的數(shù)據(jù)鎖存器224中。在狀態(tài)機控制下的編程操作包括施加到已定址單元的控制柵的一系列編程電壓脈沖。每一編程脈沖隨后是一讀回，以確定單元是否被編程為所需的存儲器狀態(tài)。處理器222監(jiān)視相對于所需存儲器狀態(tài)的讀回存儲器狀態(tài)。當(dāng)兩者一致時，處理器222設(shè)置位線鎖存器214以促使將位線牽拉到指明編程禁止的狀態(tài)。這禁止了耦合到所述位線的單元進(jìn)一步編程，即使編程脈沖出現(xiàn)在其控制柵上。
I/O接口226使數(shù)據(jù)可傳輸入或傳輸出所述組的數(shù)據(jù)鎖存器224。如圖8A和圖8B中所見，在存儲器器件上并行地使用讀取/寫入模塊的區(qū)塊以一次讀取或編程一數(shù)據(jù)區(qū)塊。通常讀取/寫入模塊的區(qū)塊具有其單個組的數(shù)據(jù)鎖存器，所述數(shù)據(jù)鎖存器經(jīng)組合以形成一移位寄存器，使得所述讀取/寫入模塊的區(qū)塊所鎖存的數(shù)據(jù)可以串行方式傳送出去，到達(dá)數(shù)據(jù)總線231。類似地，用于讀取/寫入模塊的區(qū)塊的編程數(shù)據(jù)可從數(shù)據(jù)總線231以串行方式輸入并鎖存入各自組的數(shù)據(jù)鎖存器中。
緊湊型讀取/寫入電路對于并行操作的讀取/寫入模塊的區(qū)塊，本架構(gòu)的一個顯著特征是將每一模塊劃分為一核心部分和一共用部分，和使核心部分的區(qū)塊與實質(zhì)較少數(shù)目的共用部分操作和共享。這種架構(gòu)允許在單個讀取/寫入模塊之間提取出重復(fù)的電路，從而節(jié)省空間和功率。在高密度存儲器芯片設(shè)計中，空間的節(jié)省可以多達(dá)存儲器陣列的整個讀取/寫入電路的百分之五十。這允許讀取/寫入模塊被密集封裝，使得其可同時服務(wù)存儲器陣列的鄰接的行的存儲單元，從而可同時編程或讀取所述行中的所有單元。
圖8A示意性說明根據(jù)本發(fā)明一個實施例的具有經(jīng)劃分的讀取/寫入堆疊的庫的緊湊型存儲器器件。所述存儲器器件包括二維存儲單元陣列300、控制電路310和讀取/寫入電路370。存儲器陣列300可通過行解碼器330由字線定址，且可通過列解碼器360由位線定址。讀取/寫入電路370實施為經(jīng)劃分的讀取/寫入堆疊400的庫，且允許并行地讀取或編程存儲器單元區(qū)塊。在一個實施例中，在一行存儲器單元被劃分為多個區(qū)塊時，提供區(qū)塊多路轉(zhuǎn)接器350以將讀取/寫入電路370多路轉(zhuǎn)接到個別區(qū)塊。讀取/寫入堆疊400中的通信受堆疊總線影響且由堆疊總線控制器430控制。
控制電路310與讀取/寫入電路370協(xié)作以執(zhí)行存儲器陣列300上的存儲器操作?？刂齐娐?10包括狀態(tài)機312、芯片上地址解碼器314和功率控制模塊316。狀態(tài)機312提供芯片級存儲器操作控制。芯片上地址解碼器314在主機或存儲器控制器所使用的硬件地址與解碼器330和370所使用的硬件地址之間提供一地址接口。功率控制模塊316在存儲器操作期間控制供應(yīng)到字線和位線的功率和電壓。
圖8B說明圖8A中所示的緊湊型存儲器器件的優(yōu)選布置。以對稱方式在陣列的相對側(cè)通過各種外圍電路對存儲器陣列300實施存取，使得每一側(cè)的存取線和電路減少一半。因此，行解碼器被分為行解碼器330A和330B，列解碼器被分為列解碼器360A和360B。在其中一行存儲器單元劃分為多個區(qū)塊的實施例中，區(qū)塊多路轉(zhuǎn)接器350分為區(qū)塊多路轉(zhuǎn)接器350A和350B。類似地，讀取/寫入電路分為從底部連接到位線的讀取/寫入電路370A和從陣列300的頂部連接到位線的讀取/寫入電路370B。這樣，讀取/寫入模塊的密度、以及因此經(jīng)劃分的讀取/寫入堆疊400的密度實質(zhì)上減小一半。
圖8A或圖8B中每一經(jīng)劃分的讀取/寫入堆疊400實質(zhì)上含有服務(wù)一段k個并行存儲器單元的讀取/寫入模塊堆疊。每一堆疊以圖7所示的方式被劃分為一核心堆疊部分和一共用堆疊部分。每一讀取/寫入堆疊400中的通信由互連堆疊總線(未圖示)實現(xiàn)并由堆疊總線控制器430控制。控制線(未圖示)將控制和時鐘信號從堆疊總線控制器430提供到讀取/寫入堆疊的核心部分的每一個處。類似地，控制線(未圖示)將控制和時鐘信號從堆疊總線控制器430提供到讀取/寫入堆疊400的共用部分的每一個處。
并行操作的經(jīng)劃分的讀取/寫入堆疊400的整個庫允許并行地讀取或編程沿一行的p個單元的區(qū)塊。舉例來說，如果r為庫中堆疊的數(shù)目，那么p＝r*k。一個實例存儲器陣列可具有p＝512個字節(jié)(512×8位)，k＝8，且因此r＝512。在優(yōu)選實施例中，區(qū)塊為一串整行單元。在另一實施例中，區(qū)塊為行中單元的子組。舉例來說，單元的子組可為整行的一半或整行的四分之一。單元的子組可為一串鄰接的單元或每隔一個的單元，或每隔預(yù)定數(shù)目一個的單元。
在圖8A所示的實施例中，將存在數(shù)目為p的讀取/寫入模塊，分別用于p個單元中的每一者。由于每一堆疊服務(wù)k個存儲器單元，因此庫中讀取/寫入堆疊的總數(shù)目由r＝p/k給定。在p＝512字節(jié)且k＝8的實例中，r將為512。
如以上提到，高密度和高性能存儲器中遇到的一個問題是需要并行讀取和編程相鄰行單元的區(qū)塊和難以使讀取/寫入模塊協(xié)調(diào)每個單元。
協(xié)調(diào)問題通過圖8B所示的優(yōu)選實施例而減輕，其中外圍電路形成于存儲器陣列的相對側(cè)上。當(dāng)讀取/寫入電路370A、370B形成于存儲器陣列300的相對側(cè)上時，p個單元的區(qū)塊的一半將從頂部存取，且另一半將從陣列的底部側(cè)存取。因此，在每一側(cè)上將存在數(shù)目為p/2的讀取/寫入模塊。由此可見，每一側(cè)上的讀取/寫入堆疊400將僅需要服務(wù)數(shù)目為p/2的并行的位線或存儲器單元，因此庫中讀取/寫入堆疊的總數(shù)目由r＝p/2k給定。在p＝512字節(jié)且k＝8的實例中，r將為256。這意味著和圖8A所示的實施例相比，在存儲器陣列的每一側(cè)上僅需要一半的讀取/寫入堆疊400。
在協(xié)調(diào)或其他考慮規(guī)定更低密度的其他實施例中，一行單元被劃分為兩個或兩個以上交錯的單元區(qū)塊。舉例來說，一個單元區(qū)塊由來自偶數(shù)列的單元組成，且另一單元區(qū)塊由來自奇數(shù)列的單元組成。如圖8A和圖8B中所示，區(qū)塊多路轉(zhuǎn)接器350或350A與350B將用于將經(jīng)劃分的讀取/寫入堆疊的庫切換到偶數(shù)或奇數(shù)區(qū)塊。在圖8B所示的實施例中，在陣列的每一側(cè)上將存在數(shù)目為p/4的讀取/寫入模塊。在此情況下，在相對側(cè)的每一側(cè)上的讀取/寫入堆疊的數(shù)目將為r＝p/4k。因此，提供更多空間以配合較少的讀取/寫入模塊，但其代價是降低的性能和讀取/寫入?yún)^(qū)塊不再相鄰。
解決部分編程問題的實施例如以上所述，在使用例如圖5A到圖5C和圖10A、圖10B中的編碼方案將存儲器單元編程為狀態(tài)B時，發(fā)生部分編程問題，且在第二遍編程期間沒有足夠的用戶或主機數(shù)據(jù)用于編程單元。因為在此事件中在數(shù)據(jù)鎖存器中的第二(上)頁數(shù)據(jù)將為缺省值“1”，所以此單元將在圖5A到圖5C、圖10A、圖10B中的編碼方案下被編程為狀態(tài)C，除非如以下所述防止這種情況發(fā)生。當(dāng)下一編程操作中的隨后的用戶或主機數(shù)據(jù)要求這些單元保留于或編程為狀態(tài)B時，這不能完成，因為除了在區(qū)塊擦除操作中之外，大多數(shù)設(shè)計不允許降低單元閾值電平。
本發(fā)明的一個實施例是基于以下認(rèn)可對于沒有用戶或主機上頁數(shù)據(jù)的存儲器單元，在編程操作中在第一遍編程之后但在第二遍編程之前，用于編程這些存儲器單元的數(shù)據(jù)鎖存器中的下頁數(shù)據(jù)由適當(dāng)?shù)拇鏀?shù)據(jù)替換，以防止在第二遍編程中編程這些存儲器單元。因此，在此實施例的一種實施方案中，其中擦除或重置狀態(tài)E表示或?qū)?yīng)于數(shù)據(jù)“11”，在內(nèi)部數(shù)據(jù)載入操作中從這些存儲器單元讀取的數(shù)據(jù)鎖存器中的第一頁或下頁數(shù)據(jù)由“1”替換。以下參看圖9更詳細(xì)地對此進(jìn)行說明。
圖9是更詳細(xì)地展示圖7的電路區(qū)塊中的數(shù)據(jù)鎖存器構(gòu)造的示意性方框圖。如圖9所示，圖7中的數(shù)據(jù)鎖存器224包括至少三個鎖存器224a、224b和224c。在以上實例的一者中，讀取/寫入堆疊400中的模塊200用于控制由所述堆疊服務(wù)的k個單元中的一對應(yīng)存儲器單元的讀取和寫入。因此，鎖存器224a到224c中的每一者可為1位鎖存器。在編程操作期間，通過數(shù)據(jù)總線231和I/O接口226將用戶或主機數(shù)據(jù)載入鎖存器中。在一個實施例中，首先通過總線231和接口226將第一或下數(shù)據(jù)位載入鎖存器224a中。這由圖7、圖8A、圖8B的堆疊的庫中的堆疊400中的每一者中的所有讀取/寫入模塊200并行地執(zhí)行以用于編程整個頁。所述整個頁可由存儲器陣列300中的一行中的所有存儲器單元組成?；蛘?，所述整個頁可僅由存儲器陣列300中的一行的一部分中的存儲器單元組成，例如在一行單元中的交錯頁的情況下的奇數(shù)或偶數(shù)頁。
然后使用堆疊400的庫中的所有模塊200中的數(shù)據(jù)鎖存器224a中的下頁或第一頁數(shù)據(jù)來編程頁中的存儲器單元。在使用鎖存器224a中的第一頁或下頁數(shù)據(jù)編程一頁中的存儲器單元之后，通過總線231和接口226將第二頁或上頁數(shù)據(jù)載入鎖存器224a中，所述數(shù)據(jù)由處理器222移動到鎖存器224c，以準(zhǔn)備存儲單元的第二遍編程。如以上所述，對于第二遍編程，必須了解在第一遍編程之后第二遍編程之前存儲器單元的閾值電壓或閾值電平。在一個實施例中，這是由內(nèi)部數(shù)據(jù)載入操作執(zhí)行的，其中頁中的存儲器單元中的電流通過堆疊400的庫中的模塊200中的讀出放大器212讀出。這些單元的閾值電壓或存儲電平和對應(yīng)于此的數(shù)據(jù)隨后由模塊中的處理器222確定并存儲在模塊中的鎖存器224a中。在第二遍編程中存在足夠的上頁或第二頁數(shù)據(jù)用于編程頁時，存儲在鎖存器224a中的數(shù)據(jù)和鎖存器224c中的用戶或主機的上頁或第二頁數(shù)據(jù)在第二遍編程中用于編程頁中的存儲器單元。這是在下文實例中編程圖6A的扇區(qū)112中的單元的情況。
然而，在沒有足夠的上頁或第二頁數(shù)據(jù)用于編程整個頁時，這首先由控制電路310檢測到。在圖6A和圖6B中所說明的實例中，當(dāng)存在足夠的數(shù)據(jù)來編程存儲器單元的第一頁或下頁時，僅有足夠的數(shù)據(jù)用于第一扇區(qū)112。因此，主機或用戶數(shù)據(jù)以此扇區(qū)結(jié)束，且不再有上頁或第二頁數(shù)據(jù)用于扇區(qū)114、116和118。在此情況下，且在本發(fā)明的一個實施例中，狀態(tài)機312然后將代替數(shù)據(jù)載入鎖存器224a以用于替換從讀取存儲器單元的內(nèi)部數(shù)據(jù)載入操作獲得的數(shù)據(jù)。內(nèi)部載入的下頁或第一頁數(shù)據(jù)的借助于代替數(shù)據(jù)的替換僅針對控制對沒有足夠的上頁或第二頁數(shù)據(jù)的存儲器單元進(jìn)行編程的模塊的數(shù)據(jù)鎖存器。在圖6A和圖6B的實例中，這僅針對扇區(qū)114、116和118中的存儲器單元。對于用于控制扇區(qū)112中的存儲器單元的編程的模塊中的數(shù)據(jù)鎖存器224a來說，鎖存器224a中的數(shù)據(jù)仍是從上述內(nèi)部數(shù)據(jù)載入操作獲得的數(shù)據(jù)。因此，通過跟蹤數(shù)據(jù)區(qū)塊112′、114′、116′和118′之間的邊界，以及這些扇區(qū)中的哪些具有或沒有用戶或主機數(shù)據(jù)，僅對于沒有第二頁或上頁數(shù)據(jù)的頁的扇區(qū)中的單元執(zhí)行用于替換在內(nèi)部數(shù)據(jù)載入中讀取的那些數(shù)據(jù)的替代性數(shù)據(jù)的載入。在一個實施例中，頁邊界由控制器電路310監(jiān)視以用于控制存儲器單元的編程。如以下更詳細(xì)的描述，控制器電路或電路310存儲適當(dāng)?shù)钠鞓?biāo)數(shù)據(jù)或適當(dāng)?shù)馗淖儗?yīng)扇區(qū)的旗標(biāo)電荷存儲單元中的旗標(biāo)數(shù)據(jù)以指示沒有足夠的主機數(shù)據(jù)的行中的扇區(qū)。
在以上實施例中，當(dāng)沒有足夠的第二頁或上頁數(shù)據(jù)用于編程對應(yīng)單元時，替代性數(shù)據(jù)用于替換載入不同模塊中的鎖存器224a內(nèi)的數(shù)據(jù)。然而請注意，部分頁編程問題僅針對在第一遍編程期間編程為B′狀態(tài)的單元。對于在第一遍編程之后維持在擦除狀態(tài)E的單元，其可通過第二遍編程而正確地編程為狀態(tài)A或正確地維持在狀態(tài)E。因此，在以上實施例中，有必要將替代性數(shù)據(jù)“1”僅載入鎖存器224a中以用于編程處于狀態(tài)B′的單元，而并非是在第一遍編程之后處于狀態(tài)E的單元。這具有防止將編程電壓耦合到在第二遍編程期間處于狀態(tài)B′的單元的作用。這還具有禁止B′分布進(jìn)一步移動進(jìn)入B分布的作用，使得在隨后的上頁數(shù)據(jù)變?yōu)榭捎糜谏葏^(qū)114、116和118中的每一者時，每一扇區(qū)將開始從狀態(tài)E或B′起始的編程。對于這些單元，或作為沒有對應(yīng)的第二頁或上頁數(shù)據(jù)的所有單元的另一替代方式，內(nèi)部載入操作也可由將“1”載入用于編程這些單元的數(shù)據(jù)鎖存器內(nèi)的操作替換。這些和其他變化處于本發(fā)明的范圍內(nèi)。此實施例也不限于擦除狀態(tài)E表示數(shù)據(jù)“11”的方案。
以類似于以上結(jié)合圖5A和圖5B而描述的方式，在以上實施例中，盡管沒有第二頁或上頁數(shù)據(jù)的單元的B′分布在相鄰單元隨后被編程時可由于Yupin效應(yīng)而加寬，但這些加寬的B′狀態(tài)中的電荷電平仍低于下一較高狀態(tài)C的電荷電平。
上述將數(shù)據(jù)載入鎖存器224a中以替換通過讀取存儲器單元而從內(nèi)部數(shù)據(jù)載入獲得的數(shù)據(jù)可由控制電路310(包括狀態(tài)機312)以對用戶或主機透明的方式來執(zhí)行。或者，此操作可通過改變編程序列來完成。代替在編程算法中添加新的命令，區(qū)域檢測電路也可用于檢測哪些區(qū)域或扇區(qū)正由用戶或主機編程，并在全局重置中選擇其余的扇區(qū)或區(qū)域來將數(shù)據(jù)“11”填入鎖存器224a與224c中。所有這些變化都處于本發(fā)明的范圍內(nèi)。
讀取操作當(dāng)在一頁邊界處讀取已部分編程的頁時，因為已完全編程的存儲器單元的讀取電平可不同于沒有完全編程的存儲器單元的讀取電平，所以讀取算法可能也需要修改。這在圖10A和圖10B中說明。圖10A是在上述實例中圖6A中所說明的存儲器陣列中的那行存儲器單元的群組或扇區(qū)112中的存儲器單元的閾值電壓電平分布的圖解說明。在此實例中，群組或扇區(qū)112中的所有存儲器單元已在第一遍和第二遍編程期間被編程，使得這些單元的閾值電壓具有圖5C和圖10A中的分布E、A、B、C。然而對于扇區(qū)114、116和118中的存儲器單元，這些存儲器單元處于圖5A、圖5B或圖10B中的狀態(tài)E或B′。為獲得由所有四個扇區(qū)112、114、116和118中的單元的閾值電壓表示的上頁或第二頁數(shù)據(jù)，以兩個不同的讀取電平Va和Vc讀取存儲器單元，且將假定電壓感測模式。為獲得用于圖5C和圖10A中指示的上頁或第二頁“1001”的編碼方案，當(dāng)使用讀取電平Va時的慣例不同于(實際上相反)當(dāng)使用讀取電平Vc時使用的慣例。因此，參看圖11A，當(dāng)使用讀取電平Va時，如果單元的閾值電壓低于Va(或更負(fù))，那么對應(yīng)于此閾值電壓的上頁值為“1”。然而對于讀取電平Vc，情況相反。因此，對于讀取電平Vc，如果存儲器單元的閾值電壓高于Vc，那么此閾值電壓對應(yīng)于值為“1”的上頁或第二頁，但如果閾值低于Vc，那么此閾值電壓對應(yīng)于上頁或第二頁值“0”。當(dāng)使用此慣例時，在圖11A中展示對應(yīng)于狀態(tài)E、A、B、C的上頁或第二頁值。當(dāng)在邏輯OR操作中組合從兩個讀取以讀取電平Va和Vc獲得的兩個值時，組合產(chǎn)生編碼方案“1001”用于圖5C和圖10A中說明的第二頁或上頁。因此，從狀態(tài)E和C的兩個讀取獲得的兩個值的組合導(dǎo)致值為“1”的上頁或第二頁，而從狀態(tài)A和B獲得的兩個讀取值的組合導(dǎo)致值為“0”的上頁或第二頁。
與上述慣例相同的用于讀取群組或扇區(qū)112中的存儲器單元的慣例還適用于讀取群組或扇區(qū)114、116和118中的被部分編程的存儲器單元，使得一共用算法可用于同時讀取沿選定字線的所有單元。然后在邏輯OR操作中以類似方式組合讀取值，以給出用于圖11A中所說明的上頁或第二頁的值。然后這些上頁或第二頁值存儲在鎖存器224c中，借助圖9中的處理器222轉(zhuǎn)移到鎖存器224a并通過I/O接口226到達(dá)總線231。從上文觀察到，相同組的讀取電平(Va和Vc)可用于讀取所有存儲器單元的上頁或第二頁值，無論其是否已完全編程或僅部分編程。
然而，在讀取下頁或第一頁值時，視一頁中所有存儲器單元是否已完全編程而定，結(jié)果將是不同的。因此，對于群組或扇區(qū)112中的存儲器單元，所有單元已被編程為圖10A所示的狀態(tài)E、A、B和C，使得將要施加的讀取電平為Vb。群組或扇區(qū)114、116和118中的存儲器單元僅在第一遍編程中被編程而沒有在第二遍編程中被編程，因而其閾值電壓分布將如圖5A、圖5B或圖10B所示。如上文參看圖5B所述，圖5B和圖10B中的分布B′已由于Yupin效應(yīng)而被加寬。在從群組或扇區(qū)114、116和118中的單元讀取下頁或第一頁數(shù)據(jù)時，讀取電平應(yīng)為Va而不是Vb。
在一個實施例中，全部使用讀取電平Vb循序讀取所有扇區(qū)112、114、116和118中的存儲器單元，且隨后使用讀取電平Va讀取，結(jié)果如圖11B中所示。用于兩個讀取的慣例是，如果閾值電壓低于Vb，那么下頁或第一頁位值為“1”，且如果閾值電壓高于Vb，那么下頁或第一頁位值為“0”。從圖11B可見，當(dāng)讀取群組或扇區(qū)112中的存儲器單元時，只有使用讀取電平Vb的讀取是有效的，且當(dāng)讀取群組或扇區(qū)114、116和118中任一個中的存儲器單元時，只有使用讀取電平Va的讀取是有效的。在一個實施例中，為便于使用兩個不同讀取電平的兩個讀取操作，將從使用讀取電壓Vb的讀取操作獲得的下頁或第一頁值存儲在鎖存器224c中，且將使用讀取電平Va獲得的下頁或第一頁值存儲在鎖存器224b中。然后，視正被讀取的存儲器單元是否已被完全編程或僅部分編程而定，將兩個鎖存器224b和224c之一中的值轉(zhuǎn)移到鎖存器224a，并通過接口226發(fā)送到數(shù)據(jù)總線231作為從此單元讀取的下頁或第一頁值。
為能夠區(qū)別已被完全編程的單元與僅部分編程的單元，使用旗標(biāo)電荷存儲單元。如早先的參考申請案10/237,426和Shibata等人的美國專利第6,657,891號中所揭示的，將旗標(biāo)單元并入存儲器陣列中的那行存儲單元中，且在讀取操作中和存儲器單元一起讀取這些單元。因此，通過使用與美國專利第6,657,891號中描述的架構(gòu)(例如關(guān)于圖3所描述)相同的架構(gòu)，對應(yīng)的旗標(biāo)電荷存儲單元也可并入存儲器陣列300中的至少某些行中的每一者中。扇區(qū)中的每一者含有至少一個對應(yīng)的旗標(biāo)電荷存儲單元。扇區(qū)112、114、116和118中的對應(yīng)的旗標(biāo)單元的位置由圖6A中的箭頭FC指示。如Shibata專利中的一種實施方案所述，在第一遍編程期間，旗標(biāo)單元的第一頁或下頁的位保持“1”且不變?yōu)椤?”。在用于編程第二頁的第二遍編程期間，旗標(biāo)單元的第二頁或上頁的位從“1”改變?yōu)椤?”以指示第二遍編程已執(zhí)行。如以上所述，在第二遍編程期間，讀取存儲單元以獲得所述內(nèi)部數(shù)據(jù)載入過程中的下頁的位值。優(yōu)選地，在此內(nèi)部數(shù)據(jù)載入過程期間，下或第一旗標(biāo)位也從“1”變?yōu)椤?”。因此，在第二遍編程完成之后，旗標(biāo)單元的上與下(第二與第一)旗標(biāo)位已從“11”變?yōu)椤?0”。在一個實施例中，第一和第二(下和上)頁的位值的改變可由控制電路310執(zhí)行，或者適當(dāng)?shù)奈恢悼捎煽刂齐娐?10存儲在旗標(biāo)單元中。
旗標(biāo)數(shù)據(jù)的值也可用于標(biāo)記主機或用戶數(shù)據(jù)的邊界，例如主機或用戶數(shù)據(jù)的末尾。在以上實例中，在第二遍編程期間已編程的扇區(qū)或群組的旗標(biāo)單元中的旗標(biāo)數(shù)據(jù)將具有值“00”，而在第二遍編程期間未編程的扇區(qū)或群組的旗標(biāo)單元中的旗標(biāo)數(shù)據(jù)將具有值“11”。然后當(dāng)兩個相鄰扇區(qū)或群組的旗標(biāo)單元的位值在“11”與“00”之間改變時，指示存儲在兩個鄰近扇區(qū)或群組中的電荷存儲元件中的主機或用戶數(shù)據(jù)的邊界?？稍趦蓚€相鄰扇區(qū)或群組(例如由共用字線控制的復(fù)數(shù)個扇區(qū)或群組中的兩個)之間的接合點處指示主機或用戶數(shù)據(jù)的末尾，所述扇區(qū)或群組的旗標(biāo)數(shù)據(jù)越過接合點從“11”變?yōu)椤?0”。通過跟蹤旗標(biāo)數(shù)據(jù)的值，可防止例如讀取電荷存儲元件產(chǎn)生錯誤結(jié)果，如以下文所解釋。
在讀取操作中，讀取電平取決于待讀取的存儲單元已被完全編程還是僅部分編程。這可通過讀取嵌入在待讀取的那行存儲取單元內(nèi)的旗標(biāo)位來確定。如以上所述，在第二遍編程的內(nèi)部數(shù)據(jù)載入過程期間，下或第一旗標(biāo)位也從“1”變?yōu)椤?”。因此，當(dāng)讀取此下或第一旗標(biāo)位時，可確定正確的讀取電平如果此位為“1”，那么讀取電平為Va，但如果此位為“0”，那么讀取電平為Vb。這對于其中所有存儲器單元已被完全編程的存儲器陣列300中的大多數(shù)行中的存儲單元也是如此，除了在其中頁僅被部分編程的頁邊界處以外。因此，通過將兩個旗標(biāo)位的每一者設(shè)置為“0”，可使用讀取電平Vb一起完成一頁中的存儲器單元的下頁或第一頁讀取與所述頁的第一或下旗標(biāo)位的讀取。因此，在整個頁已被完全編程的多數(shù)情況下，可讀出旗標(biāo)位并調(diào)整狀態(tài)機，使得將不需要使用讀取電平Va進(jìn)行第二次讀取操作。因此取決于讀取旗標(biāo)數(shù)據(jù)的結(jié)果，可施加不同序列的讀取電平以用于從單元讀取下頁或第一頁值。在旗標(biāo)數(shù)據(jù)指示一頁中所有單元已被完全編程時，僅使用讀取電平Vb進(jìn)行一次讀取操作就已足夠，而在旗標(biāo)數(shù)據(jù)指示一頁中并不是所有單元都已被完全編程時，將需要使用讀取電平Vb隨后使用讀取電平Va進(jìn)行兩次讀取操作。因此，不同的讀取序列是可用的，且視所讀取的旗標(biāo)數(shù)據(jù)的值來選擇適當(dāng)?shù)男蛄幸怨┦褂谩?br> 從以上將明顯可見，將需要較多時間讀取部分編程的頁，因為對于頁中未被完全編程的扇區(qū)是使用兩個不同的讀取電平循序讀取下頁或第一頁數(shù)據(jù)。出于此目的，當(dāng)確定沒有足夠的數(shù)據(jù)來填充一頁時，圖8A和圖8B中控制電路310中的狀態(tài)機312通過總線301中的就緒/忙信號線(未單獨圖示)將一忙信號發(fā)送到主機控制器。然后此狀態(tài)機調(diào)整其時序信號以允許更多時間來用于未被完全編程的存儲器單元的讀取操作?？刂齐娐?10接著通知主機控制器以讓用戶了解將需要更多等待時間用于從快閃存儲器中讀取數(shù)據(jù)。
在使用偽時間周期用高速緩沖存儲器時序讀取閾值電壓或存儲電平時，當(dāng)檢測到旗標(biāo)位從“11”到“00”的改變時，控制電路310中的狀態(tài)機將增加偽時間周期的長度以用于讀取閾值電壓的存儲電平，從而允許更多時間以兩個不同讀取電平循序讀取。
圖12是根據(jù)用于說明本發(fā)明的替代實施例的新穎替代性編碼方案的閾值電壓分布及其表示的數(shù)據(jù)的圖解說明。圖10A與圖12的比較將顯示兩種編碼方案的不同在于，在圖12的新編碼方案中，閾值電壓分布B表示“10”且閾值電壓分布C表示“00”。然而在圖10A的編碼方案中，分布B表示“00”且分布C表示“10”。圖10A與圖12的比較還顯示，在兩種編碼方案中的四個不同分布E、A、B、C具有相同的下頁或第一頁值“1100”。通過使用圖12的新編碼方案，在第一遍編程期間，存儲器單元在主機數(shù)據(jù)為“1”時不會被編程以使得其保持在狀態(tài)E，或者在主機數(shù)據(jù)為“0”時被編程為分布B′。在第二遍編程期間，如果上頁或第二頁的位值為“1”，那么存儲器單元不會被編程，使得其保持在分布E或收緊為分布B。如果用戶數(shù)據(jù)為“0”，那么視第一遍編程之后存儲器單元的初始分布，將存儲器單元編程為分布A或C。因此，圖12的新編碼方案以類似于圖5C和圖10A中編碼方案的方式同樣減小了Yupin效應(yīng)。
從圖12將明顯可見，在第一遍編程下狀態(tài)E和B的上頁或第二頁值都是“1”。這意味著在沒有足夠的主機或用戶數(shù)據(jù)來填充整個頁時，當(dāng)數(shù)據(jù)鎖存器中的用戶數(shù)據(jù)用于在第二遍編程中編程存儲器單元時，沒有足夠的上頁或第二頁數(shù)據(jù)的存儲器單元將不會被編程為錯誤分布。無論單元是處于狀態(tài)E還是狀態(tài)B′都是如此，這不同于使用圖5C和圖10A中的編碼方案的情形。再次參看圖6B中的實例，當(dāng)主機數(shù)據(jù)具有用于第一頁或下頁的數(shù)據(jù)“0”，但沒有用于位置122′的第二頁或上頁的數(shù)據(jù)時，用于所述位置的第二頁或上頁的缺省值為“1”，從而位置122′將被填有值“10”。這個值要求根據(jù)圖10A中的編碼方案被編程為分布C，而根據(jù)圖12中的編碼方案被編程為分布B。因為主機數(shù)據(jù)的下頁或第一頁值為“0”，所以扇區(qū)114中的對應(yīng)存儲器單元在第一遍編程中已被編程為狀態(tài)B′，且僅需要稍微地移動到狀態(tài)B。請注意，與其中個別扇區(qū)114、116或118保持在狀態(tài)E或B′的先前實施例相比，在此實施例中，只要用上頁數(shù)據(jù)編程第一扇區(qū)112，所述頁中先前處于狀態(tài)B′的所有其他單元就會移動到狀態(tài)B。因此，當(dāng)新的主機數(shù)據(jù)變?yōu)樵俅慰捎糜诰幊添摰纳葏^(qū)114、116和118中的存儲器單元的第二頁或上頁時，這些扇區(qū)中的存儲器單元已經(jīng)處于正確的閾值電壓分布。
可觀察到，通過使用圖12中所說明的編碼方案，將不會發(fā)生上述部分頁編程。如果在第一遍編程之后用于單元的兩個可能的存儲電平由用于第二頁或上頁的相同值表示，那么可以相同方式使用與圖12的編碼方式不同的編碼方式來解決部分頁編程問題。在兩個可能狀態(tài)為圖5C和圖10A中的擦除(或重置)和B狀態(tài)時，用于兩個狀態(tài)的第二頁值優(yōu)選是相同的。然后將不會發(fā)生部分頁編程問題。
因為圖12的編碼方案使部分頁編程問題不會發(fā)生，所以不需要具有獨特的旗標(biāo)存儲單元用于頁的每一扇區(qū)。從圖12還可注意到，在圖12的編碼方案中上與下(第一與第二)頁的位值在分布A與B之間改變，使得編碼方案并不是格雷碼(Gray code)。這意味著如果分布從B漂移到A(例如，通過此項技術(shù)中眾所周知的各種干擾機制)，那么將在邏輯數(shù)據(jù)的兩個頁中發(fā)現(xiàn)位錯誤，且在使用此編碼方案時可能需要較多的錯誤校正(ECC)位。而且，為從存儲器單元獲得上頁或第二頁值信息，可能必須以三個不同讀取電平進(jìn)行讀取，使得讀取時間比使用圖10A的編碼方案的讀取時間更長。然而圖12的編碼方案是有利的，因為其不需要額外的數(shù)據(jù)鎖存器，例如圖9中的數(shù)據(jù)鎖存器224b。
以上設(shè)計的一種可能的替代方案是使圖6A中單元的四個群組112、114、116和118可由單獨受控的讀取/寫入模塊來控制。這將為解決部分頁編程問題提供較多的靈活性，但將增加存儲器器件的晶粒尺寸。圖10與圖12的方案的一個優(yōu)點是可以較簡單的方式控制讀取/寫入模塊，使得晶粒尺寸將不會增加，或增加較少的量。
雖然上文已參考各種實施例描述本發(fā)明，但應(yīng)了解，在不脫離僅由隨附權(quán)利要求書及其均等物界定的本發(fā)明的范圍的情況下，可做出改變和修改。舉例來說，雖然是參考NAND陣列上的操作來描述實施例，但其也可適用于NOR陣列，這些和其他變化都處于本發(fā)明的范圍內(nèi)。雖然參考每一者被分組為四個扇區(qū)的存儲器單元的行來說明本發(fā)明，但可將所述行分組為較多或較少數(shù)目的扇區(qū)，且本文描述的相同優(yōu)點可用于這些不同的分組方案。本文提到的所有參考以引用的方式并入本文。
權(quán)利要求
1.一種對一類型的非易失性存儲器單元進(jìn)行編程的方法，所述非易失性存儲器單元存儲數(shù)據(jù)作為其電荷存儲元件中對應(yīng)的不同電荷電平，所述元件的所述電荷存儲電平在所述編程之前處于一重置電荷存儲電平分布，所述方法包括在至少兩遍編程中對所述電荷存儲元件進(jìn)行編程，其中在一第一遍編程期間，將所述元件中的選定元件編程為一第一存儲電平分布，且在一隨后的第二遍編程期間，將所述處于重置電荷存儲電平分布的所述元件中的選定元件編程為一第二存儲電平分布，并將處于所述第一存儲電平分布的所述元件中的選定元件編程為一第三存儲電平分布，所述第二存儲電平分布處于所述重置與所述第一存儲電平分布之間；其中當(dāng)在所述第二遍編程期間沒有足夠的主機數(shù)據(jù)對所述元件中的至少一者進(jìn)行編程而所述至少一個元件在所述第一遍編程期間已被編程為所述第一存儲電平時，所述編程使得在所述第二遍編程之后所述至少一個元件的所述電荷存儲電平低于所述第三存儲電平分布的所述電荷存儲電平。
2.根據(jù)權(quán)利要求1所述的方法，其中所述編程包括將主機數(shù)據(jù)載入一數(shù)據(jù)緩沖器中，和根據(jù)所述數(shù)據(jù)緩沖器中的所述數(shù)據(jù)將電壓耦合到所述元件以將所述元件編程為選定的存儲電平，所述編程進(jìn)一步包括在所述第一遍編程之后將數(shù)據(jù)載入所述數(shù)據(jù)緩沖器中，使得在所述元件中，在所述數(shù)據(jù)緩沖器中沒有對應(yīng)的主機數(shù)據(jù)的那些元件在所述第二遍編程期間不會被編程。
3.根據(jù)權(quán)利要求2所述的方法，其中在所述第一遍編程之后載入所述數(shù)據(jù)緩沖器中的所述數(shù)據(jù)不是來自一主機。
4.根據(jù)權(quán)利要求2所述的方法，其中在所述第一遍編程之后載入所述數(shù)據(jù)緩沖器中的所述數(shù)據(jù)對應(yīng)于所述重置電荷存儲電平分布。
5.根據(jù)權(quán)利要求2所述的方法，其中在所述第一遍編程之后載入所述數(shù)據(jù)緩沖器中的所述數(shù)據(jù)使得在所述數(shù)據(jù)緩沖器中沒有對應(yīng)數(shù)據(jù)的所述元件的編程在所述第二遍編程期間被禁止。
6.根據(jù)權(quán)利要求2所述的方法，其中通過并非單獨控制的感測電路來編程在所述數(shù)據(jù)緩沖器中沒有對應(yīng)主機數(shù)據(jù)的所述元件的所述電壓電平和在所述數(shù)據(jù)緩沖器中具有對應(yīng)主機數(shù)據(jù)的所述元件的所述電壓電平。
7.根據(jù)權(quán)利要求2所述的方法，其中所述元件被分為復(fù)數(shù)個群組，且復(fù)數(shù)個旗標(biāo)電荷存儲單元中的每一者均用于存儲旗標(biāo)數(shù)據(jù)，所述旗標(biāo)數(shù)據(jù)指示所述復(fù)數(shù)個群組中的一對應(yīng)群組的所述元件是否已在所述第二遍編程中被編程，所述方法進(jìn)一步包括讀取存儲在所述復(fù)數(shù)個群組元件中的存儲電平，其中通過將不同的讀取電壓耦合到所述元件來讀取存儲在所述群組之一中至少某些所述元件中的每一個中的所述存儲電平以獲得復(fù)數(shù)個讀取值；將所述復(fù)數(shù)個讀取值存儲在存儲器件中；和根據(jù)存儲在對應(yīng)于所述群組之一的所述旗標(biāo)電荷存儲單元中的所述旗標(biāo)數(shù)據(jù)而僅選擇所述復(fù)數(shù)個讀取值中的一者來表示存儲在所述至少某些元件中的每一者中的主機數(shù)據(jù)。
8.根據(jù)權(quán)利要求2所述的方法，其中所述元件被分為復(fù)數(shù)個群組，且每一群組包括至少一個用于存儲旗標(biāo)數(shù)據(jù)的旗標(biāo)電荷存儲單元，所述旗標(biāo)數(shù)據(jù)指示所述群組的元件是否已在所述第二遍編程中被編程，在所述復(fù)數(shù)個群組的至少兩者中的所述元件由一共用字線控制，其中所述讀取是讀取所述旗標(biāo)電荷存儲單元中存儲的所述旗標(biāo)數(shù)據(jù)，使得在所述旗標(biāo)數(shù)據(jù)指示在所述至少兩個群組的一第一群組中的所述元件已在所述第二遍編程中被編程且所述至少兩個群組的一第二群組中的所述元件在所述第二遍編程中未被編程時，所述讀取是通過將不同序列的讀取電壓耦合到所述第一和第二群組中的所述元件來讀取存儲在所述第一和第二群組的元件中的存儲電平。
9.根據(jù)權(quán)利要求8所述的方法，其中由所述第一和第二群組中所述元件中的每一者的存儲電平表示的數(shù)據(jù)包括二進(jìn)制值的至少一第一和一第二變量的一有序集合，所述有序集合也用于對所述元件進(jìn)行編程，其中在所述第一遍編程期間所述元件將被編程達(dá)到的所述存儲電平是根據(jù)所述第一變量的至少一值來確定的，且在所述第二遍編程期間所述元件將被編程達(dá)到的所述存儲電平是根據(jù)所述第二變量的至少一值來確定的，且其中所述讀取僅將一個讀取電壓耦合到所述第一群組中的元件以提供由所述存儲電平表示的所述第一變量的值，并將兩個不同的讀取電壓耦合到所述第二群組中的元件以提供由所述存儲電平表示的所述第一變量的值。
10.根據(jù)權(quán)利要求8所述的方法，其中所述讀取是讀取對應(yīng)于所述至少兩個群組的所述旗標(biāo)電荷存儲單元中存儲的所述旗標(biāo)數(shù)據(jù)，使得當(dāng)所述旗標(biāo)數(shù)據(jù)指示由所述共用字線控制的所述元件中的某些但不是全部元件已在所述第二遍編程中被編程時，分配更多時間以用于所述第二遍編程中未被編程元件的所述讀取。
11.根據(jù)權(quán)利要求10所述的方法，其中所述旗標(biāo)電荷存儲單元沿所述字線定位，以指示沿所述字線的所述復(fù)數(shù)個群組中所述至少兩者的元件是否已在所述第二遍編程期間被編程，且當(dāng)所述旗標(biāo)數(shù)據(jù)指示由所述字線控制的所述群組中的一個或一個以上群組在所述第二遍編程期間未被編程時，以一方式產(chǎn)生一忙信號以在將要讀取在所述第二遍編程中未被編程的元件時向一用戶指示預(yù)期要更多的等待時間。
12.根據(jù)權(quán)利要求2所述的方法，其中由所述元件中每一者的存儲電平表示的數(shù)據(jù)包括二進(jìn)制值的至少一第一和一第二變量的一有序集合，所述有序集合也用于對所述元件進(jìn)行編程，其中在所述第一遍編程期間所述元件將被編程達(dá)到的所述存儲電平是根據(jù)所述第一變量的至少一值來確定的，且在所述第二遍編程期間所述元件將被編程達(dá)到的所述存儲電平是根據(jù)所述第二變量的至少一值來確定的，所述方法進(jìn)一步包括通過將不同的讀取電壓耦合到所述元件來讀取所述元件的存儲電平以提供由所述存儲電平表示的所述第二變量的值，其中對于一第一讀取電壓，所述第二變量的一第一值指示在所述讀取期間所述元件中的電流低于一閾值，且所述第二變量的一第二值指示在所述讀取期間所述元件中的電流高于所述閾值，且對于一第二讀取電壓，所述第二變量的所述第一值指示在所述讀取期間所述元件中的電流高于所述閾值，且所述第二變量的所述第二值指示在所述讀取期間所述元件中的電流低于所述閾值。
13.根據(jù)權(quán)利要求12所述的方法，其中所述第一讀取電壓位于所述重置電平與所述第二存儲電平之間，且所述第二讀取電壓位于所述第一與第三存儲電平之間。
14.根據(jù)權(quán)利要求2所述的方法，其中所述元件被分為復(fù)數(shù)個群組，且復(fù)數(shù)個旗標(biāo)電荷存儲單元中的每一者均用于存儲旗標(biāo)數(shù)據(jù)，所述旗標(biāo)數(shù)據(jù)指示所述復(fù)數(shù)個群組中的一對應(yīng)群組的所述元件是否已在所述第二遍編程中被編程，所述方法進(jìn)一步包括以高速緩沖存儲器時序讀取存儲在所述復(fù)數(shù)個群組元件中的存儲電平，所述高速緩沖存儲器時序包括偽時間周期，其中用于讀取在所述第二遍編程中未被編程的所述群組之一中所述元件中存儲的所述存儲電平的所述偽時間周期長于用于讀取已在所述第二遍編程中被編程的所述群組中另一者中的所述元件中存儲的所述存儲電平的所述偽時間周期。
15.根據(jù)權(quán)利要求2所述的方法，其中所述元件被分為復(fù)數(shù)個群組，每一群組包括至少一個旗標(biāo)電荷存儲單元用于存儲旗標(biāo)數(shù)據(jù)，所述旗標(biāo)數(shù)據(jù)指示所述群組的元件是否已在所述第二遍編程中被編程，所述復(fù)數(shù)個群組中的至少兩者由一共用字線控制，所述方法進(jìn)一步包括當(dāng)所述第二遍編程期間存在足夠的主機數(shù)據(jù)對所述至少兩個群組的至少一者但不是全部進(jìn)行編程時，存儲或改變所述至少兩個群組中的所述旗標(biāo)電荷存儲單元中的至少一者中的旗標(biāo)數(shù)據(jù)以指示所述主機數(shù)據(jù)的一邊界。
16.根據(jù)權(quán)利要求15所述的方法，其中所述至少兩個群組中的兩個群組彼此相鄰定位，其中所述兩個相鄰群組中的一第一群組中的所述元件已在所述第二遍編程中被編程，且所述兩個鄰近群組中的第二群組中的所述元件在所述第二遍編程中未被編程，且其中所述存儲是將旗標(biāo)數(shù)據(jù)存儲在所述兩個相鄰群組的所述旗標(biāo)單元中的至少一者中，使得存儲在所述第一群組的所述旗標(biāo)單元中的所述旗標(biāo)數(shù)據(jù)不同于存儲在所述第二群組的所述旗標(biāo)單元中的所述旗標(biāo)數(shù)據(jù)，以指示所述主機數(shù)據(jù)邊界位于所述兩個相鄰群組之間。
17.根據(jù)權(quán)利要求1所述的方法，其中所述編程包括將主機數(shù)據(jù)載入一數(shù)據(jù)緩沖器中，和根據(jù)所述數(shù)據(jù)緩沖器中的所述數(shù)據(jù)將電壓耦合到所述元件以根據(jù)一編碼方案將所述元件編程為選定的存儲電平分布，所述編碼方案使得在所述元件中，編程電壓在所述第二遍編程期間不會耦合到在所述數(shù)據(jù)緩沖器中沒有對應(yīng)主機數(shù)據(jù)的所述元件。
18.根據(jù)權(quán)利要求17所述的方法，其中所述編碼方案不是灰度格雷碼。
19.根據(jù)權(quán)利要求17所述的方法，其中由所述元件中每一者的存儲電平表示的數(shù)據(jù)包括二進(jìn)制值的至少一第一和一第二變量的一有序集合，所述有序集合也用于對所述元件進(jìn)行編程，其中在所述第一遍編程期間所述元件將被編程達(dá)到的所述存儲電平是根據(jù)所述第一變量的至少一值來確定的，且在所述第二遍編程期間所述元件將被編程達(dá)到的所述存儲電平是根據(jù)所述第二變量的至少一值來確定的，且其中所述編碼方案使得表示所述重置和第一存儲電平的所述第二變量的值是相同的。
20.根據(jù)權(quán)利要求19所述的方法，其進(jìn)一步包括通過將三個不同的讀取電壓循序耦合到所述元件來讀取存儲在所述元件中的存儲電平以獲得所述第二變量的一值。
21.根據(jù)權(quán)利要求1所述的方法，其中所述編程包括將主機數(shù)據(jù)載入一數(shù)據(jù)緩沖器中，和根據(jù)所述數(shù)據(jù)緩沖器中的所述數(shù)據(jù)將電壓耦合到所述元件以根據(jù)一編碼方案將所述元件編程為選定的存儲電平，所述編碼方案使得在所述元件中，在所述數(shù)據(jù)緩沖器中沒有對應(yīng)主機數(shù)據(jù)的所述元件的電荷存儲電平在所述第二遍編程之后低于所述第三存儲電平分布的所述電荷存儲電平。
22.根據(jù)權(quán)利要求21所述的方法，其中對在所述數(shù)據(jù)緩沖器中沒有對應(yīng)主機數(shù)據(jù)的所述元件附近的元件的所述編程由于場效耦合而使得在所述數(shù)據(jù)緩沖器中沒有對應(yīng)主機數(shù)據(jù)的所述元件的所述電荷存儲電平具有一不同于所述第一存儲電平分布的分布。
23.根據(jù)權(quán)利要求21所述的方法，其中所述編碼方案不是格雷碼。
24.根據(jù)權(quán)利要求21所述的方法，其中由所述元件中每一者的存儲電平表示的數(shù)據(jù)包括二進(jìn)制值的至少一第一和一第二變量的一有序集合，所述有序集合也用于對所述元件進(jìn)行編程，其中在所述第一遍編程期間所述元件將被編程達(dá)到的所述存儲電平是根據(jù)所述第一變量的至少一值來確定的，且在所述第二遍編程期間所述元件將被編程達(dá)到的所述存儲電平是根據(jù)所述第二變量的至少一值來確定的，且其中所述編碼方案使得表示所述重置和第一存儲電平的所述第二變量的值是相同的。
25.根據(jù)權(quán)利要求24所述的方法，其進(jìn)一步包括通過將三個不同的讀取電壓循序耦合到所述元件來讀取存儲在所述元件中的存儲電平以獲得所述第二變量的一值。
26.一種存儲器系統(tǒng)，其包括一類型的非易失性存儲器單元，其存儲數(shù)據(jù)作為其電荷存儲元件中的對應(yīng)的不同電荷電平；和一電路，其在至少兩遍編程中對所述電荷存儲元件進(jìn)行編程，其中所述元件被分為復(fù)數(shù)個群組，每一群組包括至少一個對應(yīng)的用于存儲旗標(biāo)數(shù)據(jù)的旗標(biāo)電荷存儲單元，所述旗標(biāo)數(shù)據(jù)指示所述群組的元件是否已在所述第二遍編程中被編程，所述復(fù)數(shù)個群組中的至少兩者由一共用字線控制，且其中當(dāng)在所述第二遍編程期間存在足夠的主機數(shù)據(jù)對所述至少兩個群組中的至少一者但不是全部進(jìn)行編程時，所述電路使旗標(biāo)數(shù)據(jù)在所述至少兩個群組中的所述旗標(biāo)電荷存儲單元的至少一者中存儲或改變以指示所述主機數(shù)據(jù)的一邊界。
27.根據(jù)權(quán)利要求26所述的系統(tǒng)，其中所述至少兩個群組中的兩個群組彼此相鄰定位，其中所述兩個相鄰群組中的一第一群組中的所述元件已在所述第二遍編程中被編程，且所述兩個相鄰群組的第二群組中的所述元件在所述第二遍編程中未被編程，且所述電路將旗標(biāo)數(shù)據(jù)存儲在所述兩個相鄰群組的所述旗標(biāo)單元中的至少一者中，使得存儲在所述第一群組的所述旗標(biāo)單元中的所述旗標(biāo)數(shù)據(jù)不同于存儲在所述第二群組的所述旗標(biāo)單元中的所述旗標(biāo)數(shù)據(jù)，以指示主機數(shù)據(jù)邊界位于所述兩個相鄰群組之間。
28.根據(jù)權(quán)利要求26所述的系統(tǒng)，其中所述電路根據(jù)一讀取序列讀取所述至少兩個群組的元件的每一者中存儲的數(shù)據(jù)，所述讀取序列是根據(jù)所述至少兩個群組的所述對應(yīng)旗標(biāo)單元中所存儲的所述旗標(biāo)數(shù)據(jù)而選自復(fù)數(shù)個不同的讀取序列。
29.根據(jù)權(quán)利要求26所述的系統(tǒng)，所述電路包括存儲器件，所述電路將不同的讀取電壓耦合到所述至少兩個群組中至少某些所述元件中的每一者以獲得復(fù)數(shù)個讀取值并將所述讀取值存儲在所述存儲器件中，和根據(jù)對應(yīng)于所述至少兩個群組的所述旗標(biāo)電荷存儲單元中所存儲的所述旗標(biāo)數(shù)據(jù)而僅選擇所述復(fù)數(shù)個讀取值中的一者以表示存儲在所述元件中的主機數(shù)據(jù)。
30.根據(jù)權(quán)利要求26所述的系統(tǒng)，其中當(dāng)旗標(biāo)數(shù)據(jù)指示由所述共用字線控制的所述至少兩個群組的一第一群組中的所述元件已在所述第二遍編程中被編程且所述至少兩個群組的一第二群組中的所述元件在所述第二遍編程中未被編程時，所述電路通過將不同序列的讀取電壓耦合到所述第一和第二群組中的所述元件來讀取存儲在所述第一和第二群組元件中的存儲電平。
31.根據(jù)權(quán)利要求30所述的系統(tǒng)，其中由所述第一和第二群組中所述元件中的每一個的存儲電平表示的數(shù)據(jù)包括二進(jìn)制值的至少一第一和一第二變量的一有序集合，所述電路使用所述有序集合對所述元件進(jìn)行編程，其中在所述第一遍編程期間所述元件將被編程達(dá)到的所述存儲電平是根據(jù)所述第一變量的至少一值來確定的，且在所述第二遍編程期間所述元件將被編程達(dá)到的所述存儲電平是根據(jù)所述第二變量的至少一值來確定的，且其中所述電路僅將一個讀取電壓耦合到所述第一群組中的元件以提供由所述存儲電平表示的所述第一變量的值，并將兩個不同的讀取電壓耦合到所述第二群組中的元件以提供由所述存儲電平表示的所述第一變量的值。
32.根據(jù)權(quán)利要求26所述的系統(tǒng)，其中存儲在所述至少兩個群組中所述旗標(biāo)電荷存儲單元中的所述旗標(biāo)數(shù)據(jù)指示所述至少兩個群組中的所述元件是否已在所述第二遍編程中被編程，且所述電路讀取所述旗標(biāo)電荷存儲單元中存儲的所述旗標(biāo)數(shù)據(jù)并分配更多時間以用于在所述第二遍編程中未被編程的元件的所述讀取。
33.根據(jù)權(quán)利要求32所述的系統(tǒng)，其中當(dāng)將要讀取在所述第二遍編程中未被編程的元件時，所述電路產(chǎn)生一忙信號以向一用戶指示預(yù)期要更多的等待時間。
34.根據(jù)權(quán)利要求26所述的系統(tǒng)，其中所述元件被分為復(fù)數(shù)個群組，且復(fù)數(shù)個旗標(biāo)電荷存儲單元中的每一者用于存儲旗標(biāo)數(shù)據(jù)，所述旗標(biāo)數(shù)據(jù)指示所述復(fù)數(shù)個群組中的一對應(yīng)群組的所述元件是否已在所述第二遍編程中被編程，所述電路以使用偽時間周期的高速緩沖存儲器時序讀取存儲在所述復(fù)數(shù)個群組元件中的存儲電平，其中所述電路使用的用于讀取在所述第二遍編程中未被編程的所述群組之一中的所述元件中存儲的所述存儲電平的偽時間周期長于用于讀取已在所述第二遍編程中被編程的所述群組中另一個中的所述元件中存儲的所述存儲電平的偽時間周期。
全文摘要
在其中以兩遍或兩遍以上循序編程對存儲器單元進(jìn)行編程的非易失性存儲器編程方案中，當(dāng)在第二遍編程期間沒有足夠的主機數(shù)據(jù)對至少某些存儲器單元進(jìn)行編程時，某些存儲器單元可能被編程為錯誤的閾值電壓。這可通過修改編程方案來防止發(fā)生這種情況。在一種實施方案中，這是通過以下方法實現(xiàn)的選擇不會使存儲器單元在第二遍編程期間被編程為錯誤的閾值電壓的編碼方案，或根據(jù)不會使單元被編程為錯誤狀態(tài)的替代性數(shù)據(jù)來編程存儲器單元。
文檔編號G11C16/04GK1942975SQ200580011792
公開日2007年4月4日 申請日期2005年4月19日 優(yōu)先權(quán)日2004年4月23日
發(fā)明者李彥, 玉品·卡溫·方, 三輪徹 申請人:桑迪士克股份有限公司