專利名稱：用列解碼器選擇其片狀導線的集成的鐵電存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到一個集成存儲器，其存儲單元是用片狀導線連接的。
在US5,592,410 A中敘述了FRAM或者FeRAM(鐵電隨機存取存儲器)形式的鐵電存儲器。其存儲單元有選擇晶體管和存儲電容器。存儲電容器有鐵電介質(zhì)，這個鐵電介質(zhì)依賴于被存儲的邏輯狀態(tài)可以采取不同的極性狀態(tài)。極性狀態(tài)影響存儲電容器的電容。每個存儲電容器的電極是由相應的選擇晶體管與存儲器的位導線相連的。選擇晶體管的控制接頭是與存儲器的字導線相連的。存儲電容器的第二個電極是與片狀導線相連的。當讀存取期間將選擇晶體管導電接通和將片狀導線的電勢從低電勢脈動到高電勢。在與存儲單元連接的位導線上的電勢改變?nèi)缓筮M行處理。這是與極性有關(guān)的存儲器電容的一個尺度和因此將其用于確定各個被存儲的邏輯狀態(tài)。
在US 5,592,410 A中的字導線的走向是垂直于位導線和片狀導線是與字導線平行的。每個片狀導線是與字解碼器的同一個輸出端相連的。通過激活一個字導線于是也同時激活所屬的片狀導線。這導致了，所有由各個被激活的字導線選擇的存儲單元通過與其連接的片狀導線的脈沖信號影響所屬位導線上的電勢。
以下任務是以本發(fā)明為基礎(chǔ)的，敘述一個集成存儲器，其有具有存儲電容器的存儲單元，這些存儲單元是用片狀導線連接的，和在其上當激活一個字導線時通過在片狀導線上的脈沖信號只影響與字導線交叉的在位導線一部分上的電勢。
這個任務是用集成存儲器按照權(quán)利要求1解決的。本發(fā)明的有益結(jié)構(gòu)和擴展結(jié)構(gòu)是從屬權(quán)利要求的對象。
按照本發(fā)明將與存儲單元的存儲電容器連接的片狀導線安排為與位導線平行的。各自一個片狀導線和至少一個位導線是與同一個存儲單元相連的。將列解碼器依賴于附上的列地址用于選擇一個片狀導線。
雖然在US 5,592,410 A中片狀導線的走向是與字導線平行的和與字導線解碼器的輸出端相連接，而在本發(fā)明中片狀導線的走向是與字導線平行的和是由列解碼器控制的。因此，每個片狀導線是與所屬的位導線的存儲單元相連的，達到了只有那個存儲單元被片狀導線的脈沖信號發(fā)現(xiàn)，其所屬的位導線對于各個存儲器存取是必要的。因此只有那個位導線的電勢受到所屬片狀導線上的脈沖信號的影響，而這個位導線正巧對于數(shù)據(jù)傳輸是必要的。
在本發(fā)明擴展結(jié)構(gòu)的集成存儲器中有控制單元用于影響從位導線向存儲器以外進行數(shù)據(jù)傳輸，控制單元各自有一個控制輸入端，這個經(jīng)過一個片狀導線與列解碼器的各自一個輸出端相連接。
在這個擴展結(jié)構(gòu)上將片狀導線用于從列解碼器向控制單元傳送控制信號。
按照第一個實施形式的控制單元例如可以是第一個開關(guān)元件，經(jīng)過這個開關(guān)元件將位導線與讀放大器相連接。按照其他實施形式的控制單元是激活單元，激活單元是各自從屬于一個讀放大器的和用于激活各個讀放大器。按照其他實施形式的控制單元是第二個開關(guān)元件，經(jīng)過這個開關(guān)元件將讀放大器與數(shù)據(jù)導線連接，將數(shù)據(jù)導線用于傳輸由讀放大器放大的，從存儲單元中讀出的數(shù)據(jù)。
下面借助于附圖
表示的實施例敘述本發(fā)明。
附圖表示了具有單-晶體管/單-電容器-類型的存儲單元MC的FRAM。將存儲單元MC安排在位導線BL和字導線WL的交又點上。位導線BL和字導線WL的走向是相互垂直的。存儲器有很多片狀導線PL，將片狀導線安排為與位導線BL平行。將位導線組合成位導線副。為了簡化起見在附圖上只表示了每個位導線副的一個位導線。實際上當選定一個位導線BL時也始終同時選定了一個互補的位導線，互補的位導線在存儲單元MC中讀存取時提供一個相應的參考信號。
在附圖上放大地表示了一個存儲單元MC。存儲單元有一個選擇晶體管TM和一個存儲電容器CM。存儲電容器CM有一個鐵電介質(zhì)。存儲電容器的一個電極是經(jīng)過選擇晶體管TM與所屬的位導線BL相連接。其另外的電極是與一個片狀導線PL相連接。選擇晶體管TM的門是與一個字導線WL相連接。
位導線BL是經(jīng)過任何第一個n-通道-晶體管T1與所屬的有差別的讀放大器SA相連的。附圖一共表示了四個讀放大器SA，各自有四個位導線副BL從屬于讀放大器。每個讀放大器SA是經(jīng)過兩個第二個晶體管T2與一個數(shù)據(jù)導線副DLi相連的。在寫存取時將數(shù)據(jù)經(jīng)過數(shù)據(jù)導線DLi傳輸?shù)阶x放大器SA和從這里經(jīng)過位導線BL傳輸?shù)酱鎯卧狹C中。當讀存取時數(shù)據(jù)傳輸是在相反方向進行的，其中將讀放大器用于將各個位導線副上在讀取時調(diào)整的差別信號進行放大。
將每四個位導線副BL組合成各一列CLi。附圖一共表示了四列CLi。在存儲單元MC上存取時只各選定一列CLi，這樣例如在讀存取時讀放大器SA只用于放大從這個列CLi中提供的數(shù)據(jù)。
字導線是與可以輸入列地址RADR的列解碼器RDEC的輸出端相連的。列解碼器依賴于各個附上的列地址RADR選定一個字導線WL。
一個片狀導線PL是從屬于任何一個位導線副BL的。在附圖上片狀導線PL是用虛線表示的。每列CLi上的四個片狀導線PL是相互電連接的。它們是經(jīng)過各自一個列選擇導線CSLi與列解碼器CDEC的輸出端相連的。可以將列地址CADR輸入給列解碼器CDEC。依賴于輸入的列地址CADR列解碼器CDEC選定一個列選擇導線CSLi。列解碼器CDEC在這個選定的列導線CSLi上產(chǎn)生在存儲單元上讀存取或者寫存取時對于與各個列選擇導線CSLi相連接的片狀導線PL所要求的脈沖信號。脈沖信號例如可以有在US 5,592,410 A中表示的曲線。
每列CLi的四個片狀導線PL在其與列解碼器相反的端部與從屬于各個列CLi的第一個晶體管T1的控制接頭相連接。因此列解碼器CDEC的輸出端經(jīng)過片狀導線PL與第一個晶體管T1的控制接頭相連接。
此外附圖表示了具有四個輸入端的或-柵OR。這些輸入端的任何一個是與每列CLi的四個片狀導線PL相連的?；?柵OR的輸出端是與第一個與-柵AND1的第一個輸入端相連接的，其輸出端是與每個讀放大器SA的激活單元AKT相連接的。第一個與-柵AND1的第二個輸入端是與激活導線CSA相連接的。如果將高電平輸入給激活單元時，激活單元AKT的作用是激活各個讀放大器SA。這是當情況是，如果不僅激活信號CSA而且或-柵OR的輸出端有高電平時。
此外或-柵OR與第二個與-柵AND2的第一個輸入端相連接，其輸出端與第二個晶體管T的控制接頭相連接。第二個與-柵AND2的第二個輸入端是與選擇導線DLS相連的。如果不僅選擇信號DLS而且或-柵OR的輸出端有高電平時，第二個晶體管T2經(jīng)過第二個與-柵AND2導電接通。
片狀導線PL在非選擇狀態(tài)有低電平。當從一列CLi的存儲單元MC中讀存取時，列解碼器CDEC依賴于附上的列地址CADR選定相應的列選擇導線CSLi。列解碼器經(jīng)過這個列選擇導線CSLi將對于讀取所要求的脈沖信號傳輸給被選定列CLi的四個片狀導線PL。經(jīng)過這些脈沖信號一方面將從屬于這個列CLi的八個第一個晶體管T1導電接通。同時在或-柵OR的輸出端同樣出現(xiàn)脈沖信號。激活導線CSA和選擇導線DLS得到一個高電平。因此將四個讀放大器SA經(jīng)過第一個與-柵AND1和其激活單元AKT通過或-柵OR的輸出信號激活，如果例如將它們例如與集成電路的供電電勢相連接。將或-柵OR的輸出信號經(jīng)過第二個與-柵AND2也輸入給第二個晶體管T2的控制接頭，則將這個也用脈沖信號節(jié)拍導電連接。
在這個實施例中將列解碼器CDEC不僅用于選定片狀導線PL，而且用于激活一列CLi的第一個晶體管T1，激活四個讀放大器SA以及激活與這些連接的八個第二個晶體管T2。在本發(fā)明其他的實施例中也可以只將三個上述元件中的一個或者兩個經(jīng)過片狀導線PL與列解碼器CDEC相連接。
或-柵OR是必要的，因為在這個實施例中將讀放大器SA用于在多路上將四個不同列CLi提供的數(shù)據(jù)放大。這樣它們必須每一次被激活，如果在列CLi中只將一列通過列解碼器CDEC選定時。
附圖只表示了比較大的存儲器的一部分，存儲器有多個組每個組有四個讀放大器SA和從屬的第一個晶體管T1和第二個晶體管T2以及被連接的存儲單元MC。所有這些組是經(jīng)過它們的八個第二個晶體管T2與同樣的四個數(shù)據(jù)導線副DLi相連接的。當然經(jīng)過列解碼器CDEC在一個讀放大器組中只各自選定一列CLi，這樣當一次讀存取時只從這個選定的列CLi中將四個數(shù)據(jù)比特經(jīng)過所屬的讀放大器SA傳輸?shù)綌?shù)據(jù)導線副CLi上。當將不同的列地址CADR從屬于每列CLi時，激活導線CSA和選擇導線DLA對于所有的讀放大器組是共同的。
權(quán)利要求
1.集成存儲器，-具有存儲單元(MC)，將存儲單元安排在位導線(BL)和字導線(WL)的交叉點上和各自至少有一個選擇晶體管(TM)和一個存儲電容器(CM)，-在其上將選擇晶體管(TM)的控制接頭與一個字導線(WL)相連接和每個選擇晶體管將所屬存儲電容器(CM)的一個電極與一個位導線(BL)連接在一起，-具有引導脈沖信號的片狀導線(PL)，將片狀導線與一個與各個選擇晶體管(TM)相反的存儲電容器(CM)的電極相連接，-具有一個行解碼器(REDEC)用于字導線(WL)的地址選擇和-具有一個列解碼器(CDEC)，-在其中將片狀導線(PL)安排與位導線(BL)平行，-在其中將各自一個片狀導線(PL)和至少一個位導線(BL)與同一個存儲單元(MC)相連接，-和在其中將列解碼器(CDEC)依賴于附上的列地址(CADR)選定至少一個片狀導線(PL)，其特征為，-控制單元(T1，T2，AKT)為了影響從位導線(BL)向存儲器外進行數(shù)據(jù)傳輸各自有一個控制輸入端，其經(jīng)過一個片狀導線(PL)與列解碼器(CDECD)的各自一個輸出端相連接。
2.按照權(quán)利要求1的集成存儲器，-其控制單元是第一個開關(guān)元件(T1)，-具有讀放大器(SA)用于將從存儲單元(MC)中被讀出的數(shù)據(jù)放大，被讀出的數(shù)據(jù)經(jīng)過各自第一個開關(guān)元件(T1)與至少一個位導線(BL)相連接，-和在其中每個第一個開關(guān)元件(T1)的控制接頭是與列解碼器(CDEC)的一個輸出端經(jīng)過那個片狀導線(PL)相連接，那個片狀導線是從屬于與各個第一個開關(guān)元件(T1)連接的位導線(BL)的。
3.按照權(quán)利要求1的集成存儲器，-具有讀放大器(SA)用于將從存儲單元(MC)中讀出的數(shù)據(jù)放大，被讀出的數(shù)據(jù)是與各自至少一個位導線(BL)相連接的。-其控制單元是激活單元(AKT)，激活單元各自從屬于一個讀放大器(SA)和激活單元有用于激活各個讀放大器的一個激活輸入端，-在其中每個讀放大器(SA)的激活單元(AKT)的激活輸入端是與列解碼器(CDEC)的一個輸出端經(jīng)過那個片狀導線(PA)相連接的，那個片狀導線是從屬于與各個讀放大器連接的位導線(BL)的。
4.按照權(quán)利要求3的集成存儲器，-其讀放大器(SA)是各自與至少兩個位導線(BL)相連接的，不同的列地址(CADR)是從屬于它的。-和在其中那個片狀導線(PL)，這是從屬于與各個讀放大器(SA)連接的位導線(BL)的，是經(jīng)過一個或-邏輯連接(OR)與各個讀放大器的激活輸入端相連接的。
5.按照權(quán)利要求1的集成存儲器，-其控制單元是第二個開關(guān)元件(T2)，-具有讀放大器(SA)用于將從存儲單元(MC)中讀出的數(shù)據(jù)放大，被讀出的數(shù)據(jù)是與各自至少一個位導線(BL)相連接的，-具有數(shù)據(jù)導線(DLi)用于將通過讀放大器(SA)放大的，從存儲單元(MC)讀出的數(shù)據(jù)進行傳輸，被讀出的數(shù)據(jù)經(jīng)過第二個開關(guān)元件(T2)是與讀放大器相連的，-在其中每個第二個開關(guān)元件(T2)的控制接頭是與列解碼器(CDEC)的輸出端經(jīng)過那個片狀導線(PL)相連的，那個片狀導線是從屬于與各個讀放大器(SA)連接的位導線(BL)的。
6.按照權(quán)利要求5的集成存儲器，-其讀放大器(SA)是與各自至少兩個位導線(BL)相連的，不同的列地址(CADR)是從屬于它的，-和在其中那個片狀導線(PL)，這是從屬于與各個讀放大器(SA)連接的位導線(BL)的，是經(jīng)過一個或-邏輯連接(OR)與各個讀放大器連接的第二個開關(guān)元件(T2)的控制接頭相連的。
7.按照權(quán)利要求1的集成存儲器，這是一個鐵電存儲器，其存儲電容器(CM)有一個鐵電介質(zhì)。
全文摘要
集成存儲器有片狀導線(PL),將片狀導線安排為與位導線平行。此時各自一個片狀導線(PL)和至少一個位導線(BL)是與同一個存儲單元(MC)相連接的。將列解碼器(CDEC)用于依賴于列地址(CADR)選定一個片狀導線(PL)。
文檔編號G11C11/22GK1346494SQ0080597
公開日2002年4月24日 申請日期2000年4月3日 優(yōu)先權(quán)日1999年4月1日
發(fā)明者T·施拉格, H·赫尼格施米德 申請人:因芬尼昂技術(shù)股份公司