專利名稱：具有存儲單元和基準單元的集成存儲器以及這種存儲器的運行方法
技術領域：
本發(fā)明涉及具有存儲單元和基準單元的一種集成存儲器，以及這種存儲器的一種運行方法。
在US 5,844,832 A中和在US 5,572,459 A中說明了具有1晶體管/1電容器型的存儲單元的鐵電存儲器(FRAM或FeRAM)。存儲電容器具有一個鐵電電介層，為了存儲不同的邏輯狀態(tài)將鐵電電介層的極化調節(jié)到不同的值上。通過調節(jié)電介層的極化來影響存儲電容器的電容。由于所述的存儲單元在讀出訪問時基于它們有限的電容，可能僅促成與它們連接的位線上的微小的電位改變，這些存儲器具有差分讀出放大器，正如它們例如也在DRAM(動態(tài)隨機存取存儲器)上得到采用的那樣。每個讀出放大器是與一對位線連接的。在存儲單元中之一的讀出訪問時，將這個存儲單元經(jīng)位線之一電氣地與所屬的讀出放大器連接，而與此讀出放大器連接的位線對的另一個位線，將基準單元與讀出放大器的第二輸入端電氣地連接。
基準單元基本上是像FRAM的標準存儲單元那樣構造的，并且用于在相應的第二位線上生成基準電位。然后讀出放大器放大在兩個位線之間出現(xiàn)的電位差。為了生成第二位線上的所希望的基準電位，事先在基準單元中存儲相應的基準信息是必要的。為此，既在US5,572,459 A中，也在US 5,844,832 A中，與標準存儲單元相比修改了基準單元，辦法是將它們是經(jīng)附加的晶體管與用于輸送所希望基準信息的電位線連接。這些附加的晶體管是與存儲單元之內的一個電路節(jié)點連接的，此電路節(jié)點位于有關選擇晶體管和基準單元的存儲電容器之間。
通過附加的晶體管所修改的上述存儲單元具有這種缺點，即基于附加存在的晶體管它們不是完全等同地像標準存儲單元那樣構造的。這導致這種后果，即不能在像標準存儲單元那樣的相同網(wǎng)格(Raster)中制造基準單元。由此產生存儲器的一種高費用的制造工藝。
本發(fā)明的任務在于提供所述類型的一種集成存儲器，可以在規(guī)則的網(wǎng)格中布置此存儲器的存儲單元和基準單元。此外應提供這種存儲器的一種運行方法。
用按權利要求1的一種集成存儲器以及用按權利要求9的一種運行方法解決這些任務。本發(fā)明的有利的結構和進一步發(fā)展是從屬權利要求的對象。
集成存儲器具有等同構造的存儲單元和基準單元。第二開關元件用于將基準信息輸送到基準單元中。由于第二開關元件不是與基準單元之內的電路節(jié)點，而是與所屬位線上的電路節(jié)點連接的，因此不必相對于存儲單元來修改基準單元。這一方面使得在規(guī)則的網(wǎng)格中制造具有存儲單元和基準單元的存儲單元陣列成為可能，網(wǎng)格的范圍是通過存儲單元的最小尺寸給定的。另一方面產生這種優(yōu)點，即以相同的方式進行基準信息進入基準單元中的寫入和讀出，正如數(shù)據(jù)進入存儲單元中的寫入或讀出那樣。由于在訪問時存儲單元準確的性能也取決于制造工藝的起伏，所以像存儲單元那樣等同構造的基準單元的訪問性能，基于這樣的影響，像對存儲單元中的那種訪問性能那樣，以相同的方式受到影響。因此保證了，甚至對于存儲器的不同制造條件，由基準單元供支配的基準信息是與標準存儲單元的已改變的訪問性能匹配的。
按本發(fā)明的一個進一步發(fā)展，基準單元和第一開關元件是布置在有關位線的與讀出放大器相對的末端上的。由此產生電路技術上有利的一種裝置，在此裝置上需要較少的控制信號用于控制第一開關元件。為了保持單元陣列的網(wǎng)格，第一開關元件同樣可以布置在此網(wǎng)格中。
按本發(fā)明的一個另外的進一步發(fā)展，第一開關元件是布置在有關位線的與讀出放大器相向的末端上的。這有這種優(yōu)點，即在讀出放大器上常常有足夠的位置供支配，并且甚至當存儲單元陣列的網(wǎng)格基于很小的存儲單元而變得很小時，可以因此毫無問題地布置開關元件。
以下借助展示實施例的附圖詳述本發(fā)明。所展示的

圖1為集成存儲器的第一實施例，圖2為來自圖1的集成存儲器的一種變型，圖3為集成存儲器的另一個實施例，圖4為來自圖3的實施例的一種變型，
圖5為不同實施例的存儲單元和基準單元的構造。
雖然以下借助涉及一種FRAM型鐵電存儲器的實施例來闡述本發(fā)明，但本發(fā)明是不局限于這樣的存儲器的。它們適合于在所有集成存儲器上的應用，這些集成存儲器具有差分讀出放大器以及與此連接的位線對，除了標準存儲單元之外，基準單元也是連接到這些位線對上的。例如本發(fā)明也適合于在DRAM上的應用。
圖1展示FRAM型集成存儲器的存儲單元陣列的一個片段。展示了與各一個差分讀出放大器SAi連接的兩個位線對BLi，bBLi。在讀出訪問時讀出放大器SAi放大在有關位線對上存在的電壓，并且將這些電壓經(jīng)放大轉送到數(shù)據(jù)導線對LDQi，bLDQi上。在寫入訪問時，它們向有關的位線對傳輸數(shù)據(jù)導線對的電壓。盡管圖1中僅表示了兩個位線對BLi，bBLi，但存儲器具有許多帶有相應的讀出放大器SAi的位線對。盡管在這里所描述的實施例上闡述“折疊的位線方案”，在此方案上每個位線對的兩個位線互相平行分布，本發(fā)明是同樣好地可應用到按“開放的位線方案”構造的存儲器上的，在這些存儲器上一個位線對的兩個位線是布置在所屬讀出放大器的不同側面上的。
標準存儲單元MC是布置在位線與字線WLi的交叉點上的。此外存在著與晶體管柵極連接的一個預充電導線PRE，位線BLi，bBLi中的每一個是經(jīng)這些晶體管與預充電電位連接的。此外存儲器具有布置在位線BLi，bBLi與基準字線REFWL，bREFWL的交叉點上的基準單元RC?；鶞蕟卧猂C是與電路節(jié)點A中的位線連接的。
存儲單元MC和基準單元RC是等同構造的。圖5展示它們的構造。它們分別具有選擇晶體管T和帶有鐵電電介層的存儲電容器C。存儲電容器C的一個電極是與板電位PL連接的，而另一個電極是經(jīng)選擇晶體管T與相應的位線BLi連接的。選擇晶體管T的柵極是與字線WLi中的一個或與基準字線REFWL中的一個連接的。對于基準單元RC在圖5中也畫入了電路節(jié)點A，在此電路節(jié)點A上基準單元是與所屬的位線BLi連接的。
從圖1中可獲悉，此實施例的位線BLi，bBLi是劃分為兩個范圍的，即在其中它們與存儲單元MC連接的一個第一范圍，和在其中它們與基準單元RC連接的一個第二范圍。位線的兩個范圍是經(jīng)第一開關元件S1互相連接的。此外一個第一電位線P1是經(jīng)第二開關元件S2與位線BLi，bBLi的末端連接的。在這里所觀察的實施例上第一S1和第二S2開關元件是n溝道晶體管。四個第一開關元件S1的柵極是與基準讀出線REFRD連接的，而第二開關元件S2的柵極是與基準寫入線REFWB連接的。
以下說明對在圖1中所示存儲器的讀出訪問。首先經(jīng)預充電導線照料，將所有的位線BLi，bBLi預充電到預充電電位上。隨后重新阻斷與預充電電位連接的晶體管。然后將字線WLi中的一個提到高電位上，而其余的字線保持在低電位上。借此選擇兩個與被激活的字線WLi連接的存儲單元MC，其辦法是將它們的存儲電容器C經(jīng)它們的選擇晶體管T導電地與所屬的位線連接。同時為了激活字線WLi中的一個，將基準字線REFWL，bREFWL中的屬于基準單元RC的那個基準字線提到高電位上，像正好要讀出的存儲單元MC那樣這些基準單元RC是未與相同的位線連接的。例如同時激活字線WL0和基準字線bREFWL。此外在此時刻基準讀出線REFRD是位于高電平上的，而基準寫入線REFWB是位于低電平上的。因此當時要讀出的存儲單元MC是與所屬讀出放大器SAi的其中一個輸入端連接的，而相應的基準單元RC是與此讀出放大器的另一個輸入端連接的。取決于存儲在存儲單元MC中的數(shù)據(jù)，或取決于存儲在基準單元中的基準信息，不同地影響與這些存儲單元MC和基準單元連接的位線BLi或bBLi的電位。隨后讀出放大器SAi放大在它的輸入端上的如此調節(jié)的電位差。
由于在所說明的存儲單元MC和基準單元RC上涉及在讀出訪問時破壞其存儲內容的這樣的單元，在讀出訪問結束時將此前所讀出的信息重新返回寫入單元是必要的。由于一方面總是將相同的基準信息寫入基準單元RC，另一方面(各按要存儲的數(shù)據(jù)不同)卻須時而將一個邏輯“1”，時而將一個邏輯“0”寫入存儲單元MC是所希望的，對于在此實施例上的返回寫入，將基準讀出線REFRD放到一個低電位上，使得重新阻斷第一開關元件S1。因此基準單元RC是從讀出放大器SAi脫開的。但是-如在FRAM或也在DRAM上通常的那樣-通過讀出放大器SAi進行從存儲單元MC所讀出數(shù)據(jù)的返回寫入，其辦法是在存儲單元MC中簡單地存儲由此讀出放大器SAi放大的信息。與此相反，通過第二開關元件S2經(jīng)基準寫入線REFWB的導電連接進行將基準信息返回寫入基準單元RC中。一個相應的基準電位VRef位于第一電位線P1上，將此基準電位VRef經(jīng)有關的第二開關元件S2寫入總還是經(jīng)基準字線bREFWL所選擇的基準單元RC中?，F(xiàn)在結束了讀出訪問。
以就本身而言已知的方式進行寫入訪問，此時相應的存儲單元MC被經(jīng)其字線WLi來選擇，并且從數(shù)據(jù)線對LDQi，bLDQi經(jīng)讀出放大器SAi向位線對BLi，bBLi傳輸所希望的數(shù)據(jù)。在此第一開關元件S1可以保持阻斷，和不進行基準字線REFWL，bREFWL之一的選擇。
在這里介紹的實施例中第一S1和第二S2開關元件以及基準單元RC是以像存儲單元MC那樣的同樣網(wǎng)格布置的。由此產生一種容易制造的，緊湊的存儲器結構體系。
圖2展示圖1中所示實施例的一種變型。在以下借助圖2至4闡述的實施例中，只要存在著差別，就僅討論在圖1中已經(jīng)闡述的組成部分及其功能。圖2中所示的存儲器附加地具有N溝道晶體管形式的第三開關元件S3。其中一個第三開關元件S3將位線BL0和BL1互相連接，而另一個開關元件S3連接位線bBL0和bBL1。第三開關元件S3的柵極是與各一個控制線SHT，bSHT連接的。第三開關元件S3是布置在位線BLi，bBLi的，位于第一S1和第二S2開關元件之間的第二范圍中的。相對于圖1中的實施例的其它的差別在于，僅第一位線對BL0，bBL0是經(jīng)第二開關元件S2與第一電位線P1連接的，而第二位線對BL1，bBL1是經(jīng)它的第二開關元件與第二電位線P2連接的。
兩個電位線P1，P2是與交變觸發(fā)器FF的各一個輸出端連接的，使得它們具有相反的電位。第三開關元件S3和兩個電位線P1，P2用于生成在儲單元MC中之一的讀出訪問時所需的基準電位。在基準信息經(jīng)第二開關元件S2寫入基準單元RC時，將一個基準信息寫入第一位線對BL0，bBL0的基準單元RC中，此基準信息是與寫入第二位線對BL1，bBL1的基準單元RC中的那個基準信息相反的。觸發(fā)器FF用于生成電位線P1，P2上的這兩個相反的基準信息。經(jīng)觸發(fā)器FF的節(jié)拍輸入端C以規(guī)則的時間間距促成在其輸出端信號的極性方面的交變。由此防止，總是將同一個邏輯狀態(tài)寫入基準單元RC中，這同一邏輯狀態(tài)會導致相應的基準單元RC或它們的存儲電容器C的鐵電電介層的疲勞。用觸發(fā)器FF將各自不同的邏輯狀態(tài)寫入兩個位線對的基準單元RC中是可能的，這些邏輯狀態(tài)以較大的時間間距用觸發(fā)器FF的節(jié)拍交替。在另外的實施例中也可以用另外的方式代替用觸發(fā)器FF來輸送相反的基準信息。尤其是可以靜態(tài)地，其極性不變化地輸送它們。
如果在按圖2的存儲器上在讀出訪問時例如重新激活字線WL0和基準字線bREFWL的話，兩個激活的基準單元RC則基于它們的相反的邏輯電平在相應的位線bBLi上生成各不同的電位，它們是經(jīng)第一開關元件S1與這些位線bBLi導電地連接的。隨后經(jīng)屬于這兩個位線的控制線bSHT進行相應的第三開關元件S3的導電連接。與此相反屬于兩個另外位線BLi的第三開關元件S3保持阻斷。導電的第三開關元件S3短接與它連接的兩個位線bBLi。由此進行這兩個位線之間的電位補償，由此生成所希望的基準電位?，F(xiàn)在激活兩個讀出放大器SAi，這兩個讀出放大器SAi分別放大電位差，此電位差存在于基準電位和在與有關所激活存儲單元MC電氣連接的位線BLi上所出現(xiàn)的電位之間。
在按圖2的存儲器上，類似于在來自圖1中的那個存儲器上那樣，進行在讀出訪問結束時的返回寫入。此前卻經(jīng)控制線bSHT重新阻斷第三開關元件S3。在基準信息返回寫入基準單元RC期間第一開關元件S1又是阻斷的，而第二開關元件S2是導電的。
圖3和4展示集成存儲器的實施例，在此集成存儲器上第一開關元件S1，第二開關元件S2和電位線P1，P2是布置在位線BLi，bBLi的與讀出放大器SAi相向的末端上的。不僅在圖3中，而且在圖4中位線BLi，bBLi也就是經(jīng)第一開關元件S1與讀出放大器SAi連接的。以此方式使得具有基準單元RC的存儲單元MC的一種互相聯(lián)系的存儲單元陣列成為可能，因為現(xiàn)在第一開關元件S1將位線不再劃分為要么與存儲單元，要么與基準單元連接的范圍。由于通常在讀出放大器SAi附近有足夠的位置供支配，即使當生成具有很小結構尺寸的存儲器時，按圖3和4的實踐有時比按圖1和2的實踐是較無問題地可能的。尤其是當讀出放大器SAi是經(jīng)(未示出的)相應的多路轉換器各自與多個位線對連接時，則在讀出放大器SAi附近有足夠的位置供支配。
按圖3的存儲器與按圖1的那個存儲器的差別，和圖4中的存儲器與圖2中的那個存儲器的差別此外在于，與位線BL0，bBL0連接的第一開關元件S1是與一個第一選擇線MUX連接的，而兩個另外的第一開關元件S1是與一個第二選擇線bMUX連接的。一個其它的差別在于，與位線BL0，BL1連接的第二開關元件S2是在它們的柵極上與一個第一基準寫入線REFWB連接的，而與位線bBL0和bBL1連接的第二開關元件S2是在它們的柵極上與一個第二基準寫入線bREFWB連接的。
對圖3中存儲器的讀出訪問例如重新通過激活字線WL0和基準字線bREFWL進行。此外將第一選擇線MUX和第二選擇線bMUX提到一個高電平上，而兩個基準寫入線REFWB，bREFWB有一個低的電位。所有第一開關元件S1則是導電的，而所有第二開關元件S2是阻斷的。在通過讀出放大器SAi放大所出現(xiàn)的差值信號之后，如此進行進入存儲單元MC和基準單元RC中的返回寫入，即將基準單元RC從讀出放大器脫開，此時相應的第一開關元件S1阻斷。采用使第二選擇線bMUX據(jù)有一個低電平，而第一選擇線MUX保留一個高電平的辦法來實現(xiàn)這一點。隨后第二基準寫入線bREFWB據(jù)有一個高電平，使得與此電平連接的第二開關元件S2導電。第一基準寫入線REFWB此時保持在低電平上。由于字線WL0和基準字線bREFWL繼續(xù)是激活的，現(xiàn)在經(jīng)與位線BLi連接的第一開關元件S1進行將由讀出放大器SAi放大的信息返回寫入到存儲單元MC中，并且同時進行將所希望的基準信息從第一電位線P1經(jīng)與位線bBLi連接的第二開關元件S2傳輸進入兩個所選擇的基準單元RC中。
圖4中所示的存儲器又以針對圖2已經(jīng)說明的方式通過讀出兩個基準單元RC來生成在讀出放大器SAi上所需的基準電位，在這兩個基準單元RC中存儲了互相相反的信息，并且生成經(jīng)相應的第三開關元件S3的隨后的短接。由于圖4中的第三開關元件S3是直接布置在讀出放大器SAi上的，對于從基準單元RC中所讀出基準信息的短接，此前導電地接通第一開關元件S1是必要的。第三開關元件S3卻也可以是布置在第一開關元件S1的與讀出放大器SAi相背的側面上的，使得當已經(jīng)進行了經(jīng)相應的第三開關元件S3的短接時，才必須導電地接通第一開關元件S1。與圖3相當，進行圖4中的第一和第二開關元件S1，S2的控制。
在按圖2和4的實施例上重要的是，在激活讀出放大器SAi和放大所確定的電位差值之前，在短接輸送基準信息的兩個位線之后，通過相應的第三開關元件S3重新阻斷后者。否則在從兩個同時要讀出的存儲單元MC中讀出互相相反信息的情況下，導致在兩個然后驅動相反電平的讀出的放大器SAi之間的短接。
在這里所述的實施例上，分別進行將從存儲單元MC中讀出的數(shù)據(jù)經(jīng)讀出放大器SAi返回寫入，和將從基準單元RC中讀出的基準信息分別同時經(jīng)相應電位線P1，P2返回寫入。此外在所有的實施例上進行從存儲單元MC中讀出數(shù)據(jù)，和從基準單元RC中讀出基準信息，以及分別同時經(jīng)第三開關元件S3短接與基準單元RC連接的位線。
按圖1和圖2的實施例有這個其它的優(yōu)點，在將基準信息返回寫入基準單元RC中時不將位線BLi，bBLi的整個電容與各自的電位線P1，P2連接，而是僅將位線的與基準單元RC連接的很短的范圍與有關的電位線P1，P2連接。由此可以經(jīng)第二開關元件S2以微小的損耗和在很短的時間之后進行基準信息的返回寫入。
權利要求
1.集成存儲器-具有存儲單元(MC)，--這些存儲單元(MC)是分別布置在字線(WLi)與一個第一位線對的各一個位線(BL0，bBL0)的交叉點上的，--并且這些存儲單元(MC)分別具有一個選擇開關元件(T)，經(jīng)此選擇開關元件(T)它們是與有關的位線連接的，和此選擇開關元件(T)的控制接頭是與有關的字線連接的，-具有與第一位線對連接的一個差分讀出放大器(SA0)，-具有兩個基準單元(RC)，--這兩個基準單元(RC)是分別布置在位線(BL0，bBL0)中之一與各一個基準字線(REFWL，bREFWL)的交叉點上的，--這兩個基準單元(RC)具有像存儲單元(MC)那樣的相同構造，--并且這兩個基準單元(RC)具有一個選擇開關元件(T)，經(jīng)此選擇開關元件(T)它們是在一個電路節(jié)點(A)上與有關的位線連接的，和選擇開關元件(T)的控制接頭是與有關的基準字線(REFWL，bREFWL)連接的，-具有第一開關元件(S1)，電路節(jié)點(A)經(jīng)這些開關元件與讀出放大器(SA0)連接，-和具有第二開關元件(S2)，電路節(jié)點(A)經(jīng)這些開關元件與一個第一電位線(P1)連接，此第一電位線(P1)用于輸送應存儲在基準單元(RC)中的第一電位。
2.按權利要求1的集成存儲器，-此集成存儲器的基準單元(RC)是布置在有關位線(BL0，bBL0)的與讀出放大器(SA0)相對的一個末端上的，-并且此集成存儲器的第一開關元件(S1)是布置在電路節(jié)點(A)和與所屬存儲單元(MC)的選擇開關元件(T)連接的有關位線的范圍之間的。
3.按權利要求2的集成存儲器，此集成存儲器的第二開關元件(S2)和此集成存儲器的第一電位線(P1)同樣是布置在有關位線(BL0，bBL0)的與讀出放大器(SA0)相背的末端上的。
4.按權利要求1的集成存儲器，此集成存儲器的第一開關元件(S1)將有關位線(BL0，bBL0)的與讀出放大器(SA0)相向的末端與讀出放大器連接。
5.按權利要求4的集成存儲器，此集成存儲器的第二開關元件(S2)和此集成存儲器的第一電位線(P1)是布置在有關位線(BL0，bBL0)的與讀出放大器(SA0)相向的末端上的。
6.按權利要求4的集成存儲器，-在此集成存儲器上在對位線(BL0)之一的存儲單元(MC)之一的讀出訪問期間--此存儲單元(MC)的選擇開關元件(T)和另一個位線(bBL0)的基準單元(RC)的選擇開關元件是導電的，--以及兩個第一開關元件(S1)是導電的，而兩個第二開關元件(S2)是不導電的，-并且在此集成存儲器上在讀出訪問期間所進行的將事先從相應存儲單元(MC)中所讀出的信息返回寫入期間，通過讀出放大器(SA0)--有關存儲單元(MC)和基準單元(RC)的選擇開關元件(T)是導電的，--并且只有與該一個位線(BL0)連接的第一開關元件(S1)和與該另一個位線(bBL0)連接的第二開關元件(S2)是導電的。
7.按以上權利要求之一的集成存儲器，-具有一個第二位線對(BL1，bBL1)，此第二位線對(BL1，bBL1)是與一個其它的差分讀出放大器(SA1)連接的，并且此第二位線對(BL1，bBL1)像第一位線對(BL0，bBL0)那樣，具有相應的存儲單元(MC)和基準單元(RC)以及第一(S1)和第二(S2)開關元件，-具有兩個第三開關元件(S3)，這兩個第三開關元件(S3)分別將第一對的位線(BL0，bBL0)之一與第二對的位線(BL1，bBL1)之一連接，-并且具有一個第二電位線(P2)，第二對的位線(BL1，bBL1)的電路節(jié)點(A)是經(jīng)相應的第二開關元件(S2)與此第二電位線(P2)連接的，并且此第二電位線(P2)用于輸送要存儲在第二位線對的基準單元(RC)中的第二電位。
8.按權利要求7的集成存儲器，具有與兩個電位線(P1，P2)連接的一個控制單元(FF)用于生成具有分別交替電平的兩個電位。
9.集成存儲器的運行方法具有以下的步驟-從一個存儲單元(MC)中讀出信息，并且經(jīng)一個第一位線(BL0)向一個差分讀出放大器(SA0)的一個第一輸入端傳輸信息，-從一個基準單元(RC)中讀出一個基準信息，并且經(jīng)一個第二位線(bBL0)向讀出放大器(SA0)的一個第二輸入端傳輸基準信息，-通過讀出放大器放大位于讀出放大器(SA0)的輸入端上的電壓，-從讀出放大器脫開基準單元(RC)，-將基準單元(RC)與一個電位線(P1)連接，-和經(jīng)第二位線(bBL0)向基準單元(RC)傳輸電位線(P1)的電位。
10.按權利要求9的運行方法具有以下的其它的步驟經(jīng)第一位線(BL0)將通過讀出放大器(SA0)放大的信號返回寫入存儲單元(MC)中，同時經(jīng)第二位線(bBL0)傳輸電位到基準單元(RC)中。
全文摘要
存儲器具有等同構造的存儲單元(MC)和基準單元(RC)。將基準信息寫入基準單元(RC)中,辦法是將基準單元(RC)經(jīng)第一開關元件(S1)從讀出放大器(SAi)脫開,并且將位線(BLi,bBLi)的與基準單元(RC)連接的部分,經(jīng)第二開關元件(S2)與輸送基準信息的一個電位線(P1)電氣地連接。
文檔編號G11C7/00GK1344415SQ00805371
公開日2002年4月10日 申請日期2000年3月10日 優(yōu)先權日1999年3月23日
發(fā)明者T·貝姆, G·布勞恩, H·赫尼格施米德, Z·曼約基, T·雷爾 申請人:因芬尼昂技術股份公司