一種基于MPC824x提供通用接口的處理器的制造方法
【專利摘要】本實用新型公開了一種基于MPC824x提供通用接口的處理器，包括中央控制單元，以及分別與中央控制單元相連的MPC603E微處理器內(nèi)核、存儲控制器、PCI控制單元、雙UART單元、以太網(wǎng)控制器、I2C單元等。采用通用的菲斯卡爾MPC603e處理器，處理能力強，并提供了多種通用通信接口，包括PCI接口、以太網(wǎng)接口、串行通信接口、I2C總線接口等，可廣泛用于無線LAN、路由器/交換機、嵌入式計算器、多通道調(diào)制解調(diào)器、網(wǎng)絡存儲、圖像顯示系統(tǒng)、企業(yè)I/O輸入輸出處理器、以太網(wǎng)訪問設(shè)備、RAID系統(tǒng)磁盤控制器、復印打印設(shè)備控制器。
【專利說明】
一種基于MPC824X提供通用接口的處理器
技術(shù)領(lǐng)域
[0001] 本實用新型涉及處理器研究領(lǐng)域，特別涉及一種基于MPC824X提供通用接口的處 理器。
【背景技術(shù)】
[0002] 在各種互聯(lián)網(wǎng)和數(shù)據(jù)通信的高端應用中，處理器作為通信以及控制的中心，是不 可缺少的一個核心模塊。由于處理器模塊技術(shù)復雜，接口眾多，這大大增加了開發(fā)的技術(shù)難 度。
[0003] 采用高性能的處理器通用模塊，使開發(fā)者從復雜的處理器設(shè)計工作中解放出來， 只集中關(guān)注外圍電路的設(shè)計以及應用，可以在項目開發(fā)過程中減少處理器部分調(diào)試所花費 時間和可能出現(xiàn)的錯誤，極大地縮短設(shè)計周期、加快上市速度并減少升級的時間和復雜性， 從而降低了總擁有成本并提供了杰出的可擴展性。
[0004] MPC824X是高速度低價格的第二代PowerPC，具有PCI 2.2接口，是中端設(shè)備經(jīng)典之 作，有非常強的嵌入式表現(xiàn)，具有優(yōu)異的性能、較低的能量損耗以及較低的散熱量，在實際 工作中得到廣泛應用。
[0005] 因此，研制基于MPC824X處理器，并提供各種通用的接口，例如PCI接口、I2C接口、 以太網(wǎng)接口、RS485接口等，對于滿足各種互聯(lián)網(wǎng)和數(shù)據(jù)通信的高端應用以及縮短開發(fā)周期 等具有重要應用價值。 【實用新型內(nèi)容】
[0006] 本實用新型的目的在于克服現(xiàn)有技術(shù)的缺點與不足，提供一種基于MPC824X提供 通用接口的處理器，該處理器具有多種接口，處理能力強，應用場合廣泛。
[0007] 本實用新型的目的通過以下的技術(shù)方案實現(xiàn):一種基于MPC824X的處理器，包括中 央控制單元，以及分別與中央控制單元相連的MPC603E微處理器內(nèi)核、存儲控制器、PCI控制 單元和雙UART單元。所述中央控制單元是MPC824x處理器芯片內(nèi)的核心控制部件，通過60X 總線與MPC603E微處理器內(nèi)核、Boot(啟動程序器）、Flash、SDRAM(Synchronous Dynamic Random Access Memory，同步動態(tài)隨機存儲器)連接，用于負責對MPC603E微處理器內(nèi)核和 外圍所有部件之間的控制以及通信。所述存儲控制器通過存儲控制線與Flash、SDRAM連接， 同時支持雙Boot啟動。所述雙UART單元中其中一 UART控制器外接一 RS232電平轉(zhuǎn)換芯片，用 于提供RS232電平標準的調(diào)試串口；另一個UART控制器直接連接到子卡插座，用于母板采用 RS485電平進行串行通信。
[0008] 優(yōu)選的，所述處理器包括以太網(wǎng)控制器，所述以太網(wǎng)控制器與PCI控制單元通過 PCI總線相連，外接一以太網(wǎng)電平轉(zhuǎn)換芯片，用于提供10M/100M自適應以太網(wǎng)通信接口。
[0009] 優(yōu)選的，所述處理器包括I2C單元，所述I2C單元與中央控制單元相連，用于提供I 2C 標準通信接口。
[0010] 具體的，所述RS232電平轉(zhuǎn)換芯片采用ADM3202ARN。
[0011] 具體的，所述以太網(wǎng)電平轉(zhuǎn)換芯片采用PHY器件MS5153。
[0012] 本實用新型與現(xiàn)有技術(shù)相比，具有如下優(yōu)點和有益效果：
[0013] 本實用新型采用通用的菲斯卡爾MPC603E微處理器，處理能力強，并提供了多種通 用通信接口，包括PCI接口、以太網(wǎng)接口、串行通信接口、I2C總線接口等，可廣泛用于無線 LAN、路由器/交換機、嵌入式計算器、多通道調(diào)制解調(diào)器、網(wǎng)絡存儲、圖像顯示系統(tǒng)、企業(yè)I/O 輸入輸出處理器、以太網(wǎng)訪問設(shè)備、RAID系統(tǒng)磁盤控制器、復印打印設(shè)備控制器。
【附圖說明】
[0014] 圖1是本實用新型裝置的結(jié)構(gòu)原理示意圖。
【具體實施方式】
[0015] 下面結(jié)合實施例及附圖對本實用新型作進一步詳細的描述，但本實用新型的實施 方式不限于此。
[0016] 實施例1
[0017] 如圖1所示，本實施例所述處理器，采用菲思卡爾POWERPC系列MPC824x作為主控芯 片，該主控芯片集成MPC603E微處理器內(nèi)核、32位PCI主橋、64位總線SDRAM控制器。具有高性 能的處理能力，處理能力達488MIPS0266MHZ。同時提供標準的PCI接口，最高支持272MB R0M、2GBSDRAM，支持雙Boot啟動。MPC603E集成浮點單元、運行/存儲單元、系統(tǒng)寄存器單元 等功能。
[0018] 本實施例采用雙通道集成DMA控制器，支持直接模式或鏈接模式，支持PCI與PCI之 間、本地與PCI之間，本地與本地之間，每通道64字節(jié)傳送隊列。所述存儲控制器通過存儲控 制線與Flash、SDRAM連接，同時支持雙Boot啟動。所述處理器中，MPC603E微處理器內(nèi)核、中 央控制單元均分別通過60X總線與Flash、SDRAM相連，同時支持雙Boot啟動。
[0019] 本實施例包括PCI控制單元，用于提供PCI總線接口，接口信號為P_CLK、P_IDSEL、 P_IDSEL2、P_INT〈3..0>、P_REQ〈3..0>、P_GNT〈3..0>、REQ2、GNT2、P_FRAME、P_DEVSEL、P_ IRDY、P_L0CK、P_PAR、P_TRDY、P_PERR、P_ST0P、P_SERR、P_CBE〈 3 · · 0 >、P_AD〈 31 · · 0 >、。兼容 PCI2.2規(guī)范，32位總線，最大支持66MHZ。支持最多可連接5個PCI設(shè)備，通過REQ〈4. .0>、GNT〈 4. . 0>進行請求和許可。支持工作于PCI主模式或PCI從模式，具體實施方法為：
[0020] (1)當工作于PCI主模式時(PCI_M0DE = 0)，P_REQ〈3··0>、P_GNT〈3··0>用于外接的 PCI設(shè)備。P_REQ4\P_GNT4用于模塊內(nèi)部的PCI設(shè)備RTL8139。
[0021] (2)當工作于 PCI 從模式時(PCI_M0DE=l)，P_REQ3/P_GNT3用于本MPC824x向主PCI 申請總線使用權(quán)，REQ2/GNT2用于本模塊內(nèi)以太網(wǎng)控制器RTL8139向主PCI申請總線使用權(quán)。 [0022] 本實施例所述處理器還包括一 RTL8139以太網(wǎng)控制器，所述RTL8139以太網(wǎng)控制器 掛接于PCI總線上，外接PHY器件MS5153以太網(wǎng)電平轉(zhuǎn)換芯片，可提供10M/100M自適應以太 網(wǎng)通信接口，接口 信號為FE_TX+、FE_TX-、FE_RX+、FE_RX-。
[0023]本實施例提供兼容于ST16550的雙UART單元，該單元包括兩個UART控制器。其中一 個UART控制器外接PHY器件RS232電平轉(zhuǎn)換芯片ADM3202ARN，提供RS232電平標準的調(diào)試接 口，用于與電腦串行通信口進行聯(lián)機調(diào)試，接口信號為RS232_TX、RS232_RX。另一個UART控 制器直接連接到子卡插座，用于母板采用RS485電平進行串行通信，接口信號為RS485TX、 RS485TEN、RS485RX、RS485REN。
[0024] 本實施例所述處理器還包括一 I2C單元，所述I2C單元與中央控制單元相連，用于提 供12C標準通信接口，接口信號為12C_SCL、12C_SDA。
[0025] 本實施例模塊對外輸出接口信號如表1所示。
[0026] 表1模塊對外接口信號定義
[0027]
[0028] 上述實施例為本實用新型較佳的實施方式，但本實用新型的實施方式并不受上述 實施例的限制，其他的任何未背離本實用新型的精神實質(zhì)與原理下所作的改變、修飾、替 代、組合、簡化，均應為等效的置換方式，都包含在本實用新型的保護范圍之內(nèi)。
【主權(quán)項】
1. 一種基于MPC824X提供通用接口的處理器，其特征在于，包括中央控制單元，以及分 別與中央控制單元相連的MPC603E微處理器內(nèi)核、存儲控制器、PCI控制單元和雙UART單元， 所述中央控制單元是MPC824x處理器芯片內(nèi)的核心控制部件，通過60X總線與MPC603E微處 理器內(nèi)核、Boot、Flash、SDRAM連接，用于負責對MPC603E微處理器內(nèi)核和其他所有部件之間 的控制以及通信;所述存儲控制器通過存儲控制線與Flash、SDRAM連接，同時支持雙Boot啟 動;所述雙UART單元中其中一 UART控制器外接一 RS232電平轉(zhuǎn)換芯片，用于提供RS232電平 標準的調(diào)試串口；另一個UART控制器直接連接到子卡插座，用于母板采用RS485電平進行串 行通信。2. 根據(jù)權(quán)利要求1所述的基于MPC824X提供通用接口的處理器，其特征在于，所述處理 器包括以太網(wǎng)控制器，所述以太網(wǎng)控制器與PCI控制單元通過PCI總線相連，外接一以太網(wǎng) 電平轉(zhuǎn)換芯片，用于提供10M/100M自適應以太網(wǎng)通信接口。3. 根據(jù)權(quán)利要求1所述的基于MPC824X提供通用接口的處理器，其特征在于，所述處理 器包括I2C單元，所述I 2C單元與中央控制單元相連，用于提供I2C標準通信接口。4. 根據(jù)權(quán)利要求1所述的基于MPC824X提供通用接口的處理器，其特征在于，所述RS232 電平轉(zhuǎn)換芯片采用ADM3202ARN。5. 根據(jù)權(quán)利要求2所述的基于MPC824X提供通用接口的處理器，其特征在于，所述以太 網(wǎng)電平轉(zhuǎn)換芯片采用PHY器件MS5153。
【文檔編號】G06F13/40GK205656615SQ201620353747
【公開日】2016年10月19日
【申請日】2016年4月25日 公開號201620353747.X, CN 201620353747, CN 205656615 U, CN 205656615U, CN-U-205656615, CN201620353747, CN201620353747.X, CN205656615 U, CN205656615U
【發(fā)明人】陳崗
【申請人】廣東輕工職業(yè)技術(shù)學院