一種高可靠性高速spi總線擴(kuò)展電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及工業(yè)控制技術(shù)領(lǐng)域，尤其是涉及一種SPI總線輸入輸出擴(kuò)展電路。
【背景技術(shù)】
[0002]常見(jiàn)的SPI總線擴(kuò)展采用的是專用芯片(包括可編輯器件)和通用邏輯器件。專用芯片具有配置靈活、體積小、通信速度高等優(yōu)點(diǎn)，但是價(jià)格高。通用邏輯芯片雖然價(jià)格低，但是擴(kuò)展通道數(shù)越多占板面積較大，通信速度隨著輸入輸出增加而降低(驅(qū)動(dòng)能力不足)。如中國(guó)專利授權(quán)公告號(hào)CN204496211U，授權(quán)公告日2015年7月22日，名稱為“一種帶有標(biāo)準(zhǔn)SPI總線接口的擴(kuò)展10 口電路”的實(shí)用新型專利，就是其中的一種技術(shù)方案。它包括串行時(shí)鐘輸入線SCK、串行數(shù)據(jù)輸入線M0S1、串行數(shù)據(jù)輸出線MIS0以及片選線，擴(kuò)展10 口電路包括串行輸入并行輸出芯片、并行輸入串行輸出芯片和邏輯電路，串行數(shù)據(jù)輸出線MIS0連接并行輸入串行輸出芯片，串行數(shù)據(jù)輸入線M0SI通過(guò)邏輯電路連接串行輸入并行輸出芯片，串行時(shí)鐘輸入線SCK和片選線通過(guò)邏輯電路連接串行輸入并行輸出芯片、并行輸入串行輸出芯片；串行輸入并行輸出芯片和邏輯電路將串行數(shù)據(jù)輸入信號(hào)線M0SI的串行輸入數(shù)據(jù)轉(zhuǎn)化成并行輸出接口對(duì)應(yīng)的高低電平信號(hào)；并行輸入串行輸出芯片和邏輯電路將并行輸入接口的高低電平信號(hào)轉(zhuǎn)化成串行數(shù)據(jù)輸出信號(hào)線MIS0對(duì)應(yīng)的串行輸入數(shù)據(jù)；邏輯電路通過(guò)片選信號(hào)控制實(shí)現(xiàn)在串行時(shí)鐘SCK的上升沿SPI總線輸出數(shù)據(jù)、下降沿SPI總線采樣數(shù)據(jù)。該技術(shù)方案雖然擴(kuò)展了通道，但是沒(méi)有自檢功能，如果某個(gè)芯片發(fā)生異常，控制器無(wú)法實(shí)時(shí)獲取反饋，這將可能導(dǎo)致嚴(yán)重的后果。

【發(fā)明內(nèi)容】

[0003]為了解決現(xiàn)有技術(shù)中SPI總線擴(kuò)展電路的驅(qū)動(dòng)力不足傳輸回路無(wú)實(shí)時(shí)反饋的技術(shù)問(wèn)題，本實(shí)用新型提供一種驅(qū)動(dòng)力強(qiáng)、傳輸回路自檢的高可靠性高速SPI總線擴(kuò)展電路。
[0004]本實(shí)用新型的技術(shù)方案是:一種高可靠性高速SPI總線擴(kuò)展電路，它包括:輸入芯片組和輸出芯片組，輸入芯片組包括若干個(gè)串聯(lián)的輸入芯片U2，輸入芯片U2的輸入數(shù)據(jù)移位時(shí)鐘端和鎖存器時(shí)鐘端分別連接有反相電路，輸出芯片組包括若干個(gè)串聯(lián)的輸出芯片U1，輸出芯片U1的串入端口和并出端口分別連接有反相電路，輸出芯片U1的輸出端口與輸入芯片U2的輸入端口相連接。采用反相電路提升帶負(fù)載能力，一根信號(hào)線控制多個(gè)輸出，提高主控制運(yùn)行效率，節(jié)約成本。形成環(huán)回反饋，實(shí)現(xiàn)傳輸回路的自檢，確保整個(gè)數(shù)據(jù)傳輸回路的正確性。
[0005]作為優(yōu)選，反相電路包括反相器U4和反相器U5，反相器U4輸出端連接有電阻R2、反相器U5輸出端連接有電阻R3，反相器U4和反相器U5并聯(lián)，電阻R2和電阻R3并聯(lián)；兩個(gè)并聯(lián)的反相器增強(qiáng)了帶負(fù)載能力，反相器串接電阻有效地防止輸出冒險(xiǎn)，保證線路可靠。
[0006]作為優(yōu)選，電阻R2和電阻R3并聯(lián)端連接有電阻R1，電阻R1連接有電源；添加上拉電阻拉高了輸出電壓，增強(qiáng)了電路的驅(qū)動(dòng)能力。
[0007]與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是:針對(duì)控制端口多帶負(fù)載能力弱的問(wèn)題采用反相電路提升帶負(fù)載能力，實(shí)現(xiàn)一根信號(hào)線可控制多個(gè)輸出，提高主控制運(yùn)行效率，節(jié)約制造成本。輸入輸出芯片組形成環(huán)回反饋，實(shí)現(xiàn)傳輸回路的自檢，以最短延時(shí)發(fā)現(xiàn)總線異常，確保整個(gè)數(shù)據(jù)傳輸回路的正確性。
【附圖說(shuō)明】
[0008]附圖1為本實(shí)用新型電連接示意圖。
[0009]圖中:1_輸出芯片組；2_輸入芯片組；3_反相電路。
【具體實(shí)施方式】
[0010]下面通過(guò)實(shí)施例，并結(jié)合附圖，對(duì)本實(shí)用新型的技術(shù)方案作進(jìn)一步具體的說(shuō)明。
[0011]實(shí)施例1:
[0012]如圖1所示，一種高可靠性高速SPI總線擴(kuò)展電路，它包括:輸出芯片組1、輸入芯片組2和反相電路3。輸出芯片組1包括若干個(gè)串聯(lián)的輸出芯片U1。本實(shí)施例輸出芯片U1型號(hào)為74HC595。輸出芯片U1數(shù)量按電路設(shè)計(jì)需求而定。第一塊輸出芯片U1第9引腳與第二塊輸出芯片U1的第14引腳連接，后面的如此串聯(lián)。輸入芯片組2包括若干個(gè)串聯(lián)的輸入芯片U2。本實(shí)施例輸入芯片U2型號(hào)為74HC165。輸入芯片U2數(shù)量與輸出芯片U1數(shù)量相等。第一塊輸入芯片U2的第7引腳與第二塊輸入芯片U2的第10引腳連接，后面的如此串聯(lián)。最后一塊輸入芯片U2的第7引腳懸空。輸出芯片U1的輸出端口與輸入芯片U2的輸入端口相連接。最后一塊輸出芯片U1第1引腳、第15引腳分別與第一塊輸入芯片U2的第12引腳、第11引腳連接。反相電路3包括反相器U4和反相器U5。反相器U4輸出端連接有電阻R2、反相器U5輸出端連接有電阻R3。反相器U4和反相器U5并聯(lián)，并聯(lián)端為反相電路3的輸入端。電阻R2和電阻R3并聯(lián)，并聯(lián)端為反相電路3的輸出端。電阻R2和電阻R3并聯(lián)端連接有電阻R1，電阻R1連接有電源。輸出芯片U1的串入端口和并出端口分別連接有反相電路3。輸出芯片組1連接的反相電路3有兩個(gè)。每一個(gè)反相電路3的輸入端串接一個(gè)反相器U3。一個(gè)反相電路3的輸出端與輸出芯片組1的每一塊輸出芯片U1的第11引腳連接，另一個(gè)反相電路3的輸出端與輸出芯片組1的每一塊輸出芯片U1的第12引腳連接。輸入芯片U2的輸入數(shù)據(jù)移位時(shí)鐘端和鎖存器時(shí)鐘端分別連接有反相電路3。與輸入芯片組2連接的反相電路3有兩個(gè)。一個(gè)反相電路3的輸出端與輸入芯片組2的每一塊輸入芯片U2的第1引腳連接，另一個(gè)反相電路3的輸出端與輸入芯片組2的每一塊輸入芯片U2的第2引腳連接。
【主權(quán)項(xiàng)】
1.一種高可靠性高速SPI總線擴(kuò)展電路，它包括:輸入芯片組(2)和輸出芯片組(1)，其特征在于:所述輸入芯片組(2)包括若干個(gè)串聯(lián)的輸入芯片U2，輸入芯片U2的輸入數(shù)據(jù)移位時(shí)鐘端和鎖存器時(shí)鐘端分別連接有反相電路(3)，所述輸出芯片組(1)包括若干個(gè)串聯(lián)的輸出芯片U1，輸出芯片U1的串入端口和并出端口分別連接有反相電路(3)，所述輸出芯片U1的輸出端口與輸入芯片U2的輸入端口相連接。2.根據(jù)權(quán)利要求1所述的一種高可靠性高速SPI總線擴(kuò)展電路，其特征在于:所述反相電路(3)包括反相器U4和反相器U5，反相器U4輸出端連接有電阻R2、反相器U5輸出端連接有電阻R3，反相器U4和反相器U5并聯(lián)，電阻R2和電阻R3并聯(lián)。3.根據(jù)權(quán)利要求2所述的一種高可靠性高速SPI總線擴(kuò)展電路，其特征在于:所述電阻R2和電阻R3并聯(lián)端連接有電阻R1，電阻R1連接有電源。
【專利摘要】本實(shí)用新型提供一種高可靠性高速SPI總線擴(kuò)展電路，涉及工業(yè)控制技術(shù)領(lǐng)域。輸入芯片組包括若干個(gè)串聯(lián)的輸入芯片U2，輸入芯片U2的輸入數(shù)據(jù)移位時(shí)鐘端和鎖存器時(shí)鐘端分別連接有反相電路，輸出芯片組包括若干個(gè)串聯(lián)的輸出芯片U1，輸出芯片U1的串入端口和并出端口分別連接有反相電路，輸出芯片U1的輸出端口與輸入芯片U2的輸入端口相連接。本實(shí)用新型解決了現(xiàn)有技術(shù)中SPI總線擴(kuò)展電路的驅(qū)動(dòng)力不足傳輸回路無(wú)實(shí)時(shí)反饋的技術(shù)問(wèn)題。本實(shí)用新型有益效果為：采用反相電路提升帶負(fù)載能力，實(shí)現(xiàn)一根信號(hào)線可控制多個(gè)輸出，提高主控制運(yùn)行效率。輸入輸出芯片組形成環(huán)回反饋，實(shí)現(xiàn)傳輸回路的自檢，確保整個(gè)數(shù)據(jù)傳輸回路的正確性。
【IPC分類】G06F13/38
【公開(kāi)號(hào)】CN205068377
【申請(qǐng)?zhí)枴緾N201520814498
【發(fā)明人】張一鳴, 鄒紹洪, 岳劍鋒, 陳嵩
【申請(qǐng)人】浙江中自機(jī)電控制技術(shù)有限公司
【公開(kāi)日】2016年3月2日
【申請(qǐng)日】2015年10月21日