雙極晶體管的縮放的制作方法
【專利摘要】一種雙極晶體管結(jié)構(gòu)、設(shè)計與制造雙極晶體管的方法、設(shè)計具有雙極晶體管的電路的方法。設(shè)計該雙極晶體管的該方法包括：選擇雙極晶體管(圖18的240)的初始設(shè)計；縮放該雙極晶體管的該初始設(shè)計，以產(chǎn)生該雙極晶體管的已縮放設(shè)計(245)；根據(jù)該縮放之后該雙極晶體管的發(fā)射極的尺寸，決定是否需要該雙極晶體管的該已縮放設(shè)計的應(yīng)力補償(250)；以及若需要該雙極晶體管的該已縮放設(shè)計的應(yīng)力補償，則相對于該已縮放設(shè)計的發(fā)射極布局階層的布局，調(diào)整該已縮放設(shè)計的溝槽隔離布局階層的布局(255)，以產(chǎn)生該雙極晶體管的應(yīng)力補償縮放設(shè)計(260)。
【專利說明】
雙極晶體管的縮放
[00011 本發(fā)明申請是2010年6月3日提交的國際申請?zhí)枮镻CT/US2010/037149并于2011年 11月15日進入中國國家階段的申請?zhí)枮?01080021384.5、發(fā)明名稱為"雙極晶體管的縮放" 的發(fā)明申請的分案申請。
技術(shù)領(lǐng)域
[0002] 本發(fā)明涉及雙極晶體管領(lǐng)域，更具體地，其涉及設(shè)計、建模和制造雙極晶體管以及 雙極晶體管結(jié)構(gòu)的方法。
【背景技術(shù)】
[0003] -種改善雙極晶體管性能的方法為利用縮放來縮小晶體管的幾何形狀，不過隨著 雙極晶體管的尺寸縮小，以到達性能變化與預(yù)期不同的點。因此，本領(lǐng)域中存在減輕上述缺 陷與限制的需求。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明的第一方面為一種方法，其包括:選擇雙極晶體管的初始設(shè)計;縮放該雙極 晶體管的該初始設(shè)計，以產(chǎn)生該雙極晶體管的已縮放設(shè)計;根據(jù)該縮放之后該雙極晶體管 的發(fā)射極的尺寸，決定是否需要該雙極晶體管的該已縮放設(shè)計的應(yīng)力補償；以及若需要該 雙極晶體管的該已縮放設(shè)計的應(yīng)力補償，則相對于該已縮放設(shè)計的發(fā)射極布局階層的布 局，調(diào)整該已縮放設(shè)計的溝槽隔離布局階層的布局，以產(chǎn)生該雙極晶體管的應(yīng)力補償縮放 設(shè)計。
[0005] 本發(fā)明的第二方面為一種方法，其包括：（a)選擇電路設(shè)計；（b)使用一或多個計算 機處理器，從該電路設(shè)計當中提取雙極晶體管的布局階層以及對應(yīng)的布局參數(shù)；（c)使用該 一或多個計算機處理器，從所述多個布局參數(shù)決定所述多個雙極晶體管的裝置參數(shù)；（d)使 用該一或多個計算機處理器，執(zhí)行該電路設(shè)計的電路模擬；（e)根據(jù)該模擬的結(jié)果，決定該 電路設(shè)計是否符合預(yù)定性能目標；（f)若不符合所述多個性能目標，則對于所述多個雙極晶 體管中至少一個，相對于該至少一雙極晶體管的發(fā)射極布局階層的布局，調(diào)整該至少一雙 極晶體管的溝槽隔離布局階層的布局；以及(g)重復(fù)步驟(b)至(f)，直到符合所述多個性能 目標或預(yù)定次數(shù)。
[0006] 本發(fā)明的第三方面為一種方法，其包括:在基板內(nèi)形成溝槽，并且用電介質(zhì)材料填 充該溝槽，以形成定義該基板內(nèi)集電極周邊的溝槽隔離;在該集電極上形成基極;在該基極 上形成發(fā)射極;從該溝槽移除該電介質(zhì)材料的全部或一部分；以及在該基板、該基極以及該 發(fā)射極的暴露區(qū)上以及該溝槽上形成介電帽層;該帽層密封該溝槽的上區(qū)，并且在該集電 極的該周邊周圍形成空隙。
[0007] 本發(fā)明的第四方面為一種雙極晶體管，其包括:基板內(nèi)的溝槽，該溝槽位于該基板 內(nèi)集電極的周邊附近;該集電極上的基極;該基極內(nèi)的發(fā)射極；以及介電帽層，其位于該基 板、該基極以及該發(fā)射極的暴露區(qū)上，并且延伸超過該溝槽;該帽層密封該溝槽但是并未將 其填充。
[0008] 本發(fā)明的第五方面為一種雙極晶體管，其包括:基板內(nèi)的電介質(zhì)填充溝槽，該電介 質(zhì)填充溝槽定義該基板內(nèi)集電極的周邊，該集電極在與該基板頂表面平行的平面內(nèi)具有狗 骨頭形(dog-bone)剖面;該集電極上的基極；以及該基極內(nèi)的發(fā)射極。
【附圖說明】
[0009] 本發(fā)明的特征都在所附權(quán)利要求中闡述。然而，通過參考下列示例性具體實施例 的詳細描述搭配附圖，可對本發(fā)明本身有最佳了解，其中：
[0010] 圖1為可適用本發(fā)明的具體實施例的示例性雙極晶體管的平面圖/俯視圖；
[0011] 圖2為通過圖1中線段2-2的剖面圖；
[0012]圖3為通過圖1中線段3-3的剖面圖；
[0013] 圖4為集電極電流密度對發(fā)射極周長對面積比例的曲線圖，其顯示根據(jù)標準雙極 晶體管模型的預(yù)期值與實體雙極晶體管的測量值；
[0014] 圖5A為示例性多發(fā)射極雙極晶體管的平面圖，而圖5B為通過圖5A中線段5B-5B的 制造的裝置的剖面圖；
[0015] 圖6為飽和集電極電流密度的測量值對實體雙極晶體管的發(fā)射極面積的曲線圖；
[0016] 圖7為beta的測量值對實體雙極晶體管的集電極的電流密度的曲線圖；
[0017] 圖8為集電極至發(fā)射極擊穿電壓的測量值對實體雙極晶體管發(fā)射極面積的曲線 圖；
[0018]圖9A包括例示雙極晶體管縮放的平面圖；
[0019] 圖9B為飽和集電極電流密度的測量值對如圖9A內(nèi)所示縮放的實體雙極晶體管發(fā) 射極面積的曲線圖；
[0020] 圖10A和圖10B示出在長度方向發(fā)射極至淺溝槽隔離間距對于飽和狀態(tài)的集電極 電流密度的影響；
[0021] 圖11A和圖11B示出在寬度方向發(fā)射極至淺溝槽隔離間距對于飽和狀態(tài)的集電極 電流密度的影響；
[0022]圖12為雙極晶體管的平面圖，其示出用來計算根據(jù)本發(fā)明具體實施例由淺溝槽隔 離在集電極內(nèi)引起的應(yīng)力的幾何特征；
[0023]圖13為對于根據(jù)本發(fā)明具體實施例的實體雙極晶體管，集電極電流密度作為集電 極應(yīng)力因子函數(shù)的曲線圖；
[0024] 圖14為對于根據(jù)本發(fā)明具體實施例的實體雙極晶體管，在飽和集電極電流密度作 為發(fā)射極面積函數(shù)的曲線圖；
[0025] 圖15為示出根據(jù)本發(fā)明具體實施例，設(shè)計具有雙極晶體管的集成電路的方法流程 圖；
[0026] 圖16A至圖16E為根據(jù)本發(fā)明具體實施例，示出集電極應(yīng)力釋放的基于幾何形狀的 方法的雙極晶體管平面圖；
[0027] 圖16F為圖16E的狗骨頭形集電極的替代布局；
[0028] 圖17A和圖17B為根據(jù)本發(fā)明具體實施例，示出集電極應(yīng)力釋放的基于幾何形狀的 方法的多發(fā)射極雙極晶體管平面圖；
[0029] 圖18為根據(jù)本發(fā)明具體實施例的產(chǎn)生縮放裝置的方法流程圖；
[0030] 圖19類似于圖3,但是已經(jīng)執(zhí)行根據(jù)本發(fā)明具體實施例的附加處理；
[0031] 圖20為示出實施圖18的方法的步驟255的掩模層的雙極晶體管的平面圖；
[0032] 圖21為根據(jù)本發(fā)明具體實施例，集電極應(yīng)力釋放的實體方法的流程圖；以及
[0033] 圖22為可用來實施本發(fā)明具體實施例的一般用途計算機的示意性方塊圖。
【具體實施方式】
[0034] 裝置(例如雙極晶體管）的幾何形狀縮放定義成:利用減少第一裝置中一種或多種 元件(例如集電極、基極、發(fā)射極）的長度、寬度、指的數(shù)量、數(shù)量或深度中的一或多個，從第 一裝置的設(shè)計產(chǎn)生第二裝置的設(shè)計。除非特別提到，否則"裝置"一詞應(yīng)理解為代表雙極晶 體管，并且"縮放的裝置"一詞代表集電極和發(fā)射極布局尺寸已經(jīng)從大的雙極晶體管的設(shè)計 縮放，以產(chǎn)生小的雙極晶體管的設(shè)計，反之亦然。一般來說，發(fā)射極的長度大于發(fā)射極的寬 度，不過發(fā)射極的長度與寬度可相等。布局尺寸就是俯視圖與平面圖中長度與寬度的尺寸。
[0035] 小型模型定義為近似分析的模型，其以較不復(fù)雜的2維描述來描述復(fù)雜3維現(xiàn)象的 物理(具體實施在等式、模型或算法中），并且其形式通常更容易編碼于軟件并且不占用大 量計算機時間，但是產(chǎn)生與復(fù)雜現(xiàn)象的確切解決方案基本相同的結(jié)果。一般來說，小型模型 使用專屬于小型模型的模型參數(shù)為長度與寬度尺寸（即是布局幾何形狀尺寸）以及深度尺 寸(例如延伸進入基板)建模。
[0036] 圖1為可適用本發(fā)明具體實施例的示例性雙極晶體管的平面圖/俯視圖。在圖1內(nèi)， 雙極晶體管100包括集電極105,其由硅基板140(請參閱圖2)內(nèi)形成的淺溝槽隔離(Shallow trench isolation，STI )110所定義。集電極接觸115電連接至集電極105(請參閱圖2)。集電 極105上形成基極120(粗線），并且交迭STI 110。單晶發(fā)射極125形成于基極120上，并且多 晶硅發(fā)射極層130形成于發(fā)射極125上，并且交迭基極120。形成的深溝槽隔離(De印trench isolation，DTI )135的區(qū)域與STI 110的區(qū)域相鄰，為了清晰起見，因此將STI 110和DTI 135畫上斜線陰影。發(fā)射極125在長度方向具有長度Le，并且在寬度方向具有寬度We，該長度 方向垂直于該寬度方向。以下將討論的STI 110的尺寸由頂點A、B、C和D定義，其定義邊 Π 而和?萬以及面積J。以下將討論的集電極105的尺寸由頂點E、F、G和Η定 義，其定義邊&、兩、5豆和萬7以及面積砂石好。以下將討論的兩間距包括在長度方 向從發(fā)射極125外邊緣到STI 110內(nèi)邊緣的距離D1，以及在寬度方向從發(fā)射極125外邊緣到 STI 110內(nèi)邊緣的距離D2。發(fā)射極125的長度Le與集電極接觸115的長度Lee平行。
[0037] 圖2為通過圖1中線段2-2的剖面圖，并且圖3為通過圖1中線段3-3的剖面圖。在圖2 和圖3中，子集電極140形成于單晶硅基板145上，并且由DTI 135限界。集電極105形成于子 集電極140內(nèi)，并且由STI 110限界。集電極接觸115通過子集電極140電連接至集電極105。 基極120包括多晶硅含雜質(zhì)基極區(qū)121、單晶硅含雜質(zhì)基極區(qū)122以及其中形成發(fā)射極125的 單晶本征基極區(qū)123。在基極120與多晶硅發(fā)射極層130之間（除了發(fā)射極125上方以外)形成 介電層150。圖2顯示進入由頂點對C/D、G/H、E/F和A/B定義的紙面的線段位置，并且顯示從 何處測量距離D2。圖3顯示進入由頂點對A/D、E/G、F/H和B/C定義的紙面的線段位置，并且顯 示從何處測量距離D1。
[0038] 在一個示例中，雙極晶體管100為NPN晶體管，且子集電極140、集電極105和發(fā)射極 125都為N型摻雜、含雜質(zhì)基極區(qū)121和122都是P型摻雜且本征基極區(qū)123為未摻雜或非常輕 微摻雜(例如少于約5E15atm/cm3)的P型。在一個示例中，基極120包括分級的鍺化硅(SiGe) 層，讓雙極晶體管100成為異質(zhì)結(jié)雙極晶體管(HJBT)。在一個示例中，STI 110為二氧化硅。 在一個示例中，DTI 135包括多晶硅核心以及位于多晶硅核心與基板ST 111 0、子集電極140 和基板145之間的二氧化硅內(nèi)襯。
[0039] 形成圖1、圖2和圖3中雙極晶體管100的簡化工藝包括：（1)在基板145內(nèi)形成子集 電極140,（2)在基板145上成長外延層以形成集電極140,（3)形成DTI 135,（4)形成STI 110,（5)形成集電極接觸115,（6)形成多晶硅基極層，其也形成單晶本征基極區(qū)123,（7)摻 雜該本征多晶硅基極層(除了本征基極區(qū)123之外）以形成含雜質(zhì)的基極區(qū)121和122,（8)形 成多晶硅發(fā)射極層，其也形成單晶硅發(fā)射極125,（9)掩模并蝕刻多晶硅發(fā)射極層，以形成多 晶硅發(fā)射極層130,以及（10)掩模并蝕刻多晶硅基極層，以形成基極120。
[0040] 在步驟(5)與（6)之間可選地形成包括N溝道場效應(yīng)晶體管(NFET)和P溝道場效應(yīng) 晶體管(PFET)的互補金屬氧化硅(CMOS)裝置。
[0041] 圖4為集電極電流密度對發(fā)射極周長與面積比例的曲線，其顯示根據(jù)標準雙極晶 體管模型的預(yù)期值與實體雙極晶體管的測量值。傳統(tǒng)上來說，發(fā)射極電流的變化作為發(fā)射 極的面積與周長的函數(shù)，以等式(1)表示，其已用來縮放雙極晶體管內(nèi)的集電極電流。
[0042] Ic = Ica.A+Icp.P (1)，
[0043] 其中：
[0044] I。為集電極電流；
[0045] lea為集電極電流的發(fā)射極面積成分；
[0046] Icp為集電極電流的發(fā)射極周長成分；
[0047] A為發(fā)射極面積（圖1內(nèi)的Le乘We);以及
[0048] P為發(fā)射極周長（圖1內(nèi)的2Le+2We)。
[0049] 將等式(1)除以A得出等式(2):
[0050] Jc = Ica+Icp(P/A) (2)
[0051] 其中Jc為集電極電流密度。
[0052] Jc作為P/A的函數(shù)的曲線為直線，具有斜率Icp/A以及截距Ica/A，如圖4內(nèi)標示為 "模型"的曲線所示。等式(1)可視為小型模型內(nèi)的縮放等式。
[0053] 不過，已經(jīng)證實等式（1)并不適用于具有非常小的發(fā)射極的已縮放裝置，如圖4的 "Le變化"和"We變化"曲線所示出。針對"Le變化"曲線來說，發(fā)射極長度Le大約是ΙΟμπι，并且 發(fā)射極寬度We從大約0.4μπι改變成大約0.9μπι。針對"We變化"曲線來說，發(fā)射極寬度We大約 是0.8μπι，并且發(fā)射極長度Le從大約1.2μπι改變成大約25μπι。針對這三種曲線來說，Vbe大約 是0·7ν〇
[0054] 圖5Α為示例性多發(fā)射極雙極晶體管的平面圖，圖5Β為通過圖5Α中線段5Β-5Β的制 造裝置的剖面圖。在圖5Α中，雙極晶體管155布局包括STI/集電極設(shè)計階層(標示為RX)、基 極設(shè)計階層的布局(粗線并且標示為ΡΒ)以及發(fā)射極設(shè)計階層的布局(標示為ΕΧ)。在圖5Α當 中，為了清晰起見，因此將STI畫上斜線陰影。從圖5Β可看見，雙極晶體管155具有一個共用 子集電極和基極，以及分開的集電極和發(fā)射極。
[0055] 圖6為飽和集電極電流密度的測量值對實體雙極晶體管發(fā)射極面積的曲線圖。飽 和集電極電流密度Js與集電極電流密度Jc有關(guān)，如等式(3)所示：
[0056] (3)
[0057] 其中：
[0058] q為電子電荷；
[0059] Vbe為發(fā)射極與基極間的電壓；
[0000] k為玻爾茲曼(Boltzmann)常數(shù)；以及
[0061] T為裝置的溫度。
[0062]在圖6當中，示出Js上發(fā)射極"η"數(shù)量的效果。已縮放的裝置具有較多發(fā)射極數(shù)量， 不過相同的發(fā)射極面積卻展現(xiàn)出較高的Js，例如:具有兩個0.8μηι乘5μηι發(fā)射極的裝置的Js 高于具有一個〇.8μπι乘ΙΟμπι發(fā)射極的裝置的Js。圖6指出等式（1)的縮放誤差不僅適用于單 發(fā)射極晶體管上，也適用于多發(fā)射極晶體管。
[0063 ]圖7為be ta (β)的測量值對實體雙極晶體管集電極電流密度的曲線圖。在圖7當中， β對Jc對于四個已縮放裝置（曲線1、2、3和4)繪制。曲線1用于具有Le = 20ym、We = 0.8ym并且 η(發(fā)射極數(shù)量）=3的裝置，曲線2用于具有1^ = 1(^!11、16 = 0.8以111并且11 = 3的裝置，曲線3用 于具有!^ = 5以111、如=0.8以1]1并且11=1的裝置，曲線4用于具有1^ = 1.2以111、16 = 0.8以1]1并且11 = 1的裝置。圖7顯示，小裝置展現(xiàn)出超預(yù)期的較高的β，β定義為集電極電流除以基極電流，如 等式(4)內(nèi)所示：
[0064] β= Ic/Ib (4)
[0065] 其中：
[0066] β =晶體管的增益；
[0067] Ic為集電極電流;并且
[0068] lb為基極電流。
[0069] 圖8為集電極至發(fā)射極擊穿電壓的測量值對實體雙極晶體管發(fā)射極面積的曲線 圖。圖8顯示，在已縮放裝置內(nèi)，擊穿電壓小于等式(5)的預(yù)期：
[0070] BVceoaf1/m (5)
[0071] 其中：
[0072] m與雪崩倍增因子(Μ)相關(guān)，透過等式：
[0073] (5.5)
[0074] 其中VCB =施加電壓，
[0075] BV?為基極斷開時的擊穿電壓，并且
[0076] m為2與6之間的經(jīng)驗衍生值(對硅而言大約是3)。
[0077] 對于此點的討論已經(jīng)指出，裝置已經(jīng)縮放低于大約20μπι2的發(fā)射極面積并且某些 發(fā)射極面積低于大約10Μ2并未展現(xiàn)出可從目前裝置模型預(yù)期的性能，尤其是等式（1 )，因 此現(xiàn)討論特定縮放尺寸之間的關(guān)系，尤其是發(fā)射極至STI的間距(例如圖1、圖2和圖3的D1和 D2)〇
[0078]因此，若等式（1)用來設(shè)計已縮放（即是從稍早設(shè)計中縮小尺寸的布局）單或多發(fā) 射極雙極晶體管，Ic的實際裝置參數(shù)以及根據(jù)所制造已縮放單或多發(fā)射極雙極晶體管的Ic (例如β)的這些參數(shù)將與預(yù)期的不同。若在電路設(shè)計中使用縮放至等式（1)的單或多發(fā)射極 雙極晶體管，則該電路的模擬包含已縮放單或多發(fā)射極雙極晶體管，所述多個模擬結(jié)果將 與所制造電路的結(jié)果不同。
[0079]圖9Α包括示出雙極晶體管縮放的平面圖。圖9Α內(nèi)示出四個裝置布局，即大裝置Α、 小裝置A、大裝置B以及小裝置B。小裝置A由縮小大裝置A中所有集電極與發(fā)射極尺寸所產(chǎn) 生。小裝置B由縮小大裝置B中所有集電極與發(fā)射極尺寸所產(chǎn)生。大裝置A與大裝置B之間唯 一的差異為，發(fā)射極與STI之間在寬度方向的距離，其在大裝置A內(nèi)為DL，而在大裝置B內(nèi)為 DL的1.6倍。小裝置A與小裝置B之間唯一的差異為，發(fā)射極與STI之間的距離在小裝置A內(nèi)為 DS，而在小裝置B內(nèi)為DS的1.6倍。類似于圖9A的裝置(除了具有如圖5A內(nèi)所示三個發(fā)射極之 外)可制造并且其結(jié)果繪制于圖9B內(nèi)。
[0080] 圖9B為飽和集電極電流密度的測量值對如圖9A內(nèi)所示縮小的實體雙極晶體管發(fā) 射極面積的曲線圖。針對A裝置曲線，繪制具有We = 0 · 16X、Le = 0 · 4Χμπι、Χμπι、2Χμπι和4Χμπι并 且η = 3的裝置(標準化為X)。針對Β裝置曲線，繪制具有We = 0.16X、Le = 0.4Xym、Xym、2Xym、 4Χμπι和5Χμπι并且η = 3的裝置。B裝置中發(fā)射極至STI的間距為A裝置內(nèi)該間距的1 · 6倍。圖9B 顯示，將具有相同發(fā)射極面積的A和B裝置相比較，發(fā)現(xiàn)Js隨著發(fā)射極至STI的間距增加而下 降。此外，圖9B顯示，具有相同發(fā)射極面積的A和B小裝置間的Js差異(dS)大于具有相同發(fā)射 極面積的大裝置間的Js差異(dL)。因此，僅改變發(fā)射極至STI的間距就可改變Js。圖9B的曲 線可利用由STI將應(yīng)力引入集電極來解釋，小裝置比大裝置經(jīng)歷更高的來自STI的應(yīng)力。
[0081] 圖10A和圖10B示出在長度方向發(fā)射極至淺溝槽隔離間距對于飽和集電極電流密 度的影響。圖10A示出繪制在圖10B內(nèi)X軸上的發(fā)射極至STI的距離。在圖10B內(nèi)，針對長度方 向的各種發(fā)射極至STI距離來繪制Le = Xym的第一曲線以及Le = 8Xym的第二曲線(兩者的We 值都相同）。從此可看見，小裝置的Js(Le = Xym曲線）強烈關(guān)聯(lián)于發(fā)射極至STI的距離，而就 任何發(fā)射極至STI的距離而言，小裝置(Le=Xym曲線)受影響的程度大于大裝置(L e = 8Xym 曲線）。
[0082] 圖11A和圖11B示出在寬度方向發(fā)射極至淺溝槽隔離間距對于飽和集電極電流密 度的影響。圖11A示出繪制在圖11B內(nèi)X軸上的發(fā)射極至STI的距離。在圖11B內(nèi)，針對長度方 向的多種發(fā)射極至STI距離來繪制Le = Xym的第一曲線以及Le = 8Xym的第二曲線(兩者的We 值都相同）。從此可看見，大裝置和小裝置的Js(Le = Xym曲線)強烈關(guān)聯(lián)于發(fā)射極至STI的距 離，而就任何發(fā)射極至STI的距離而言，小裝置(Le = Xym曲線)受影響的程度大于大裝置(Le = 8Χμηι曲線）。
[0083] 在圖4、圖6、圖7和圖8內(nèi)所見的結(jié)果都是由于STI引入集電極的應(yīng)力所引起。圖7特 別指出，集電極電流的變化強烈關(guān)聯(lián)于應(yīng)力，關(guān)聯(lián)度超過基極電流。如圖9Β、圖10Α、圖10Β、 圖11Α和圖11Β內(nèi)所示，STI至發(fā)射極距離與Js(以及Ic)之間的關(guān)系為非預(yù)期結(jié)果，因為發(fā)射 極與集電極由分開的設(shè)計階層所定義、使用不同掩模來制造，并且形成于裝置的兩個不同 層內(nèi)（集電極階層以及發(fā)射極階層，中間為基極）。
[0084] 在此已討論過已縮放裝置與標準模型的差別，以及發(fā)射極至STI的間距間之關(guān)系。 對于縮放問題可采取兩種方式，在第一方式中，可開發(fā)新的小型模型來增加模擬精確度，在 第二方式中，可應(yīng)用裝置縮放規(guī)則的改變讓已縮放的裝置堅持用等式（1)的標準模型?，F(xiàn)討 論使用發(fā)射極與STI/集電極幾何形狀來為雙極晶體管建模的新方法。
[0085] 可使用等式(6)來計算雙極晶體管中集電極中引起的應(yīng)力：
[0086] (6)
[0087]其中：
[0088] AVbe為基極-發(fā)射極電壓變化；
[0089] Js(X)為在應(yīng)力之下的飽和集電極電流;并且 [0090] Js(〇)為無應(yīng)力之下的飽和集電極電流，
[0091] Δ Vbe為正值時，集電極施加壓縮應(yīng)力，這表示對于NPN雙極晶體管而言，大多數(shù)載 流子的迀移率都降低。若Vbe對于硅內(nèi)流體靜力壓的敏感度為1.5E_11V/Pa，則測試的最小 裝置(發(fā)射極面積=大約5μπι2)的集電極內(nèi)所引起的應(yīng)力大約在lGPa。
[0092] 圖12為雙極晶體管的平面圖，其示出用來計算根據(jù)本發(fā)明具體實施例由淺溝槽隔 離在集電極內(nèi)所引起應(yīng)力的幾何形狀特征。在圖12內(nèi)，總裝置面積由頂點A、B、C和D定義，并 且面積為:^0。每一集電極的面積都由頂點E、F、G和Η定義，其中每一集電極都有面積 ^77、并且總硅面積為^77的3倍。從關(guān)于等式(6)和圖12的以上討論中可明白，應(yīng)力因 子可由等式(7)定義：
[0093] (7)
[0094] 其中η為發(fā)射極的數(shù)量。
[0095] 圖13為根據(jù)本發(fā)明具體實施例集電極電流密度作為實體雙極晶體管集電極應(yīng)力 因子函數(shù)的曲線。在圖13內(nèi)，裝置的曲線（5)類似于圖9Β中的"Α裝置曲線"，而裝置的曲線 (6)則類似于圖9Β中的"Β裝置曲線"。曲線(5)的裝置的發(fā)射極至STI距離比曲線(6)的裝置 的對應(yīng)發(fā)射極至STI距離少大約60%。針對小裝置而言，具有大約0.06GPa的附加應(yīng)力量。 [0096]因此，根據(jù)等式（7)的應(yīng)力算法所產(chǎn)生的應(yīng)力參數(shù)，可發(fā)展出調(diào)整Ic的標準模型 (例如等式（1))值的第一小型模型。對算法的輸入為STI外周邊尺寸的布局參數(shù)、（多個)集 電極的尺寸以及發(fā)射極數(shù)量，而對標準模型的輸入則為發(fā)射極面積與周長的布局參數(shù)。
[0097] 圖14為根據(jù)本發(fā)明具體實施例的飽和集電極電流密度與實體雙極晶體管發(fā)射極 面積的函數(shù)的曲線。圖14中，有根據(jù)實體雙極晶體管測量的"數(shù)據(jù)"曲線，以及根據(jù)NPN雙極 晶體管內(nèi)Ic的等式⑶的"模型"曲線：
[0098] (8)
[0099] 其中：
[0100] (:9):
[0101] A為基極面積；
[0102] μη為電子(少數(shù)載流子)迀移率；
[0103] m為本征載流子濃度；
[0104] Na為受主濃度；
[0105] w為耗盡區(qū)的寬度；
[0106] Nc為導(dǎo)帶內(nèi)狀態(tài)的有效密度；
[0107] Nv為價帶內(nèi)狀態(tài)的有效密度；
[0108] Eg為基極的能帶帶隙；
[0109] Eg= Δ Eg/Le (10)
[0110] Le為發(fā)射極長度;并且
[0111] AEg為24.5meV_ym(在此公式中，集電極內(nèi)引起的應(yīng)力為大約lGPa)。
[0112] 圖14顯示，雖然等式(8)并非與實際裝置的完全符合，不過已相當接近，并且可根 據(jù)基極面積與發(fā)射極長度的尺寸布局參數(shù)，并且利用包括應(yīng)力來用作Ic的第二小型模型。 圖14也包括等式(1)所預(yù)期的Js對發(fā)射極面積的曲線圖（虛線）。
[0113] 圖15為示出根據(jù)本發(fā)明具體實施例的設(shè)計具有雙極晶體管的集成電路的方法流 程圖。在步驟200中，提供初始的電路設(shè)計。集成電路設(shè)計為用計算機可讀取編碼表示的集 成電路。該電路設(shè)計可包括例如電路中裝置的圖形布局數(shù)據(jù)。對于雙極晶體管而言，該設(shè)計 包括定義集電極、基極以及發(fā)射極的設(shè)計階層。在一個示例中，集成電路的代表為GL1或 GDSII格式。GL1 (圖形語言1，Graphics Language 1，IBM公司所開發(fā)）以及⑶SII (圖形數(shù)據(jù) 系統(tǒng)第2版，Graphic Data System version 2，GE CALMA所開發(fā))指的是圖形語言，其提供 在計算機系統(tǒng)中傳輸與存檔二維(2D)圖形設(shè)計數(shù)據(jù)的標準文件格式。
[0114] 然后在步驟205中，提取網(wǎng)表并且加注布局參數(shù)，網(wǎng)表描述電子設(shè)計的連接性。網(wǎng) 表引用裝置的元件（例如雙極晶體管的集電極、基極、發(fā)射極）。每次網(wǎng)表中的裝置被使用 時，該裝置被稱為一個實例。若相同裝置使用十次，則會有十個實例。若兩不同裝置的每一 者分別使用五次和十次，則會有十五個實例。實例具擁有名稱的引腳。網(wǎng)為將引腳連接成電 路的引線，例如:裝置為雙極晶體管時，引腳包括集電極、基極以及發(fā)射極接觸。
[0115] 網(wǎng)表提取就是將集成電路布局轉(zhuǎn)變成網(wǎng)表。根據(jù)電路模擬類型，不同的提取程序 產(chǎn)生不同的網(wǎng)表代表，網(wǎng)表將用于例如靜態(tài)時序分析、信號集成、功率分析與最佳化以及邏 輯至布局比較?？商崛∷O(shè)計的裝置(設(shè)計師故意建立的裝置）以及寄生裝置(設(shè)計師未明 確米用，但是在電路層中固有的裝置）。
[0116] 接下來，根據(jù)要使用的集電極電流模型，執(zhí)行步驟210或215。
[0117] 在步驟210中，使用以上描述的第一小型模型。使用等式(7)的裝置至硅面積應(yīng)力 算法，以修改等式（1)的模型中的裝置參數(shù)，以便產(chǎn)生應(yīng)力參數(shù)。對等式（1)的輸入為(多個） 發(fā)射極尺寸的布局參數(shù)，等式（1)的輸出則為Ic和/或β。對應(yīng)力算法的輸入為STI外周邊尺 寸的布局參數(shù)、（多個)集電極的尺寸以及發(fā)射極數(shù)量，應(yīng)力算法的輸出則為應(yīng)力因子。第一 小型模型的輸出為施加應(yīng)力的集電極電流ICSTRESSED和/或Stressed。然后方法進行到步驟 220〇
[0118] 在步驟215中，直接將以上描述的第二小型模型應(yīng)用于布局參數(shù)，以產(chǎn)生裝置參 數(shù)。布局參數(shù)為集電極尺寸的布局參數(shù)以及(多個)發(fā)射極長度，裝置參數(shù)為Ic和/或β。然后 方法進行到步驟220。
[0119] 在步驟220中，使用步驟210或215產(chǎn)生的裝置參數(shù)，執(zhí)行電路模擬。在步驟225中， 根據(jù)模擬結(jié)果判定是否已符合預(yù)定的電路性能目標。性能目標的示例為信號通過設(shè)計的各 種電路的傳播速度。若在步驟225中已符合性能目標，則完成該方法，否則方法進行到步驟 230。在步驟230中，修改電路設(shè)計，例如利用修改電路的雙極晶體管設(shè)計，并且方法回到步 驟200。步驟230中的電路布局修改可手動完成，或由自動程序完成。步驟230包括通過步驟 230、200、205、210、220和225或通過步驟230、200、205、215、220和225的特定自動循環(huán)次數(shù) 之后，或根據(jù)操作員的操作指向，終止該處理的選項。若初始循環(huán)通過步驟210，則后續(xù)所有 循環(huán)都會通過步驟210。若初始循環(huán)通過步驟215,則后續(xù)所有循環(huán)都會通過步驟215。
[0120] 現(xiàn)在討論解決已縮放裝置偏離目前等式(1)中標準模型的這個問題的第二方法。
[0121] 圖16Α至圖16Ε為根據(jù)本發(fā)明具體實施例，示出集電極應(yīng)力釋放的幾何形狀式方法 的雙極晶體管平面圖。在圖16Α至圖16Ε中，只顯示STI/集電極、基極以及發(fā)射極階層?；鶚O 以粗線表示。為了清晰起見，因此用斜線陰影表示STI階層。在圖16Α中，正?？s放的裝置 160Α具有長Le乘上寬We的發(fā)射極，并且發(fā)射極至STI的間距在寬度方向為S1，在長度方向為 S2。假設(shè)裝置160A已經(jīng)根據(jù)等式（1)的標準模型縮放，并且發(fā)射極面積與周長夠小，如此由 于上述的STI應(yīng)力，裝置160A的實際Ic預(yù)期顯著高于裝置160A的標準模型Ic值，然后可如圖 16B至圖16F中所示出，對裝置160A的設(shè)計進行調(diào)整。
[0122] 在圖16B中，除了利用增加寬度方向與長度方向發(fā)射極至STI的間距而釋放應(yīng)力的 裝置160B以外，裝置160B與圖16A的裝置160A都相同。裝置160B在寬度方向發(fā)射極至STI的 間距為S3,在長度方向則為S4A3大于S1 (請參閱圖16A)，而S4大于S2(請參閱圖16A)。
[0123] 在圖16C中，除了利用增加寬度方向發(fā)射極至STI的間距而釋放應(yīng)力的裝置160C以 外，裝置160C與圖16A的裝置160A都相同。裝置160C在寬度方向發(fā)射極至STI的間距為S3,在 長度方向則為S2。
[0124] 在圖16D中，除了利用增加長度方向發(fā)射極至STI的間距而釋放應(yīng)力的裝置160D以 外，裝置160D與圖16A的裝置160A都相同。裝置160D在寬度方向發(fā)射極至STI的間距為S1，在 長度方向則為S4。
[0125] 在圖16E中，除了在裝置160A中STI的內(nèi)頂點開槽之外，讓裝置160E的集電極在寬 度與長度方向定義的平面(也與所制造實際裝置的基板頂表面平行）中具有狗骨頭形狀而 釋放應(yīng)力的裝置160E以外，裝置160E與圖16A的裝置160A都相同。在圖16E中，集電極具有大 體上矩形的本體以及在兩邊從集電極的角部突出的突出部分I、J、K和L。在圖16E中，集電極 在中間具有長度與第一寬度，該第一寬度小于集電極端部上的集電極第二寬度。裝置160A 在寬度方向發(fā)射極至STI的間距為S1，并且在長度方向為S2,如垂直測量圖16A的裝置160A 中從發(fā)射極周邊的任何地方到STI邊緣。集電極的寬度(在寬度方向）為S5,而對準發(fā)射極的 至少部分集電極區(qū)域的寬度(在寬度方向）為2S1+We，其中S5大于2S1+We。
[0126] 圖16F為圖16E的狗骨頭形集電極的替代布局。在圖16F中，突出部分I'、J'、K'和L' 從集電極的所有四個邊延伸出來，而非圖16E中的兩邊。因為角部集中應(yīng)力且狗骨頭形"移 除" 了角部，所以狗骨頭形降低集電極中由于STI所引起的應(yīng)力。
[0127] 圖17A和圖17B為根據(jù)本發(fā)明具體實施例，示出集電極應(yīng)力釋放的幾何形狀式方法 de多發(fā)射極雙極晶體管平面圖。在圖17A和圖17B中，只顯示STI/集電極、基極以及發(fā)射極階 層?；鶚O以粗線表示。為了清晰起見，因此用斜線陰影表示STI階層。在圖17A中，正常縮放的 裝置165A具有兩個發(fā)射極，發(fā)射極1和發(fā)射極2,每一者都具有長度Le和寬度We，以及具有兩 個集電極，集電極1和集電極2,由具有寬度Wsti的STI區(qū)域分隔。在集電極1上，在寬度方向 發(fā)射極1至STI的間距為S1，在長度方向則為S2。在集電極2上，在寬度方向發(fā)射極2至STI的 間距為S1，在長度方向則為S2。假設(shè)裝置165A已經(jīng)根據(jù)等式（1)的標準模型縮放，并且發(fā)射 極1和發(fā)射極2面積與周邊夠小，如此由于上述的STI應(yīng)力，裝置165A的實際Ic預(yù)期顯著高于 裝置165A的標準模型Ic值，然后可如圖17B中所示出，對裝置165A的設(shè)計進行調(diào)整。
[0128] 在圖17B中，除了裝置165B通過消除裝置165A的發(fā)射極1與發(fā)射極2之間STI區(qū)域以 形成單一集電極3而釋放應(yīng)力以外，裝置165B與圖17A的裝置165A都相同。裝置165B在寬度 方向發(fā)射極至STI的間距為S6,在長度方向則為S7,并且相隔距離S8。在一個示例中，S6等于 圖17A中裝置165A的S1并且S7等于S2。在一個示例中，S8等于Wsti (請參閱圖17A)。在一個示 例中，S8等于2S1 (請參閱圖17A)。在一個示例中，S8等于S1 (請參閱圖17A)。亦可視需要調(diào)整 長度與寬度方向其中之一或兩者的發(fā)射極至發(fā)射極的間距和/或發(fā)射極至STI的間距。
[0129] 應(yīng)該了解，各圖16A、圖16B、圖16C、圖16D、圖16E、圖17A和圖17B的裝置160A、160B、 160C、160D、160E、165A和165B都示出為各發(fā)射極在各集電極上方取中。不過，根據(jù)晶體管設(shè) 計庫元件（比如參數(shù)化的單元）中的變化，各發(fā)射極可以不在各集電極上方取中。參數(shù)化的 單元(Pcell)是一種由電子設(shè)計自動化(EDA)軟件根據(jù)其控制參數(shù)值自動產(chǎn)生的"單元"。多 個發(fā)射極例如可在寬度方向移動，以靠近兩平行集電極邊緣的第一邊緣，而遠離兩平行集 電極邊緣的第二邊緣。類似地，（多個)發(fā)射極可在長度方向移動，以靠近兩平行集電極邊緣 的第一邊緣，而遠離兩平行集電極邊緣的第二邊緣。最后，（多個)發(fā)射極可在長度與寬度方 向位移。各圖 16A、圖 16B、圖 16C、圖 16D、圖 16E、圖 17A 和圖 17B 的裝置 160A、160B、160C、160D、 160E、165A和165B呈現(xiàn)關(guān)于雙極晶體管縮放設(shè)計中發(fā)射極布局階層的布局幾何形狀，調(diào)整 淺溝槽隔離布局階層(也定義集電極)的布局幾何形狀，以產(chǎn)生雙極晶體管的應(yīng)力補償縮放 設(shè)計的方法。
[0130] 圖18為根據(jù)本發(fā)明具體實施例產(chǎn)生縮放裝置的方法流程圖。在步驟240中，選擇要 縮放的初始裝置。在步驟245中執(zhí)行縮放，通過縮小初始裝置的尺寸，產(chǎn)生縮小的裝置。在步 驟250中，根據(jù)發(fā)射極長度、面積、周長或其組合，判定是否需要調(diào)整已縮放裝置的STI應(yīng)力。 若不需要調(diào)整應(yīng)力，該方法進行到步驟260,否則該方法進行到步驟255。在步驟255中，調(diào)整 已縮放裝置的發(fā)射極至STI幾何形狀，以利用（i)調(diào)整長度與寬度方向其中之一或兩者的發(fā) 射極至STI的間距、（ii)在與集電極相鄰的角部的STI開槽，以產(chǎn)生狗骨頭形集電極或（iii) 在具有由STI分隔(在寬度方向）的多個集電極的多發(fā)射極裝置上，消除裝置相鄰裝置的集 電極間的STI，并且可選地調(diào)整長度與寬度方向其中之一或兩者的發(fā)射極至發(fā)射極的間距 和/或發(fā)射極至STI的間距，產(chǎn)生應(yīng)力補償已縮放裝置?？s放裝置夫人應(yīng)力補償?shù)倪x擇可手 動或自動執(zhí)行。接下來在步驟260中，步驟260中產(chǎn)生的應(yīng)力補償縮放裝置或步驟245中產(chǎn)生 的縮放裝置都添加至集成電路設(shè)計中所使用的裝置庫。按照需要，該方法可回到步驟240， 以選擇另一要縮放的裝置。
[0131] 圖19類似于圖3,但是已執(zhí)行根據(jù)本發(fā)明具體實施例的附加處理，以形成裝置 100A。在圖19中，已經(jīng)各向同性移除部分ST I 110，例如透過掩模層(例如圖樣化的光致抗蝕 劑層），用稀釋氫氟酸的濕蝕刻，以移除某些STI110以及可選地移除某些DTI 135。或者，可 移除STI 110以露出集電極105的側(cè)壁170。移除掩模層之后，形成帽層175來形成空隙180。 帽層175密封空隙180但是不完全將其填充。因此，裝置100A由此被STI應(yīng)力補償。在一個示 例中，帽層175為硼磷硅酸鹽玻璃(BPSG)?；蛘撸梢瞥齋TI 110并且用無應(yīng)力引起材料，例 如旋涂玻璃或多孔電介質(zhì)填入所生成的空隙180。
[0132] 圖20為示出實施圖18中方法步驟255的掩模層的雙極晶體管平面圖。在圖19中，示 出STI/集電極階層(斜線陰影）、基極階層(粗線）、多晶硅發(fā)射極階層以及發(fā)射極階層。虛線 代表掩模層中的開口，其交迭基極邊緣，并且露出STI環(huán)。請注意，雖然圖20中示出環(huán)狀STI 蝕刻掩模開口，該開口可包括在長度或?qū)挾确较蜓由斓钠叫虚_口，如此只從集電極的一對 相對邊(定義集電極的兩對垂直的相對邊中的一對)蝕刻STI。換言之，從集電極的兩相對邊 移除STI，但是不從集電極的另外兩相對邊移除STI。
[0133] 圖21為根據(jù)本發(fā)明具體實施例，集電極應(yīng)力釋放的實體方法的流程圖。在步驟265 中，透過堿性蝕刻(之前描述的步驟10)來處理該裝置。在步驟270中，進行光刻來定義掩模 層，并且蝕刻圍繞集電極的STI以形成溝槽。在步驟275中，沉積帽層以密封溝槽，并形成空 隙。在進一步的步驟中，進行比如形成介電層、接觸、層間介電層以及引線的處理，完成集成 電路芯片的制造。
[0134] -般而言，本文所說明的使用一般用途計算機，實施關(guān)于設(shè)計具有雙極晶體管的 集成電路以及設(shè)計雙極晶體管的方法，還有之前在圖15和圖18流程圖中描述的方法可編碼 成為一組在可移除介質(zhì)或硬介質(zhì)上的指令，供一般用途計算機使用。
[0135] 圖22為可用來實施本發(fā)明具體實施例的一般用途計算機的示意性方塊圖。在圖22 中，計算機系統(tǒng)300具有至少一個微處理器或中央處理單元(CPU)305<XPU 305經(jīng)由系統(tǒng)總 線310互連至隨機存取存儲器(RAM)315、只讀存儲器(R0M)320、用于連接可移除數(shù)據(jù)和/程 序存儲裝置330與大規(guī)模數(shù)據(jù)和/或程序存儲裝置335的輸入/輸出（I/O)適配器325、用于連 接鍵盤345與鼠標350的用戶界面適配器340、用于連接數(shù)據(jù)端口 360的端口適配器355以及 用于連接顯示裝置370的顯示適配器365。
[0136] ROM 320包含計算機系統(tǒng)300的基本操作系統(tǒng)?；蛘?，操作系統(tǒng)可駐留于RAM 315 中，或本技術(shù)已知的其他地方?？梢瞥龜?shù)據(jù)和/或程序存儲裝置330的示例包括磁盤驅(qū)動器 與磁帶驅(qū)動器的磁性介質(zhì)，以及比如CD-ROM驅(qū)動器的光學介質(zhì)。大規(guī)模數(shù)據(jù)和/或程序存儲 裝置335的示例包括電子、磁性、光學、電磁、紅外和半導(dǎo)體裝置。計算機可讀取介質(zhì)的示例 包括半導(dǎo)體或固態(tài)存儲器、磁帶、可移除計算機盤、隨機存取存儲器（RAM)、只讀存儲器 (ROM)、硬磁盤以及光盤。目前光盤的示例包括只讀光盤存儲器(⑶-ROM)、可讀/寫光盤(CD-R/W)以及DVD。除了鍵盤345和鼠標350以外，比如軌跡球、手寫板、壓力板、麥克風、光筆以及 位置敏感的螢?zāi)伙@示器的其他用戶輸入裝置可連接至用戶界面340。顯示裝置的示例包括 陰極射線管(CRT)和液晶顯示器(IXD)。
[0137] 本領(lǐng)域的技術(shù)人員可建立具備適當應(yīng)用程序界面的計算機程序，并且存儲在系統(tǒng) 或數(shù)據(jù)和/或程序存儲裝置中，以簡化本發(fā)明的實施。在操作上，信息或所建立來執(zhí)行本發(fā) 明的計算機程序，透過數(shù)據(jù)端口 360饋送或使用鍵盤345鍵入，載入到適當可移除的數(shù)據(jù)和/ 或程序存儲裝置330上。
[0138] 因此，本發(fā)明的具體實施例提供為雙極晶體管中應(yīng)力建模的方法、減少雙極晶體 管中應(yīng)力的方法及結(jié)構(gòu)、制造雙極晶體管的方法以及設(shè)計具有雙極晶體管的集成電路以及 用于設(shè)計雙極晶體管的方法。
[0139] 上面提供本發(fā)明具體實施例的描述以了解本發(fā)明。將了解，本發(fā)明并不受限于上 述特定具體實施例，但是在不悖離本發(fā)明范疇的前提下，對于本領(lǐng)域的技術(shù)人員明顯的是， 可進行各種修改、重新配置與取代。因此，所附權(quán)利要求旨在涵蓋本發(fā)明精神與范疇中的所 有這種修改與變更。
【主權(quán)項】
1. 一種形成雙極晶體管的方法，包括： 在基板內(nèi)形成溝槽，并且用電介質(zhì)材料填充所述溝槽，以形成定義所述基板內(nèi)集電極 周邊的溝槽隔離； 在所述集電極上形成基極； 在所述基極內(nèi)形成發(fā)射極； 從所述溝槽中移除所述電介質(zhì)材料的全部或一部分；以及 在所述基板、所述基極以及所述發(fā)射極的暴露區(qū)上以及所述溝槽上形成介電帽層；所 述帽層密封所述溝槽的上區(qū)，并且在所述集電極的所述周邊四周形成空隙。2. 如權(quán)利要求1的方法，其中所述基極包括鍺。3. 如權(quán)利要求1的方法，其中： 所述基極交迭所述溝槽隔離，并且露出所述溝槽隔離的周邊；以及 從所述溝槽移除所述電介質(zhì)材料的全部或一部分包括： 在所述基板上形成掩模層； 在所述掩模層內(nèi)形成開口，所述溝槽隔離的一區(qū)域暴露在所述開口內(nèi)；和 各向同性蝕刻所述電介質(zhì)材料。4. 如權(quán)利要求1的方法，其中所述形成所述基極包括： 在所述集電極上形成多晶硅層，所述多晶硅層交迭所述溝槽隔離，以在所述電介質(zhì)材 料上形成多晶硅基極區(qū)，以及在所述集電極上形成單晶基極區(qū)； 從所述多晶硅基極區(qū)形成含雜質(zhì)多晶硅基極區(qū)，并且形成圍繞單晶本征基極區(qū)的單晶 含雜質(zhì)基極區(qū)。5. 如權(quán)利要求4的方法，其中所述形成所述發(fā)射極包括： 在所述基極上以及所述集電極之上形成介電層； 在所述介電層內(nèi)形成溝槽，對齊于所述集電極之上，所述本征基極區(qū)露出所述溝槽的 底部；以及 在所述溝槽內(nèi)的所述本征基極區(qū)上形成摻雜的多晶硅層，并且交迭所述介電層，以在 所述介電層上形成多晶硅發(fā)射極層，以及在所述本征基極區(qū)內(nèi)形成單晶發(fā)射極。6. -種雙極晶體管，包括： 基板內(nèi)的溝槽，所述溝槽位于所述基板內(nèi)集電極的周邊附近； 所述集電極上的基極； 所述基極內(nèi)的發(fā)射極；以及 介電帽層，其位于所述基板、所述基極以及所述發(fā)射極的暴露區(qū)上，并且延伸超過所述 溝槽;所述帽層密封所述溝槽但是不將其填充。7. 如權(quán)利要求6的雙極晶體管，其中所述基極包括鍺。8. 如權(quán)利要求6的雙極晶體管，其中所述基極交迭所述溝槽。9. 如權(quán)利要求6的雙極晶體管，其中所述基極包括： 單晶含雜質(zhì)基極區(qū)，其圍繞單晶本征基極區(qū)；以及 含雜質(zhì)多晶硅基極區(qū)，其圍繞所述單晶含雜質(zhì)基極區(qū)；或10. 如權(quán)利要求9的雙極晶體管，其中所述發(fā)射極包括： 所述基極區(qū)上介電層之上的多晶硅發(fā)射極層； 所述本征基極區(qū)內(nèi)單晶發(fā)射極;所述多晶硅發(fā)射極層透過所述介電層內(nèi)開口接觸所述 單晶發(fā)射極。11. 一種雙極晶體管，包括： 基板內(nèi)的電介質(zhì)填充溝槽，所述電介質(zhì)填充溝槽定義所述基板內(nèi)集電極的周邊，所述 集電極在與所述基板頂表面平行的平面內(nèi)具有狗骨頭形剖面； 所述集電極上的基極；以及 所述基極內(nèi)的發(fā)射極。12. 如權(quán)利要求11的雙極晶體管，其中所述集電極在所述集電極的中間具有長度與第 一寬度，所述第一寬度小于在所述集電極的端部的所述集電極的第二寬度。13. 如權(quán)利要求11的雙極晶體管，其中所述集電極包括基本矩形的本體，以及從所述本 體角部延伸的突出部分。14. 如權(quán)利要求11的雙極晶體管，其中： 所述發(fā)射極具有一對相對的第一邊，其定義所述發(fā)射極的寬度并且在寬度方向延伸、 以及具有一對相對的第二邊，所述對相對的第二邊定義所述發(fā)射極的長度并且在長度方向 延伸，所述寬度方向與所述長度方向垂直，所述發(fā)射極的所述長度大于所述發(fā)射極的所述 寬度； 所述集電極具有一對相對并且在所述寬度方向延伸的第三邊，以及一對相對并且在所 述長度方向延伸的第四邊；以及 所述集電極具有沿著所述集電極的所述一對第三邊測量的第一寬度，所述第一寬度大 于在所述多個第三邊之間的所述集電極的區(qū)域內(nèi)的所述集電極的所述一對第四邊之間測 量的所述集電極的第二寬度。
【文檔編號】H01L21/311GK105975648SQ201610169497
【公開日】2016年9月28日
【申請日】2010年6月3日
【發(fā)明人】A.J.約瑟夫, R.M.馬拉迪, J.A.斯林克曼
【申請人】格羅方德股份有限公司